JPS5848907A - Ceramic laminate - Google Patents

Ceramic laminate

Info

Publication number
JPS5848907A
JPS5848907A JP56148522A JP14852281A JPS5848907A JP S5848907 A JPS5848907 A JP S5848907A JP 56148522 A JP56148522 A JP 56148522A JP 14852281 A JP14852281 A JP 14852281A JP S5848907 A JPS5848907 A JP S5848907A
Authority
JP
Japan
Prior art keywords
layers
dielectric layer
ceramic laminate
ceramic
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56148522A
Other languages
Japanese (ja)
Inventor
板倉 鉉
黒田 孝之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56148522A priority Critical patent/JPS5848907A/en
Publication of JPS5848907A publication Critical patent/JPS5848907A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はセラミック電子材料層と金属導電体層が交互に
積層された構成において、セラミック電子材料層の1層
以上がチタン酸バリウムを主体とする高誘電率誘電体で
あり、残りの層が酸化亜鉛を主体とする電圧非直線抵抗
体であることを特徴とするセラミック積層体に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a structure in which ceramic electronic material layers and metal conductor layers are alternately laminated, in which one or more of the ceramic electronic material layers is a high permittivity dielectric material mainly composed of barium titanate. The present invention relates to a ceramic laminate characterized in that the remaining layers are voltage nonlinear resistors mainly made of zinc oxide.

セラミック積層体として積層上2ミックコンデンサがそ
の代表例として挙げられる。この積層セラミックコンデ
ンサは誘電体1膜層と金属導電体層を交互に積層した構
造をなしており、各誘電体1膜層が電気的に並列となる
ように金属導電体層が1つおきに対向する電極となり、
その各々が両端部の金属導電体に接続された構造をなし
ている。
A typical example of a ceramic laminate is a 2-layer multilayer capacitor. This multilayer ceramic capacitor has a structure in which dielectric layers and metal conductor layers are alternately laminated, and every other metal conductor layer is stacked so that each dielectric layer is electrically parallel. The electrodes will be facing each other,
Each of them has a structure connected to metal conductors at both ends.

このような積板セラミックは誘電体1膜層が並列に接続
した構造をなすために、体積当りの静電容量がきわめて
大きくなることが特徴である。すなわち、一般にコンデ
ンサの静電容量は、C央εε。下 で表わされる。ここで、εは誘電体の比誘電率、距離で
ある。したがって、体積当りの容量は、と誘電体層の厚
みの2乗に反比例して大きくなる。
Since such a laminated ceramic has a structure in which one dielectric film layer is connected in parallel, it is characterized by an extremely large capacitance per volume. That is, in general, the capacitance of a capacitor is C εε. Represented below. Here, ε is the dielectric constant and distance of the dielectric. Therefore, the capacitance per volume increases in inverse proportion to the square of the thickness of the dielectric layer.

通常、誘電体層の厚みとして20〜100μ程度のもの
か積層セラミックコンデンサに使用される。
Usually, a dielectric layer having a thickness of about 20 to 100 microns is used in multilayer ceramic capacitors.

このようなコンデンサは、最近IC等を使用する電子回
路にきわめて多く使用されるようになりてきており、エ
レクトロニクスの必需部品として活躍中である。
Such capacitors have recently come to be used in large numbers in electronic circuits using ICs and the like, and are now playing an active role as essential parts of electronics.

しかしながら、このような誘電体簿膜層を積層した積層
セラミックコンデンサの問題点としては、積層される誘
電体1゛膜層の厚みが20〜100μ程度であるため、
高電圧に対して弱く、破壊されてしまうことから、異常
電圧の発生する箇所では保護回路が必要となる。
However, the problem with multilayer ceramic capacitors in which such dielectric film layers are laminated is that the thickness of each dielectric film layer is approximately 20 to 100 μm.
Because they are vulnerable to high voltages and can be destroyed, protection circuits are required at locations where abnormal voltages occur.

本発明は前記のような欠点を考慮して種々の検討を重ね
た末、異常電圧に対してきわめて強い積層セラミックコ
ンデンサとして使用可能なセラミック積層体を得ること
ができた。
As a result of various studies in consideration of the above-mentioned drawbacks, the present invention has been able to provide a ceramic laminate that can be used as a multilayer ceramic capacitor that is extremely resistant to abnormal voltages.

また、本発明のセラミック積層体は前記の内容だけでガ
く、ノイズ吸収素子としても使用可能である。すなわち
、コンデンサ及び電圧非直線抵抗体が並列に接続された
構造をなすために、適当な静電容量及び適当なバリスタ
電圧を選定することにより、異常周波数帯域及び異常電
圧を吸収することが可能である。ここで、バリスタ電圧
とは電圧非直線抵抗体の電圧−電流特性において立上り
電圧、通常1mAにおける電圧値をいう。このようなノ
イズ吸収素子は、マイクロモータのノイズ発生防止のよ
うな用途に使用可能である。
Furthermore, the ceramic laminate of the present invention can be used not only as a noise absorbing element but also as a noise absorbing element. In other words, since the capacitor and voltage nonlinear resistor are connected in parallel, it is possible to absorb abnormal frequency bands and abnormal voltages by selecting an appropriate capacitance and appropriate varistor voltage. be. Here, the varistor voltage refers to a rising voltage in the voltage-current characteristics of a voltage non-linear resistor, which is a voltage value usually at 1 mA. Such a noise absorbing element can be used for applications such as preventing noise generation in micro motors.

以上に述べたような本発明のセラミック積層体について
以下実施例に基づき詳細に説明する。
The ceramic laminate of the present invention as described above will be described in detail below based on Examples.

まず、チタン酸バリウム70重量部、チタン酸カルシウ
ム10’ff1Q、ジルコン酸バリウム20屯綾部、酸
化亜鉛0.2重葉部よりなる混合粉末に、エチルセルロ
ーズ20重量部、ブチルカルピトール80重敏部よりな
る有機バインダーを添加し、3000〜5000センチ
ポイズのスラリーを作製し、ブレード工法により厚さ8
0μのシートを作製した。また、酸化亜鉛98.6重量
部、酸化コバルト1重量部、二酸化マンガン0・6重量
部からなる混合粉末を用いて同様にして厚み80μのシ
ートを作製した。上記のシートをそれぞれ50mmx 
100mrn7)大きさに切り取り、その片面にパラジ
ウムを主体とする電極用ペーストをスクリーン印刷した
。この後、チタン酸バリウムを主体とするシート及び酸
化亜鉛を主体とするシートを、さらに電極用ペーストを
印刷したシートと印刷していないシートを組み合わせて
積層し、切断して1350℃で2時間焼成した。第1図
A、Bはこのようにして得たセラミック積層体であり、
図中1はチタン酸バリウムを主体とする誘電体層、1′
は電極用ペーストを印刷してないシートからなるチタン
酸バリウムを主体とする誘電体層、2は酸化亜鉛を主体
とする誘電体層、3はパラジウムを主体とする導電体層
である。ここで、導電体層3は互い違いに設けられてい
る。また、このセラミック積層体の形状は、長さ3 m
 m X幅1,6mmx厚さQ64mmである。
First, a mixed powder consisting of 70 parts by weight of barium titanate, 10 parts by weight of calcium titanate, 20 parts by weight of barium zirconate, and 0.2 parts by weight of zinc oxide was added with 20 parts by weight of ethyl cellulose and 80 parts by weight of butyl calpitol. A slurry of 3,000 to 5,000 centipoise was prepared by adding an organic binder of
A sheet of 0μ was produced. Further, a sheet having a thickness of 80 μm was produced in the same manner using a mixed powder consisting of 98.6 parts by weight of zinc oxide, 1 part by weight of cobalt oxide, and 0.6 parts by weight of manganese dioxide. Each of the above sheets is 50mm x
It was cut into a size of 100mrn7), and an electrode paste mainly composed of palladium was screen printed on one side of the cutout. After this, sheets mainly composed of barium titanate and sheets mainly composed of zinc oxide were laminated together with sheets printed with electrode paste and sheets not printed, cut and baked at 1350°C for 2 hours. did. Figures 1A and 1B show the ceramic laminates obtained in this way,
In the figure, 1 is a dielectric layer mainly made of barium titanate, 1'
2 is a dielectric layer mainly made of barium titanate, which is made of a sheet on which no electrode paste is printed; 2 is a dielectric layer mainly made of zinc oxide; and 3 is a conductive layer mainly made of palladium. Here, the conductor layers 3 are provided alternately. In addition, the shape of this ceramic laminate has a length of 3 m.
m x width 1.6 mm x thickness Q 64 mm.

次に、このようにして得たセラミック積層体の両端面に
銀電極を設けた。第2図はそれにより作製された積層セ
ラミックコンデンサであシ、4は銀電極である。
Next, silver electrodes were provided on both end faces of the ceramic laminate thus obtained. FIG. 2 shows a multilayer ceramic capacitor manufactured using this method, and 4 is a silver electrode.

前記のようにして得た積層セラミックコンデンサの特性
は、静電容量が1KH2で23000pF、tanδが
6.7%であった。ま、た、電圧−電流特性を第3図に
示す。この図から明らかなように60■が立上り電圧で
あり、これ以上の電圧においては低抵抗体となる。さら
に、第4図に示すように1Kvのパルスを10ミリ秒、
104回印加してもコンデンサの機能は失なわれない。
The characteristics of the multilayer ceramic capacitor obtained as described above were that the capacitance was 1 KH2, 23000 pF, and tan δ was 6.7%. Furthermore, the voltage-current characteristics are shown in FIG. As is clear from this figure, 60 cm is the rising voltage, and at a voltage higher than this, it becomes a low resistance element. Furthermore, as shown in Figure 4, a 1 Kv pulse was applied for 10 milliseconds.
The capacitor does not lose its function even after 104 applications.

また、10Kvのパルスを1ミリ秒印加した場合でも少
なくとも102回の印加に耐える。なお、第4図でΔc
/cは静電容量の変化率である。
Furthermore, even when a 10 Kv pulse is applied for 1 millisecond, it can withstand at least 102 times of application. In addition, in Fig. 4, Δc
/c is the rate of change in capacitance.

ここで、以トの実施例においては第1図に示すようにチ
タン酸バリウムを主体とする誘電体層1が4層の場合に
ついて説明したが、これは1層以上であればよく、残り
の層を酸化亜鉛を主体とする誘電体層2で構成すればよ
い。
Here, in the following embodiments, as shown in FIG. 1, the case where the dielectric layer 1 mainly made of barium titanate is four layers has been described, but it is sufficient that the dielectric layer 1 is one or more layers, and the remaining The layer may be composed of a dielectric layer 2 mainly made of zinc oxide.

以上述べたように、本発明のセラミック積層体は高電圧
に耐えることが可能である上、電圧非直線抵抗体とコン
デンサの両様“能を有することから、小型でコンパクト
なノイズ吸収素子としての応囲が考えられ、産業的価値
は甚大である。
As described above, the ceramic laminate of the present invention can withstand high voltage and has the functions of both a voltage nonlinear resistor and a capacitor, so it can be used as a small and compact noise absorbing element. The industrial value is enormous.

【図面の簡単な説明】[Brief explanation of drawings]

第1図A、Bは本発明に係るセラミック積層体の一実施
例を示す斜視歯と断面図、第2図は同セラミック積層体
を利用した積層セラミックコンデンサの斜視図、第3図
は第2図の積層セラミックコンデンサにおける電圧−電
流特性図、第4図は同セラミックコンデンサのパルス特
性図である。 1.1′・・・・・・チタン酸バリウムを主体とする誘
電体層、2・・・・・・酸化亜鉛を主体とする誘電体層
、3・・・・・・金属導電体層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名? (F3) 第2図 第3図 →/l 圧 (ホ“ルト) 第4図 一卸tJU回数(回)
1A and 1B are perspective views and cross-sectional views showing one embodiment of the ceramic laminate according to the present invention, FIG. 2 is a perspective view of a multilayer ceramic capacitor using the same ceramic laminate, and FIG. FIG. 4 is a voltage-current characteristic diagram of the multilayer ceramic capacitor, and FIG. 4 is a pulse characteristic diagram of the same ceramic capacitor. 1.1'...Dielectric layer mainly composed of barium titanate, 2...Dielectric layer mainly composed of zinc oxide, 3...Metal conductor layer. Name of agent: Patent attorney Toshio Nakao and one other person? (F3) Fig. 2 Fig. 3 → /l Pressure (Holt) Fig. 4 Number of times per discharge tJU (times)

Claims (1)

【特許請求の範囲】[Claims] セラミック電子材料層と金属導電体層が交互に積層され
、前記セラミック電子材料層の1層以上がチタン酸バリ
ウムを主体とする誘電体層で構成され、残りの層が酸化
亜鉛を主体とする誘電体層で構成されたセラミック積層
体。
Ceramic electronic material layers and metal conductor layers are alternately laminated, one or more of the ceramic electronic material layers is composed of a dielectric layer mainly composed of barium titanate, and the remaining layers are composed of a dielectric layer mainly composed of zinc oxide. A ceramic laminate consisting of body layers.
JP56148522A 1981-09-18 1981-09-18 Ceramic laminate Pending JPS5848907A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56148522A JPS5848907A (en) 1981-09-18 1981-09-18 Ceramic laminate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56148522A JPS5848907A (en) 1981-09-18 1981-09-18 Ceramic laminate

Publications (1)

Publication Number Publication Date
JPS5848907A true JPS5848907A (en) 1983-03-23

Family

ID=15454654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56148522A Pending JPS5848907A (en) 1981-09-18 1981-09-18 Ceramic laminate

Country Status (1)

Country Link
JP (1) JPS5848907A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265804U (en) * 1985-10-16 1987-04-23
JPS63188905A (en) * 1987-01-31 1988-08-04 マルコン電子株式会社 Composite chip ceramic electronic component
JPS63177001U (en) * 1987-04-30 1988-11-16
JPH01291404A (en) * 1988-05-06 1989-11-24 Avx Corp Varistor and capacitor and their manufacture

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265804U (en) * 1985-10-16 1987-04-23
JPS63188905A (en) * 1987-01-31 1988-08-04 マルコン電子株式会社 Composite chip ceramic electronic component
JPS63177001U (en) * 1987-04-30 1988-11-16
JPH01291404A (en) * 1988-05-06 1989-11-24 Avx Corp Varistor and capacitor and their manufacture

Similar Documents

Publication Publication Date Title
JPH01283915A (en) Multilayer device and its manufacture
KR950704801A (en) Electrically Conductive Resin Pastes and Multilayer Ceramic Capacitors Having a Terminal Electrode Comprised of the Same
US20200343051A1 (en) Integrated Component Including a Capacitor and Discrete Varistor
JP2767014B2 (en) Noise filter
JPH04257112A (en) Laminated chip t-type filter
JPS5848907A (en) Ceramic laminate
JPS62282411A (en) Voltage-dependent nonlinear resistor
JPS6138842B2 (en)
US5520759A (en) Method for producing ceramic parts
CN116864314A (en) Low inductance assembly
JPS5969902A (en) 3-terminal laminated varistor
JP3064676B2 (en) Multilayer ceramic porcelain element
JPS63102218A (en) Laminated multiterminal electronic component
JP3232713B2 (en) Noise filter
JPH04277601A (en) Varistor component
JPH03503104A (en) High dielectric multilayer capacitor
JPS60201608A (en) Laminated ceramic capacitor
JPH05283208A (en) Laminated varistor
JP3039117B2 (en) Multilayer type grain boundary insulating semiconductor ceramic capacitor
JPH0722210A (en) Composite function element
JPH059024U (en) Noise filter with varistor function
JP2853061B2 (en) Noise filter
JP3099503B2 (en) Noise filter
JPH01158702A (en) Composite functional electronic component
JP3182844B2 (en) Noise filter