JPS5847354A - 符号伝送方式 - Google Patents
符号伝送方式Info
- Publication number
- JPS5847354A JPS5847354A JP56145851A JP14585181A JPS5847354A JP S5847354 A JPS5847354 A JP S5847354A JP 56145851 A JP56145851 A JP 56145851A JP 14585181 A JP14585181 A JP 14585181A JP S5847354 A JPS5847354 A JP S5847354A
- Authority
- JP
- Japan
- Prior art keywords
- cmi
- circuit
- bit
- signal
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、デジタル符号を伝送して通信を行う方式に圓
する。特に、ＣＭＩ符号を伝送する方式で、主データの
他に監視信号等の別の低速度情報を付加して伝送する方
式に関するものである。
する。特に、ＣＭＩ符号を伝送する方式で、主データの
他に監視信号等の別の低速度情報を付加して伝送する方
式に関するものである。
ＣＭ Ｉ （Ｃｏｄｅｄ Ｍａｒｋ Ｉｎｖｅｒｓｉｏ
ｎ ）符号伝送方式は、データの論理値「１」に対する
出力として「００」または「１１」を交互に伝送し、デ
ータの論理値「０」に対する出力な″「０１」として伝
送するＩ方式である。第１図はこの方式の伝送符号の一
例な示す図であって、第１図（５）は入力データ、同（
Ｂ）はＣＭＩ符号出力を示す。この符号は伝送路に送出
される符号の「１」と「０」とが平均的に等しくなると
ともに、受信側で符号誤りを検出することかできる特徴
がある。
ｎ ）符号伝送方式は、データの論理値「１」に対する
出力として「００」または「１１」を交互に伝送し、デ
ータの論理値「０」に対する出力な″「０１」として伝
送するＩ方式である。第１図はこの方式の伝送符号の一
例な示す図であって、第１図（５）は入力データ、同（
Ｂ）はＣＭＩ符号出力を示す。この符号は伝送路に送出
される符号の「１」と「０」とが平均的に等しくなると
ともに、受信側で符号誤りを検出することかできる特徴
がある。
一方、ＣＭＩ符号は冗長であるため、伝送路の状態が良
好であるときには、主データの他に別の情報を付加して
伝送させることができる。第２図はこのための従来方式
の構成例を示す図である二すなわち、送信側では主デー
タ信号が入力１から与えられ、ＣＭＩ符号器２によりＣ
ＭＩ符号に変換され、伝送路３に送出される。受信側で
はこの伝送路３のＣＭＩ符号をＣＭＩ復号器４により板
号し、出力５に元の主データ信号を得る。
好であるときには、主データの他に別の情報を付加して
伝送させることができる。第２図はこのための従来方式
の構成例を示す図である二すなわち、送信側では主デー
タ信号が入力１から与えられ、ＣＭＩ符号器２によりＣ
ＭＩ符号に変換され、伝送路３に送出される。受信側で
はこの伝送路３のＣＭＩ符号をＣＭＩ復号器４により板
号し、出力５に元の主データ信号を得る。
このような伝送系で、送信側では別のアナログ情報を入
カフに与え、これをパルス周波数置ａＭＪ（ＰＦＭ）回
路８によりＰＦＭ信号とし、インターフェース９を介し
てＣＭＩ符号器２に与える。このＰＦＭ信号は入力１の
主データ信号より十分に低速度の信号であって、このＰ
ＦＭ信号「１」のタイずングで、ＣＭＩ符号器２の出力
信号に誤りを発生させる。第２図でＣＬはクロック信号
である。
カフに与え、これをパルス周波数置ａＭＪ（ＰＦＭ）回
路８によりＰＦＭ信号とし、インターフェース９を介し
てＣＭＩ符号器２に与える。このＰＦＭ信号は入力１の
主データ信号より十分に低速度の信号であって、このＰ
ＦＭ信号「１」のタイずングで、ＣＭＩ符号器２の出力
信号に誤りを発生させる。第２図でＣＬはクロック信号
である。
受信側ではＣＭＩ復号器４の誤り検出出力により、モノ
マルチ回路１１を駆動するとこの出力にはＰＦＭ信号が
得られる。これをＰＦＭ復調回路１２により復調すると
、−その出力１３にはアナログ信号が得られる。このよ
うにして、例えば監視用勢の別の情報を付加情報として
伝送することができ、そのとき主データ信号に多少の誤
りが生じても、これは所定の誤り率以下であれば間聰が
なく、またこの誤りは修正することができる。
マルチ回路１１を駆動するとこの出力にはＰＦＭ信号が
得られる。これをＰＦＭ復調回路１２により復調すると
、−その出力１３にはアナログ信号が得られる。このよ
うにして、例えば監視用勢の別の情報を付加情報として
伝送することができ、そのとき主データ信号に多少の誤
りが生じても、これは所定の誤り率以下であれば間聰が
なく、またこの誤りは修正することができる。
上記付加情報か低速のパルス信号であっても、上記アナ
ログ信号の代りにそのパルス信号を通せはデジタル毎号
にも転用できる。しかし、このような従来方式では、付
加情報がＰＰＭであるので、伝送路で発生する誤りが非
同期になる。このため、１ｊ加情＠を送信すると誤り率
の測定ができなくなるので、監視情報用として使用する
ことは追歯でない。また付加情報の信号はＰＦＭ信号で
あるので、付加情報として送信することのできる通信速
成はきわめ【小さい欠点がある。
ログ信号の代りにそのパルス信号を通せはデジタル毎号
にも転用できる。しかし、このような従来方式では、付
加情報がＰＰＭであるので、伝送路で発生する誤りが非
同期になる。このため、１ｊ加情＠を送信すると誤り率
の測定ができなくなるので、監視情報用として使用する
ことは追歯でない。また付加情報の信号はＰＦＭ信号で
あるので、付加情報として送信することのできる通信速
成はきわめ【小さい欠点がある。
本発明はこれを改良するもので、付加情報がデジタル信
号であるときに適する方式であって、その内容がその伝
送路の誤り率を含む監視情報その他のどのようなａ類の
情報であっても適用することかでき、従来方式より高速
度の情報を伝送することのできる方式を提供することを
目的とする。
号であるときに適する方式であって、その内容がその伝
送路の誤り率を含む監視情報その他のどのようなａ類の
情報であっても適用することかでき、従来方式より高速
度の情報を伝送することのできる方式を提供することを
目的とする。
本発明は、送信側で、Ｋピッ）（Ｋは２以上のＩＩ数）
からなる付加情報の直列パルス信号の各ビットの直後に
、そのビットの論理値と逆の論理値のビットを加え、さ
らにＦビット（Ｆは３以上の整数）で３回以上同一輪理
値が連続するパターンｔ−Ｖ−するフレームビットを付
加してフレーム構造を作り、このフレーム構造の情報の
論理値に応じてＣＭ Ｉ符号のＮ個（Ｎは２以上の整数
で、大きいことが望ましい。）を特徴とする特定の符号
位置にＣＭＩ符号則の誤りを発生させて伝送路に送出し
、受信側では、受信されたＣＭＩ符号から上記Ｎ＠を周
期としてＣＭＩ符号則の誤りが頻発する位置を探索して
これに同期なとり、上記Ｎ個を周期とするＣＭＩ符号位
置におけるＣＭＩ符号則の誤りの有無に応じて論理値を
決定することにより上記７レーム構造の情報を再生し、
この情報の中のフレームパルスパターンを検出してフレ
ーム同期をとり、このフレームの中に含まれる上記直列
パルス信号を再生することな％淑とする。
からなる付加情報の直列パルス信号の各ビットの直後に
、そのビットの論理値と逆の論理値のビットを加え、さ
らにＦビット（Ｆは３以上の整数）で３回以上同一輪理
値が連続するパターンｔ−Ｖ−するフレームビットを付
加してフレーム構造を作り、このフレーム構造の情報の
論理値に応じてＣＭ Ｉ符号のＮ個（Ｎは２以上の整数
で、大きいことが望ましい。）を特徴とする特定の符号
位置にＣＭＩ符号則の誤りを発生させて伝送路に送出し
、受信側では、受信されたＣＭＩ符号から上記Ｎ＠を周
期としてＣＭＩ符号則の誤りが頻発する位置を探索して
これに同期なとり、上記Ｎ個を周期とするＣＭＩ符号位
置におけるＣＭＩ符号則の誤りの有無に応じて論理値を
決定することにより上記７レーム構造の情報を再生し、
この情報の中のフレームパルスパターンを検出してフレ
ーム同期をとり、このフレームの中に含まれる上記直列
パルス信号を再生することな％淑とする。
以下実施例図面により詳しく説明する。、第３図は本発
明実施例送信側装置の構成図である。入力ｌから高速の
主データ信号が与えられ、公知のＣＭＩ符号器２でＣＭ
Ｉ符号に変換されて、広送路３に送出される。必要なり
ロック信号は発振器２１から供給される。
明実施例送信側装置の構成図である。入力ｌから高速の
主データ信号が与えられ、公知のＣＭＩ符号器２でＣＭ
Ｉ符号に変換されて、広送路３に送出される。必要なり
ロック信号は発振器２１から供給される。
一方付加情報Ｄ１〜Ｄｋは、Ｋビットの並列信号であっ
て、ラッチ回路３２に畳込クロック（ｂｌにより取込ま
れ、その各ビットおよびその各ビットの反転信号が並直
列変換回路２３に誉込クロック（ｄ）４Ｃより与えられ
る。またこの並直列変換回路２３の上位桁入力には、Ｊ
ビットのフレームパターン釦−〜ＦＪが入力される。こ
のフレー゛ムパターンＦ１〜Ｆｌ、は３回以上の連続す
る同−論理のパターンを眩む。ここではＪビットの「１
」である。Ｊは３以上の整数である。
て、ラッチ回路３２に畳込クロック（ｂｌにより取込ま
れ、その各ビットおよびその各ビットの反転信号が並直
列変換回路２３に誉込クロック（ｄ）４Ｃより与えられ
る。またこの並直列変換回路２３の上位桁入力には、Ｊ
ビットのフレームパターン釦−〜ＦＪが入力される。こ
のフレー゛ムパターンＦ１〜Ｆｌ、は３回以上の連続す
る同−論理のパターンを眩む。ここではＪビットの「１
」である。Ｊは３以上の整数である。
並直列変換回路２３の出力は、続出クロック（ｅ）によ
り直列信号として続出され、ゲート信号（ｆ）によりゲ
ート回路２４でゲートされて、ＣＭＩ符号器２の−り発
生入力に与えられる。各ゲート信号およびクロック信号
は、クロック信号発生回路２５のｌＺＮ分周器２６およ
びｔ ／（Ｊ＋２Ｋ）分周器２７により発生される。
り直列信号として続出され、ゲート信号（ｆ）によりゲ
ート回路２４でゲートされて、ＣＭＩ符号器２の−り発
生入力に与えられる。各ゲート信号およびクロック信号
は、クロック信号発生回路２５のｌＺＮ分周器２６およ
びｔ ／（Ｊ＋２Ｋ）分周器２７により発生される。
ここで、ＣＭＩ符号器２の誤り発生について説明すると
、第１図に戻って第１図（Ｂ）に示すＣＭＩ符号に、同
（Ｑに示す８点で誤りを発生させると、同（Ｂ）の符号
は同０に示すようになる。すなわち、（５）に示す主デ
ータの論理値が「１」のものについては、前回に主デー
タの論理値が「１」であったところと同符号の「００」
または「１１」を送出し、主データの論理値が「０１の
ものに対しては「１０」を送出する。第４図でＣＭＩ符
号器２において、誤り発生人力ＥＫ倍信号１」が与えら
れた時点でこのように反転制御が行われる。
、第１図に戻って第１図（Ｂ）に示すＣＭＩ符号に、同
（Ｑに示す８点で誤りを発生させると、同（Ｂ）の符号
は同０に示すようになる。すなわち、（５）に示す主デ
ータの論理値が「１」のものについては、前回に主デー
タの論理値が「１」であったところと同符号の「００」
または「１１」を送出し、主データの論理値が「０１の
ものに対しては「１０」を送出する。第４図でＣＭＩ符
号器２において、誤り発生人力ＥＫ倍信号１」が与えら
れた時点でこのように反転制御が行われる。
第３図に示す装置の動作を第４七に示す動作タイムチャ
ートを用いて説明する。第４図（ａ）〜（ｈｌは第３図
に示す（ａ）〜（ｈ）の点の動作波形図である。＾速度
の主データはＣ，Ｍ Ｉ符号器２で連続的にＣＭ工符号
に変換され、伝送路３に送出されている。
ートを用いて説明する。第４図（ａ）〜（ｈｌは第３図
に示す（ａ）〜（ｈ）の点の動作波形図である。＾速度
の主データはＣ，Ｍ Ｉ符号器２で連続的にＣＭ工符号
に変換され、伝送路３に送出されている。
このとき低速度の付加情報Ｄ１〜Ｄｋは第４図（ａ）に
示すように与えられ、第４図（ｂ）のクロック信号によ
り、ラッチ回路２２に取込まれる。
示すように与えられ、第４図（ｂ）のクロック信号によ
り、ラッチ回路２２に取込まれる。
これが並直列変換回路２３の出力点では、第４図（Ｃ１
に示すようなフレームに構成される。すなわち、このフ
レームはクロック（ｂｌの１周期に等しい長さであって
、はじめのＪビットにはフレームパターンＦ１〜Ｆ−送
出される。つづくビット数は２にビットの長さがあり、
データＤＩに対してその反転データ下り、データＤ雪に
対してその反転デー八・・・・・・・・・・・・データ
Ｄｋに対してその反転データ匠カー順次送出される。し
たがってこのフレームの周期はＪ十２にビットである。
に示すようなフレームに構成される。すなわち、このフ
レームはクロック（ｂｌの１周期に等しい長さであって
、はじめのＪビットにはフレームパターンＦ１〜Ｆ−送
出される。つづくビット数は２にビットの長さがあり、
データＤＩに対してその反転データ下り、データＤ雪に
対してその反転デー八・・・・・・・・・・・・データ
Ｄｋに対してその反転データ匠カー順次送出される。し
たがってこのフレームの周期はＪ十２にビットである。
クロック（ｄ）はこのフレームの最終ビット位置で送出
される。クロック（ｅ）はこのフレームの各ビットのは
じめを制御する。
される。クロック（ｅ）はこのフレームの各ビットのは
じめを制御する。
このような直列信号（Ｃ）がゲート回路２４に与えられ
て、きわめて細いパルス列（ｆ）によってゲートされる
。このパルス列げ）は、第４図（ｆ）およヒ（ｇ）Ｋボ
すよ５に、ＣＭＩ符号器２のクロック信号（ｇ）の１周
期分の幅であり、クロック信号（ｇ）のＮ周期毎に発生
される。ゲート回路２４からは直列デー タ（Ｃ）の内
容がこのきわめて細いパルスに乗って送出される。この
論理値が「１」であればそのときのＣＭＩ符号には誤り
を発生させ、この論理値が「０」であればそのときのＣ
ＭＩ符号には誤りを発生させないように制御される。
て、きわめて細いパルス列（ｆ）によってゲートされる
。このパルス列げ）は、第４図（ｆ）およヒ（ｇ）Ｋボ
すよ５に、ＣＭＩ符号器２のクロック信号（ｇ）の１周
期分の幅であり、クロック信号（ｇ）のＮ周期毎に発生
される。ゲート回路２４からは直列デー タ（Ｃ）の内
容がこのきわめて細いパルスに乗って送出される。この
論理値が「１」であればそのときのＣＭＩ符号には誤り
を発生させ、この論理値が「０」であればそのときのＣ
ＭＩ符号には誤りを発生させないように制御される。
したかつて第４図（ｈ）の斜線で示すＣＭＩ符号のＮ個
目のタイムスロット毎にＣＭＩ符号の誤りの有無が、直
列信号（Ｃ）によって変調されて伝送路３に送出される
。
目のタイムスロット毎にＣＭＩ符号の誤りの有無が、直
列信号（Ｃ）によって変調されて伝送路３に送出される
。
ここで、この直列信号（Ｃ）はＪ＋２にピッ）Ｙ周期と
するフレーム構造をなすことは前述のとおりであるが、
フレームパターンＦｌ−ＦＪは前述のように同−論理値
が３回以上連続するパターンであって、この例ではＪビ
ット全部な「１」とする。
するフレーム構造をなすことは前述のとおりであるが、
フレームパターンＦｌ−ＦＪは前述のように同−論理値
が３回以上連続するパターンであって、この例ではＪビ
ット全部な「１」とする。
それにつづ＜２にビットのデータエリアは必ず２ビツト
以内に反転があるので、このようにすることによって、
受信側でフレームパターンｐ 、 、ｐ、を識別するこ
とができる。
以内に反転があるので、このようにすることによって、
受信側でフレームパターンｐ 、 、ｐ、を識別するこ
とができる。
次に１本発明実施例の受信側装置を説明する。
絨６図は本発明実施例受信側装置の構成図である。
伝送路３から受信されるＣＭＩ符号による信号は、ＣＭ
Ｉ復号器４で復号されて出力５に送出される。
Ｉ復号器４で復号されて出力５に送出される。
このとぎ、誤り検出出力は直並列変換回路３１に与えら
れ、また抽出されたクロック信号ＣＬは、クロック信号
発生回路３２に与えられる。
れ、また抽出されたクロック信号ＣＬは、クロック信号
発生回路３２に与えられる。
直並列変換回路３１の上位Ｊビットはアンド回路３３に
与えられる。またそれにつづく下位２にビットはラッチ
回路３４ Ｋ導かれる。さらＫｍ下位の３ビツトはオア
回路３６に与えられる。
与えられる。またそれにつづく下位２にビットはラッチ
回路３４ Ｋ導かれる。さらＫｍ下位の３ビツトはオア
回路３６に与えられる。
クロック発生回路３２では、ＣＭＩ復号器４で抽出され
たクロック信号はｌ／Ｎ分周回路３８に入力され、その
出力は上記直並列変換回路３１のクロ７２１６号として
与えられる。またこのクロック信号はｔ ／（Ｊ＋ｚＫ
）分局回路３９０入力として与えられ、この出力はラッ
チ回路３４のクロック信号として与えられる。オア回路
３６の出力は、分周回路′３８の同期信号として用いら
れる。アンド回路３３の出力は、分周回路３９の同期信
号として用いられる。４１．４２は同期保護回路である
。
たクロック信号はｌ／Ｎ分周回路３８に入力され、その
出力は上記直並列変換回路３１のクロ７２１６号として
与えられる。またこのクロック信号はｔ ／（Ｊ＋ｚＫ
）分局回路３９０入力として与えられ、この出力はラッ
チ回路３４のクロック信号として与えられる。オア回路
３６の出力は、分周回路′３８の同期信号として用いら
れる。アンド回路３３の出力は、分周回路３９の同期信
号として用いられる。４１．４２は同期保護回路である
。
第５図に示す構成の装置の動作を第６図に示すタイムチ
ャートラ用いて説明する。第６図（ｈ）〜（ｐ）は第５
図に×印で示す（ｈ〜ｐ）の点の信号波形図である。第
５図の伝送路３に到達する信号（ｈ）は、送信側から送
られた信号（ｈ）であり、嬉６図（ｈｌは前述の第４図
（ｈｌと等しい。この第６図（ｂ）に示す斜線の各タイ
ムスロットは、同（ｉ）に示すようにＣＭＩＦｌの１個
分の幅であって、このタイムスロットのＣＭＩ符号には
符号則に誤りがある可能性がある。したがってＣＭＩ復
号器４の誤り検出出力には、館６図（ｊ）Ｋ示すタイム
スロットの信号が現われる。これが第６図−に示すクロ
ックで直並列変換回路３１に取込まれ、１＠次図の左か
ら右ヘシフトされる。
ャートラ用いて説明する。第６図（ｈ）〜（ｐ）は第５
図に×印で示す（ｈ〜ｐ）の点の信号波形図である。第
５図の伝送路３に到達する信号（ｈ）は、送信側から送
られた信号（ｈ）であり、嬉６図（ｈｌは前述の第４図
（ｈｌと等しい。この第６図（ｂ）に示す斜線の各タイ
ムスロットは、同（ｉ）に示すようにＣＭＩＦｌの１個
分の幅であって、このタイムスロットのＣＭＩ符号には
符号則に誤りがある可能性がある。したがってＣＭＩ復
号器４の誤り検出出力には、館６図（ｊ）Ｋ示すタイム
スロットの信号が現われる。これが第６図−に示すクロ
ックで直並列変換回路３１に取込まれ、１＠次図の左か
ら右ヘシフトされる。
この直並列変換回路３１に取込まれる符号は第４図（Ｃ
）で説明したように、データＤ１〜Ｄｋの次には必ずデ
ータの反転符号Ｄ１〜Ｄｋがあるので、３ビツト以内に
は少なくとも１個の「１」が含まれる。
）で説明したように、データＤ１〜Ｄｋの次には必ずデ
ータの反転符号Ｄ１〜Ｄｋがあるので、３ビツト以内に
は少なくとも１個の「１」が含まれる。
かりにクレームパターンＦ１〜Ｆ、の部分であっても、
例えばこれがオール１であれば、３ビツト以内には「１
ｊが含まれる。これがオア回路３６で検出されて、第６
図（ｋｌに示す信号となって、分局回路３８の同期用に
利用される。
例えばこれがオール１であれば、３ビツト以内には「１
ｊが含まれる。これがオア回路３６で検出されて、第６
図（ｋｌに示す信号となって、分局回路３８の同期用に
利用される。
また、−Ｅ位の・■ビットはアンド回路３３に与えられ
、このＪビットにオール「１」が現われるときには、こ
こがちょうどフレームパターンＦ１〜ＦＪである。この
ときアンド回路３３に出力（１）が送出され、これが分
周回路３９の同期用に利用される。
、このＪビットにオール「１」が現われるときには、こ
こがちょうどフレームパターンＦ１〜ＦＪである。この
ときアンド回路３３に出力（１）が送出され、これが分
周回路３９の同期用に利用される。
分周回路３８および３９の同期が確立されると、このと
きの直並列変換回路３１の出力データは第６図（ｎｌの
内容であり、この下位桁２にビットがラッチ回路３４
Ｋラッチされる。このラッチされた２にビットのデータ
のうち、１個おきのにビットがはじめの付加情報り宜〜
Ｄｋ であって、これがクロック信号（０）により、第
６図（ｐ）の並列信号として送出される。
きの直並列変換回路３１の出力データは第６図（ｎｌの
内容であり、この下位桁２にビットがラッチ回路３４
Ｋラッチされる。このラッチされた２にビットのデータ
のうち、１個おきのにビットがはじめの付加情報り宜〜
Ｄｋ であって、これがクロック信号（０）により、第
６図（ｐ）の並列信号として送出される。
このように本発明の方式はＣＭＩ符号に誤りを与えるこ
とにより、別の情報を付加するものであるか、誤りを与
えるタイムスロットは、ＣＭＩ符号のＮ個毎に固定され
るので、このＮ個についての同期が確立された後では、
この誤りを与えたタイムスロツ）Ｙ除外して、伝送路の
誤り率を監視することができる。したがって、本発明の
方式は誤り率の測定結果その他の監視情報をリアルタイ
ムで伝送するために用いることができる。
とにより、別の情報を付加するものであるか、誤りを与
えるタイムスロットは、ＣＭＩ符号のＮ個毎に固定され
るので、このＮ個についての同期が確立された後では、
この誤りを与えたタイムスロツ）Ｙ除外して、伝送路の
誤り率を監視することができる。したがって、本発明の
方式は誤り率の測定結果その他の監視情報をリアルタイ
ムで伝送するために用いることができる。
また、本発明の方式を従来方式と比べると、従来方式は
前述のようにＰＦＭ（パルス周波躯変調）方式であるの
で、１ビツトの情報を伝送するために、かなり大きいビ
ット数のパルス、例えば２０個以上のパルスを伝送しな
ければならない。これに対して本発明の方式では、１ビ
ツトの付加情報を送信スるために、はぼ２ビツトのパル
スを伝送すれば足りるので、付加情報の速度全高速化す
ることができる。
前述のようにＰＦＭ（パルス周波躯変調）方式であるの
で、１ビツトの情報を伝送するために、かなり大きいビ
ット数のパルス、例えば２０個以上のパルスを伝送しな
ければならない。これに対して本発明の方式では、１ビ
ツトの付加情報を送信スるために、はぼ２ビツトのパル
スを伝送すれば足りるので、付加情報の速度全高速化す
ることができる。
第１図はＣＭＩ符号の説明図。
第２因は従来例方式の構成図。
第３図は本発明実施例送信側装置の構成図。
第４図はその動作説明用波形図。
第５図は本発明実施例受信側装置の構成図。
第６図はその動作説明用波形図。
１・・・主データの入力、２・・・ＣＭＩ符号器、３・
・・伝送路、４・・・ＣＭＩ復号器、５・・・主データ
の出力、２２・・・ラッチ回路、２３・・・並直列変換
回路、２５・・・クロック信号発生回路、３１・・・直
並列変換回路、３２・・・クロック信号発生回路、３４
・・・ラッチ回路。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝第３図 第４図
・・伝送路、４・・・ＣＭＩ復号器、５・・・主データ
の出力、２２・・・ラッチ回路、２３・・・並直列変換
回路、２５・・・クロック信号発生回路、３１・・・直
並列変換回路、３２・・・クロック信号発生回路、３４
・・・ラッチ回路。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝第３図 第４図
Claims (1)
- （１） 送信側に、入力主データ１ｋｃＭＩ符号に変
換して伝送路に送出するＣＭＩ符号器を備え、受信側に
、前記伝送路から受信されるＣＭＩ符号な復号するＣＭ
Ｉ復号器を備えた符号伝送方式において、上記・送信側
に、Ｊピッ）（Ｊは３以上の整数）のフレームパターン
につづいて上記主データより低速のにピッ）（Ｋは１以
上の整数）の付加情報についてこの情報の各ビット毎に
隣接してそのビットの反転論理のビットを配置した２に
ビットの信号を時系列的に送出する手段と、この手段の
出力に従い上記伝送路に送出されるＣ Ｍ Ｉ符号のＮ
゛個（Ｎは２以上の整数）のタイムスロット毎にＣＭＩ
符号則に誤りを与える手段とを備え、上記受信側に受信
されるＣＭＩ符号からＣＭＩ符号則の誤りを検出する手
段と、上記Ｎ個のタイムスロット毎にこの手段の出力が
送出されるか否かを検出−することにより上記付加情報
を再生する手段とを。 備えたこと＆特徴とする符号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145851A JPS5847354A (ja) | 1981-09-16 | 1981-09-16 | 符号伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56145851A JPS5847354A (ja) | 1981-09-16 | 1981-09-16 | 符号伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5847354A true JPS5847354A (ja) | 1983-03-19 |
Family
ID=15394553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56145851A Pending JPS5847354A (ja) | 1981-09-16 | 1981-09-16 | 符号伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847354A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144305A (en) * | 1990-06-30 | 1992-09-01 | U.S. Philips Corporation | Transmission arrangement comprising a block code encoded main channel and an auxiliary channel |
-
1981
- 1981-09-16 JP JP56145851A patent/JPS5847354A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144305A (en) * | 1990-06-30 | 1992-09-01 | U.S. Philips Corporation | Transmission arrangement comprising a block code encoded main channel and an auxiliary channel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4447903A (en) | Forward error correction using coding and redundant transmission | |
| US4337457A (en) | Method for the serial transmission of binary data and devices for its implementation | |
| JPS62269443A (ja) | 並列伝送方式 | |
| US4392226A (en) | Multiple source clock encoded communications error detection circuit | |
| US4232388A (en) | Method and means for encoding and decoding digital data | |
| US4307381A (en) | Method and means for encoding and decoding digital data | |
| US4204199A (en) | Method and means for encoding and decoding digital data | |
| EP0063886A2 (en) | A method of and a system for pulse communication | |
| JP2621884B2 (ja) | 通信方法及び符号化装置 | |
| JPS5813056B2 (ja) | 多重化パルス伝送システムにおける正確なフレ−ム化を維持する方法 | |
| US4813044A (en) | Method and apparatus for detecting transient errors | |
| KR930022763A (ko) | 채널 코드 디코더와 디코딩 방법 | |
| US5588023A (en) | High content information transmission system | |
| US4809299A (en) | Frequency independent information transmission system | |
| JPS5847354A (ja) | 符号伝送方式 | |
| EP0326614B1 (en) | Synchronous signal decoder | |
| US4088831A (en) | Synchronization for PCM transmission systems | |
| US4806907A (en) | Apparatus and method for digital data transmission | |
| JPS6346624B2 (ja) | ||
| JPS5841704B2 (ja) | ダイコ−ドフゴウデンソウホウシキ | |
| JPS6135738B2 (ja) | ||
| SU1231626A1 (ru) | Устройство дл моделировани алгоритмов цифрового статистического кодировани -декодировани видеосигналов | |
| KR950009422B1 (ko) | 커마-프리코드를 이용한 데이타 직렬전송장치 | |
| CA1319405C (en) | Frequency independent information transmission system | |
| SU1510096A1 (ru) | Кодирующее устройство системы передачи цифровой информации |