SU1231626A1 - Устройство дл моделировани алгоритмов цифрового статистического кодировани -декодировани видеосигналов - Google Patents
Устройство дл моделировани алгоритмов цифрового статистического кодировани -декодировани видеосигналов Download PDFInfo
- Publication number
- SU1231626A1 SU1231626A1 SU833534798A SU3534798A SU1231626A1 SU 1231626 A1 SU1231626 A1 SU 1231626A1 SU 833534798 A SU833534798 A SU 833534798A SU 3534798 A SU3534798 A SU 3534798A SU 1231626 A1 SU1231626 A1 SU 1231626A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- length
- output
- block
- series
- Prior art date
Links
Abstract
Изобретение может использоватьс в факсимильной св зи. Упрощаетс устройство. Входной двухуровневый сигнал поступает на измеритель длин серий 1, кодер длин комбинаций (КДК) 2 и блок 4 управл емого фазового сдвига (БУФС). С измерител длин серий 1 комбинаци нулей и единиц, .-У соответствующа длине измер емой серии , поступает на КДК 2. Работа КДК 2 определ етс видом моделируемого кода (МК). Каждому МК соответствуют свои таблицу истинности. Передаетс не сам МК, а m -разр дные комбинации , число единиц в которых равно длинам кодовых комбинаций МК. Сформированна сери единичных импульсов поступает на источник ошибок 3. Под воздействием каждого единичного импульса , поступающего с КДК 2, информаци о помехах, записанна в виде единиц и нулей на носитель, поступает на БУФС 4. При отсутствии ошибок на выходе источника ошибок 3 входной видеосигнал проходит через 4 на выход устройства без изменений . В момент поступлени единичного импульса помехи на выходе БУФС 4 по витс видеосигнал, задержанный по отношению к входному видеосигналу на некоторую величину, что имитирует поражение видеосигнала помехой. Параметры МК определ ютс с помощью блока 5 выделени ошибочных значений сигнала и блока 6 подсчета. 6 ил. (О (Л а ю а
Description
Изобретение относитс к технике передачи изображений и может использоватьс в факсимильной св зи.
Целью изобретени вл етс упрощение устройства.
процесс статистического кодировани разбиваетс на два этапа: определение длины кодовой комбинации дл каждой длины серии и определение конкретного вида кодовой комбинации в соответствии с заранее прин тым кодовым словарем. Однако эффективность кодировани выбранного кода определ етс только длиной кодовой комбинации , так как объем информации после кодировани представл ет собой сумму кодовых импульсов всех кодовых комбинаций независимо от того, какой они имеют вид. При поражении помехой в канале св зи одного или нескольких импульсов кодовой комбинации происходит сдвиг видеосигнала, по фаз на ту или другую величину, что приводит к по йлению трека ошибки при воспроизведении.
Таким образом, при моделировании алгоритмов кодировани дл оценки эффективности кодировани достаточно воспроизвести только длину кодовых комбинаций, а при оценке чувствительности кода к ошибкам - обозначить границу пораженного участка и вставить видеосигнал, задержанньй на некоторую фиксированную величину, превьппающую интервал коррел ции.
На фиг. 1 представлена структурна электрическа схема устройства; на фиг. 2, 3 и 4 - примеры выполнени соответственно измерител длин серий, кодера длин комбинаций и блока управл емого фазового сдвига; на фиг. 5 - временные диаграммы, по сн ющие работу устройства; на фиг. 6 - график функции коррел ции текстового изображени .
Устройство дл моделировани алгоритмов цифрового статистического кодировани -декодировани видеосигналов (фиг. 1) содержит измеритель 1 длин серий, кодер 2 длин комбинаций , источник 3 ошибок, блок 4 управ л емого фазового сдвига, блок 5 выделени ошибочных значений сигналов, блок 6 подсчета ошибок и синхрогене- ратор (СГ) 7.
Измеритель 1 длин серий (фиг. 2) содержит узел 8 выделени фронтов видеосигнала, выполненный, например.
на основе дифференциальной цепочки, элемент 9 задержки и двоичный счетчик 10. Количество разр дов счетчика выбираетс таким, чтобы число
было больше или равно максимальной длине серии. Если длина строки равна 1728 элементов, что соответствует рекомендации ТЧ МККГТ, то п П. Кодер длин комбинаций (фиг. 3) со
держит п-проводный переключатель I1, два дешифратора 12 и 13 дл белых и черных серий, элемент ИЛИ 14, элемент И 15, параллельно-последова- тельньм преобразователь 16 кода, вы
полненньй, например, на сдвиговом регистре, элемент И 17, узел вьще- лени фронтов видеосигнала 18, ана- логичный узлу 8.
Дешифраторы 2 и 13 преобразуют
П-разр дные кодовые слова, соответ- ствуюш;ие длине серии, в т-разр дные кодовые слова, отображающие длины кодовых комбинаций в соответствии с моделируемым кодом. Количество m
выходов дешифраторов 12 и 13 должно соответствовать максимальной длине кодовой комбинации.
Блок 4 управл емого фазового сдвига (фиг. 4) содержит элемент 19 задержки , переключатель 20 и триггер 21 .
Блок 6 может быть выполнен в виде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.
Устройство работает следующим
образом.
Входной двухуровневый сигнал (фиг. 5о) поступает на измеритель 1 длин серий, кодер 2 длин комбинаций и блок 4 управл емого фазового
сдвига.
В измерителе 1 длин серий (фиг.2) узел 8 выделени фронтов видеосигнала выдел ет короткие импульсы, соответствующие моментам изменени пол рности видеосигнала. Далее короткие импульсы задерживаютс на небольную величину (например, на 1/10 длительности тактового импульса) в элементе 9 задержки. Эта задержка необходима дл того, чтобы обеспечить возможность считывани информации, соответствующей длинам серий, с выходов
дешифраторов 2 и 13 кодера длин комбинаций в моменты изменени пол рности видеосигнала. Затем короткие импульсы поступают на бход сброса двоичного счетчика 10 дл обнулени его. Сразу же после обнуле3
ни тактова частота, поступающа от СГ 7, начинает измен ть состо ние двоичного счетчика 10 и перед последующим обнулением комбинаци нулей и единиц на его выходах бу- дет соответствовать длине измер емой серии.
В кодере 2 длин комбинаций комбинац через п-йроводный переключатель 1 1 поступают на дешифратор 12 или 13 (в за- висимости от пол рности видеосигнала ) .
Работа кодера 2 длин комбинаций определ етс видом моделируемого кода. Каждому моделируемому коду со- ответствуют свои таблицы истинности дешифраторов 12 и 13 (см. таблицу).
Таблицы истинности .дешифраторов жестко св заны с моделируемьш кодом (кодовым словарем). Однако передает- с не сам код, а т-разр дные кбмби- нации, число единиц в которых равно длинам кодовых комбинаций моделируемого кода. Например, при моделировании модифицированного кода Хаффмена эти значени представлены в таблице. При этом на выходе кодера 2 длин комбинаций будут генерироватьс единичные серии (фиг. 5ff), содержащие разное число единичных импульсов (в соответствии с кодовым словарем (фиг. 5«)). .
При моделировании равномерного кода длин серий оба дешифратора будут формировать одинаковые комбинации, содержащие одно и то же число единиц Соответственно, в конце каждой серии на выходе блока будут генерироватьс одинаковые серии единичных импульсов.
При моделировании дискретно неравномерного кода типа 3/6 на выходе блока в конце белых серий будут генерироватьс серии единичных им- пульсов, содержащие шесть импульсов, а в конце черных серий - три импуль- са и т.д.
Сформированные таким образом комбинации из одних единиц в параллельном виде проход т через элемент ИЛИ И и элемент И 15 на параллельно последовательный преобразователь 16 кода. Элемент И 15 пропу скает кодовую комбинацию при наличии коротких импульсов, формируемых узлом вьщеле- ни фронтов видеосигнала 18. В кодере 2 длин комбинаций эти короткие импульсы поступают на элемент И 15
6264
без вс кой задержки. Это обеспечивает считывание из дешифраторов I2 и 13 и подачу на параллельно-последовательный преобразователь 16 кода комбинаций, соответствующих концам измер емых длин серий.
Параллельно-последовательный преобразователь 16 кода, выполненный на сдвиговом регистре, преобразует т-разр дную параллельную комбинацию в последовательную. Эта комбинаци считываетс из регистра с частотой, котора в m раз больше тактовой частоты . Этим обеспечиваетс считывани комбинаций в пределах одного такта (одной элементарной посылки). Эта же частота подаетс на второй вход элемента И 17. В результате на его выходе в конце каждой измер емой серии формируетс сери единичных импульсов, число еда1ниц в которой равно длине кодовой комбинации в соответствии с кодовым словарем. Сформированна сери единичных импульсо поступает на источник 3 ошибок.
Источник 3 ошибок работает сле- дукнцим образом.
Под возде{1ствием единичных импулсов комбинаций информаци о помехах записанна в виде нулей и единиц на какой-либо носитель (фиг. 5г), например на магнитную ленту, продвигаетс и подаетс на блок 4, причем один единичный импульс с кодера 2 длин комбинаций продвигает эту инфомацию на один бит. При этом нули соответствуют отсутствию ошибок, а единицы - их наличию. В промежутках между единичными сери ми на выходе источника 3 ошибок поддерживаетс нулевое значение сигнала.
1 .
Пор док работы блока не измен етс при изменении моделируемого алгоритма . Однако, конфигураци ошибок на его выходе измен етс при изменении длин единичных серий, поступающих из кодера 2 длин комбинаций. Так например, при поступлении из кодера
2длин комбинаций коротких единичных серий перва и все последующие ошибки по вл ютс на выходе источника 3 ошибок позже, при поступлении длинных серий - раньше и т.п. Таким образом, благодар св зи источника
3ошибок с кодером 2 длин комбинаций обеспечиваетс прив зка подачи помех на блок 4 с концами измер емых (кодируемых) серий, что соответствует реальному процессу кодирова- ни (фиг. 5). Благодар этой же св зи обеспечиваетс соответствующее изменение конфигурации ошибок, по- даваемых на блок 4 при изменении моделируемого алгоритма.
Блок 4 управл емого фазового сдвига (фиг. 4) работает следующим образом .
При отсутствии ошибок на выходе источника 3 ошибок входной видеосигнал проходит через переключатель
20на выход блока 4 без изменений.
При по влении на втором входе блока 4 единицы (наличие помехи на выходе источника 3 ошибок) триггер
21формирует на своем выходе сигнал, перевод щий переключатель 20 во второе положение. При этом на выход блока 4 через элемент 19 задержки поступает сигнал, задержанный по отношению к входному на величину, пре- вьш1ающую интервал коррекции (фиг.6). Така ситуаци сохранитс до поступ- лени на вход синхронизации блока 4 сигнала конца строки от СГ 7. После этого блок 4 переходит в исходное состо ние (пропускает на выход ис- ходньш видеосигнал). Таким образом, элемент 19 задержки и переключатель
20 обеспечивают включение в текущий видеосигнал того же видеосигнала, сдвинутого на величину, превьппаю- щую интервал коррел ции. Это имити- рует поражение видеосигнала помехами при передаче с кодированием и декодированием . Наличие в блоке 4 триггера 21 и св зи с СГ 7 обеспечивает ограничение пораженного поме- хой участка кондом строки, что соответствует реальному процессу кодировани -декодировани .
С выхода блока 4 видеосигнал может быть подан на ВКУ дл визуальной оценки результатов моделировани алгоритма кодировани -декодировани .
Дл определени параметров моде-, лируемых кодов выходной сигнал блока 4 поступает на блок 5 выделени ошибочных значений сигнала, куда поступает также входной двухуровневый видеосигнал. Блок 5 производит сравнение сигнала, поступающего с блока 4, с входнь1м видеосигналом. На выходе блока 5 получаетс импульс при обнаружении несовпадений сравниваемых сигналов. Блок 6 подсчета.
вычисл ет коэффициент чувствительности к ошибкам:
оы
NM
N
out
где N - число несовпадений тактов
входного видеосигнала и сигнала на выходе блока 4; Npy- число ошибок на выходе источника 3 ошибок. Коэффициент сжати определ етс по формуле
К
с
„NI- , %
где TSn число импульсов дискретизации при развертке всего изображени ;
N - число кодовых импульсов на ° выходе кодера длин комбинаций .
В предложенном устройстве дл моделировани алгоритмов цифрового статистического кодировани -декодировани видеосигналов исключаютс буферные блоки и декодер, что упрощает и удешевл ет моделирование кодировани на ЭВМ.
Claims (1)
- Формула изобретениУстройство дл моделировани алгоритмов цифрового статистического кодировани -декодировани видеосигналов , содержащее последовательно соединенные измеритель длин серий, кодер длин комбинаций, источник ошибок и блок подсчета ошибок, а также блок выделени ошибочных значений сигнала, первьй вход которого объединен с входом измерител длин серий и вл етс входом устройства, а выход подключен к второму входу блока подсчета ошибок, и синхрогенератор, первый, второй и третий выходы которого подключены к синхровходам соответственно измерител длин серий. Кодера длин комбинаций и блока подсчета , отличающеес тем, что, с целью упрощени устройства, в него введен блок управл емого фазового сдвига, синхровход и первый вход которого подключены соответствен но к четвертому выходу синхрогенера- тора и выходу источника ошибок, второй вход блока управл емого фазово712:316268го сдвига подключен к входу измери- с выходом устройства и подключен тел длин серий и к второму входу ко- к второму входу блока выделени оши дера длин комбинаций, а выход вл ет- бочных значений сигнала.I.xnnJQ.tвsmswmsasiдверо гггнос/пегi/vacmoff scfMGf bf ffreffyufpso за- oep)tfa/ ffu/f - .Редактор Н. Слобод никСоставитель Н. СорокопудТехред О.Гортвай Корректор Б. Сирохман2662/58Тираж 624 ВНИИПИ Государственного комитета СССРпо делам изоб ретений и открытий 113035s Москва, Ж-35,, Раушска наб., д, 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833534798A SU1231626A1 (ru) | 1983-01-07 | 1983-01-07 | Устройство дл моделировани алгоритмов цифрового статистического кодировани -декодировани видеосигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833534798A SU1231626A1 (ru) | 1983-01-07 | 1983-01-07 | Устройство дл моделировани алгоритмов цифрового статистического кодировани -декодировани видеосигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1231626A1 true SU1231626A1 (ru) | 1986-05-15 |
Family
ID=21043660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833534798A SU1231626A1 (ru) | 1983-01-07 | 1983-01-07 | Устройство дл моделировани алгоритмов цифрового статистического кодировани -декодировани видеосигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1231626A1 (ru) |
-
1983
- 1983-01-07 SU SU833534798A patent/SU1231626A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент FR № 2441297, кл. Н 03 К 13/24, 1980. Development of а computer program for measuring the compression and error sensitivity of facsimile coding technique. CCITT, Period 1977-1980. Study group XIV - Contribution № 101. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0610204B1 (en) | Line code using block inversion for high speed links | |
US8139653B2 (en) | Multi-channel galvanic isolator utilizing a single transmission channel | |
US4885582A (en) | "Simple code" encoder/decoder | |
US3414818A (en) | Companding pulse code modulation system | |
US3518662A (en) | Digital transmission system using a multilevel pulse signal | |
US4307381A (en) | Method and means for encoding and decoding digital data | |
US3457510A (en) | Modified duobinary data transmission | |
JPS5964942A (ja) | デイジタル伝送システム | |
US4292626A (en) | Manchester decoder | |
CN1106101C (zh) | 具有超线性积分器的解码电路及方法 | |
US4813044A (en) | Method and apparatus for detecting transient errors | |
US4232387A (en) | Data-transmission system using binary split-phase code | |
US5588023A (en) | High content information transmission system | |
US4677480A (en) | System for detecting a transmission error | |
US4809299A (en) | Frequency independent information transmission system | |
SU1231626A1 (ru) | Устройство дл моделировани алгоритмов цифрового статистического кодировани -декодировани видеосигналов | |
US4007421A (en) | Circuit for encoding an asynchronous binary signal into a synchronous coded signal | |
Svetlov et al. | Synchronization techniques for the information channel with codec based on code signal feature | |
US3394312A (en) | System for converting two-level signal to three-bit-coded digital signal | |
EP0326614B1 (en) | Synchronous signal decoder | |
US3898647A (en) | Data transmission by division of digital data into microwords with binary equivalents | |
US5510786A (en) | CMI encoder circuit | |
US3866170A (en) | Binary transmission system using error-correcting code | |
RU2214044C1 (ru) | Устройство для кодирования - декодирования данных | |
JPH0738626B2 (ja) | ワード同期検出回路 |