JPS5846567Y2 - Bias circuit for high frequency transistor class C amplifier - Google Patents

Bias circuit for high frequency transistor class C amplifier

Info

Publication number
JPS5846567Y2
JPS5846567Y2 JP2741479U JP2741479U JPS5846567Y2 JP S5846567 Y2 JPS5846567 Y2 JP S5846567Y2 JP 2741479 U JP2741479 U JP 2741479U JP 2741479 U JP2741479 U JP 2741479U JP S5846567 Y2 JPS5846567 Y2 JP S5846567Y2
Authority
JP
Japan
Prior art keywords
bias circuit
amplifier
transistor
high frequency
distributed constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2741479U
Other languages
Japanese (ja)
Other versions
JPS55127414U (en
Inventor
禎彦 杉浦
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2741479U priority Critical patent/JPS5846567Y2/en
Publication of JPS55127414U publication Critical patent/JPS55127414U/ja
Application granted granted Critical
Publication of JPS5846567Y2 publication Critical patent/JPS5846567Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)

Description

【考案の詳細な説明】 この考案は高周波トランジスタC級増幅器のバイアス回
路に関する。
[Detailed Description of the Invention] This invention relates to a bias circuit for a high frequency transistor class C amplifier.

トランジスタC級増幅器においてはトランジスタの入力
端子(トランジスタをエミッタ接地で使用する通常の場
合はベース端子)を直流的に接地し、高周波的には開放
となるようなバイアス回路が必要である。
A transistor class C amplifier requires a bias circuit that connects the input terminal of the transistor (the base terminal in the normal case where the transistor is used with its emitter grounded) to ground in terms of direct current and is open in terms of high frequencies.

UHFHF上の高周波で回路が分布定数線路で構成され
る場合、このバイアス回路は第1図に示す構成で実現で
きる。
When a high frequency circuit on UHFHF is configured with a distributed constant line, this bias circuit can be realized with the configuration shown in FIG.

第1図で1はエミッタ接地のトランジスタ、2は長さが
1/4波長の分布定数線路である。
In FIG. 1, 1 is a transistor with a common emitter, and 2 is a distributed constant line with a length of 1/4 wavelength.

ベース端子9から分布定数線路2を見たインピーダンス
は直流的には接地、高周波的には開放となる。
The impedance viewed from the base terminal 9 to the distributed constant line 2 is grounded in terms of direct current and open in terms of high frequency.

第1図の基本構成では帯域外の低い周波数で不要発振が
起る場合が多いので実際には第2図a。
In the basic configuration shown in Fig. 1, unnecessary oscillations often occur at low frequencies outside the band, so in reality, the basic configuration shown in Fig. 2a is used.

bに示す構成が用いられる。The configuration shown in b is used.

第2図a、l)において11.21はエミッタ接地のト
ランジスタ、12.22は長さが1/4波長の分布定数
線路、13.23は抵抗である。
In FIGS. 2a and 2), 11.21 is a transistor with a common emitter, 12.22 is a distributed constant line with a length of 1/4 wavelength, and 13.23 is a resistor.

第1図の基本構成ではベース端子9から分布定数線路2
を見たインピーダンスは不要発振の生ずる周波数(通常
は帯域中心周波数の1/10〜1/2)で純リアクタン
スとなり、損失成分がないが、第2図の構成にすると、
抵抗13.23により帯域外の低い周波数で損失成分を
含むことになり不要発振を防止することができる。
In the basic configuration shown in Figure 1, from the base terminal 9 to the distributed constant line 2
The impedance seen in Figure 2 becomes pure reactance at the frequency where unwanted oscillation occurs (usually 1/10 to 1/2 of the band center frequency) and has no loss component, but if the configuration shown in Figure 2 is used,
The resistors 13 and 23 include loss components at low frequencies outside the band, making it possible to prevent unnecessary oscillations.

しかしながら第2図に示す構成では以下に述べる欠点が
ある。
However, the configuration shown in FIG. 2 has the following drawbacks.

まず第2図aの構成ではベース端子19からバイアス回
路を見たインピーダンスは高周波的には開放となるが、
直流的には接地とならない。
First, in the configuration shown in FIG. 2a, the impedance when looking at the bias circuit from the base terminal 19 is open at high frequencies;
It is not grounded in terms of direct current.

そのためトランジスタ11の直流ベース電流でバイアス
点が変化する。
Therefore, the bias point changes depending on the DC base current of the transistor 11.

トランジスタの直流ベース電流は高周波入力電力の大き
さに依存するため結局高周波入力電力の大きさにより直
流バイアス点が変化する。
Since the DC base current of the transistor depends on the magnitude of the high frequency input power, the DC bias point ultimately changes depending on the magnitude of the high frequency input power.

変化の方向は高周波入力電力が大きくなるとバイアス点
がマイナス側に大きくなる方向、すなわちトランジスタ
の利得を減少させる方向である。
The direction of change is such that as the high-frequency input power increases, the bias point increases to the negative side, that is, the gain of the transistor decreases.

利得の該少をなるべく少なくするため通常13の抵抗値
は10g以下の小さな値に設定されるが、もちろん完全
に無くすることは不可能である。
In order to reduce the gain as much as possible, the resistance value of the resistor 13 is usually set to a small value of 10 g or less, but of course it is impossible to eliminate it completely.

一方第2図すの構成ではベース端子29からバイアス回
′蕗を見たインピーダンスは直流的には接地となるが、
高周波的には開放とならない。
On the other hand, in the configuration shown in Figure 2, the impedance seen from the base terminal 29 to the bias circuit is grounded in terms of DC, but
It is not open at high frequencies.

高周波的にも抵抗23による損失成分が含まれてしまう
ため高周波入力電力が損失する。
Since a loss component due to the resistor 23 is also included in high frequency, high frequency input power is lost.

この損失をなるべく少なくするため通常23の抵抗値は
100Ω以上の大きな値に設定されるが、完全に損失を
無くすることは不可能である。
In order to reduce this loss as much as possible, the resistance value of the resistor 23 is usually set to a large value of 100Ω or more, but it is impossible to completely eliminate the loss.

即ち、バイアス回路に要求されるインピーダンスは利得
を減少させないため直流的に接地となり、入力電力の損
失をなくするため高周波的には開放となり、しかも不要
発振を防止するため低い周波数では抵抗成分を含むこと
が必要条件となる。
In other words, the impedance required for the bias circuit is grounded for direct current so as not to reduce the gain, is open at high frequencies to eliminate input power loss, and contains a resistive component at low frequencies to prevent unnecessary oscillations. This is a necessary condition.

しかしながら上記3条件を同時に満足するようなバイア
ス回路は前述した従来の構成では不可能であった。
However, it has not been possible to create a bias circuit that simultaneously satisfies the above three conditions using the conventional configuration described above.

この考案の目的は上記3条件を同時に満たすバイアス回
路、いいかえれば利得の減少および入力電力の損失がな
く、シかも不要発振を防止しうる高周波トランジスタC
級増幅器のバイアス回路を提供することにある。
The purpose of this invention is to create a bias circuit that satisfies the above three conditions at the same time, in other words, a high-frequency transistor C that can prevent gain reduction, input power loss, and prevent unnecessary oscillations.
An object of the present invention is to provide a bias circuit for a class amplifier.

この考案によれば一端がトランジスタの入力端子に接続
された1/2波長分布定数線路と抵抗との並列接続回路
の他端に先端接地の1/4波長分布定数線路が接続され
ていることを特徴とする高周波トランジスタC級増幅器
のバイアス回路が得られる。
According to this invention, a 1/2 wavelength distributed constant line whose one end is connected to the input terminal of the transistor and a parallel connection circuit with a resistor has a 1/4 wavelength distributed constant line whose tip is grounded at the other end. A bias circuit for a characteristic high-frequency transistor class C amplifier is obtained.

第3図はこの考案の実施例を示す図であり、31はトラ
ンジスタ、32は長さ1/2波長の分布定数線路、33
は長さ1/4波長の分布定数線路、34は抵抗である。
FIG. 3 is a diagram showing an embodiment of this invention, in which 31 is a transistor, 32 is a distributed constant line with a length of 1/2 wavelength, and 33 is a diagram showing an embodiment of this invention.
is a distributed constant line with a length of 1/4 wavelength, and 34 is a resistor.

第3図において2つの分布定数線路の接続点38から分
布定数線路33の側を見たインピーダンスは直流的には
接地、高周波的には開放となるが、低周波では有限の純
リアクタンスとなる。
In FIG. 3, the impedance viewed from the connection point 38 of the two distributed constant lines to the side of the distributed constant line 33 is grounded in terms of DC and open in terms of high frequencies, but becomes a finite pure reactance at low frequencies.

したがってトランジスタのベース端子39からバイアス
回路を見たインピーダンスは直流的に接地、高周波的に
は開放となり、しかも低周波では抵抗34による損失成
分が含まれるので所望の3条件をすべて満たすことがで
きる。
Therefore, the impedance viewed from the base terminal 39 of the transistor to the bias circuit is grounded in terms of direct current and open in terms of high frequencies, and also includes a loss component due to the resistor 34 at low frequencies, so all three desired conditions can be satisfied.

したがって従来のバイアス回路のように抵抗34の値に
制限がなく、不要発振が防止できる任意の抵抗値を選択
することができる。
Therefore, unlike conventional bias circuits, there is no limit to the value of the resistor 34, and any resistance value that can prevent unnecessary oscillations can be selected.

以上図面を用いて詳細に説明したようにこの考案による
高周波トランジスタC級増幅器のバイアス回路によれば
利得の減少や入力電力の損失なしに低周波の不要発振を
防止することができるので実用上有効である。
As explained in detail using the drawings above, the bias circuit of the high-frequency transistor class C amplifier according to this invention is practically effective because it can prevent unnecessary low-frequency oscillations without reducing gain or loss of input power. It is.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は高周波トランジスタC級増幅器のバイアス回路
の基本構成を示す回路図であり、2は1/4波長分布定
数線路である。 第2図a、l)は従来の高周波トランジスタC級増幅器
のバイアス回路の構成を示す回路図であり、12および
22は1/4波長分布定数線路である。 第3図はこの考案による高周波l・ランジスフ0級増幅
器のバイアス回路の構成を示す回路図であす、32は1
/2波長分布定数線路、33は1/4波長分布定数線路
である。
FIG. 1 is a circuit diagram showing the basic configuration of a bias circuit of a high frequency transistor class C amplifier, and 2 is a 1/4 wavelength distributed constant line. FIGS. 2a and 2l) are circuit diagrams showing the configuration of a bias circuit of a conventional high-frequency transistor class C amplifier, and 12 and 22 are 1/4 wavelength distributed constant lines. Figure 3 is a circuit diagram showing the configuration of the bias circuit of the high frequency l.Randisuf class 0 amplifier according to this invention.
/2 wavelength distributed constant line, and 33 is a 1/4 wavelength distributed constant line.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 一端がトランジスタの入力端子に接続された1/2波長
分布定数線路と抵抗との並列接続回路の他端に先端接地
の1/4波長分布定数線路が接続されていることを特徴
とする高周波トランジスタC級増幅器のバイアス回路。
A high-frequency transistor characterized in that a parallel connection circuit of a 1/2 wavelength distributed constant line and a resistor, one end of which is connected to the input terminal of the transistor, and a 1/4 wavelength distributed constant line whose tip is grounded is connected to the other end of the circuit. Bias circuit for class C amplifier.
JP2741479U 1979-03-02 1979-03-02 Bias circuit for high frequency transistor class C amplifier Expired JPS5846567Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2741479U JPS5846567Y2 (en) 1979-03-02 1979-03-02 Bias circuit for high frequency transistor class C amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2741479U JPS5846567Y2 (en) 1979-03-02 1979-03-02 Bias circuit for high frequency transistor class C amplifier

Publications (2)

Publication Number Publication Date
JPS55127414U JPS55127414U (en) 1980-09-09
JPS5846567Y2 true JPS5846567Y2 (en) 1983-10-24

Family

ID=28871482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2741479U Expired JPS5846567Y2 (en) 1979-03-02 1979-03-02 Bias circuit for high frequency transistor class C amplifier

Country Status (1)

Country Link
JP (1) JPS5846567Y2 (en)

Also Published As

Publication number Publication date
JPS55127414U (en) 1980-09-09

Similar Documents

Publication Publication Date Title
JPS5846567Y2 (en) Bias circuit for high frequency transistor class C amplifier
JPS5846568Y2 (en) Bias circuit for high frequency transistor class C amplifier
JPS645370Y2 (en)
JPS5899913U (en) high frequency amplifier
JPH01233812A (en) Multi-stage amplifier for microwave
JPS6017935Y2 (en) amplifier
JPS6238339Y2 (en)
JPH0369210B2 (en)
JPH0310618U (en)
JP3016942B2 (en) Gain switching circuit
JPH0134424Y2 (en)
JPH0511802B2 (en)
JPS6319925Y2 (en)
JPS6134748Y2 (en)
JPS6035292Y2 (en) equalizer amplifier
JPS6145623Y2 (en)
JPS5931045Y2 (en) feedback amplifier circuit
JPS5829620Y2 (en) amplifier circuit
JPH0522971Y2 (en)
JPS58132500U (en) Speaker minimum resonance frequency measuring device
JPS62188411A (en) Gain control circuit
JPH02107010A (en) High frequency amplifying circuit
JPS5837242U (en) receiving circuit
JPS62292006A (en) Amplifier
JPH01149602A (en) Muting circuit