JPS5846450A - Detector for abnormal operation of microcomputer - Google Patents

Detector for abnormal operation of microcomputer

Info

Publication number
JPS5846450A
JPS5846450A JP56143946A JP14394681A JPS5846450A JP S5846450 A JPS5846450 A JP S5846450A JP 56143946 A JP56143946 A JP 56143946A JP 14394681 A JP14394681 A JP 14394681A JP S5846450 A JPS5846450 A JP S5846450A
Authority
JP
Japan
Prior art keywords
output
microcomputer
circuit
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56143946A
Other languages
Japanese (ja)
Inventor
Hidenori Hosokawa
細川 英徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP56143946A priority Critical patent/JPS5846450A/en
Publication of JPS5846450A publication Critical patent/JPS5846450A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To detect a failure in the operation of a microcomputer and also to evade an increase of the number of memories in the microcomputer and the use of an extra output terminal, by utilizing the output signal of the microcomputer to an element to be driven. CONSTITUTION:A rise detecting circuit 12 is connected to the input side of an element 11 to be driven to generate a pulse signal to a charging and discharging circuit 13 when an output appears at an output terminal 10a, and a voltage detector 14 which discriminates between the levels H and L of the output of the charging and discharging circuit 13 is connected to the output side of the circuit while the output side of the detector is connected to a power source circuit or an output circuit. The rise detecting circuit 12 inputs the signal of a microcomputer 1 directly to one terminal of an AND gate 15 and an input to the other terminal, and a capacitor C1 is connected between the 1st and 2nd resistances R1 and R2. The charging and discharging circuit 13 is equipped with a transistor Tr, and its collector side is connected to a power source VDD through the 4th resistance R4.

Description

【発明の詳細な説明】 本発明はマイクロコンピュータが何らかの原因で異常動
作となった場合に、その異常動作を検知して出力が異常
状態を連続して保持しないようにする異常動作検知装置
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an abnormal operation detection device that detects abnormal operation when a microcomputer malfunctions for some reason and prevents the output from continuously maintaining an abnormal state. It is.

従来、マイクロコンピュータ(以下マイコンとする)が
異常状態となったことを検知する装置としては第1図に
示すようなモノステイブルマルチバイブレータを利用し
たものが知られている。
Conventionally, a device using a monostable multivibrator as shown in FIG. 1 has been known as a device for detecting that a microcomputer (hereinafter referred to as microcomputer) is in an abnormal state.

つまり、マイコン1の出力端子1aにリトリガブルなモ
ノステイプルマルチバイブレータ(再トリガ単安定バイ
ブレータ)2t−接続し、マイコン1の出力端子に定期
的にパルス信号R1を発生させ、マイコン正常動作の時
にはHレベルの信号を出力させ、マイコン異常動作の時
にはLレベルの信号を出力させるようにし、Lレベルの
信号が出力されたことによってマイコン異常動作を検知
し、マイコンに電力を供給する電源基板の電源電圧を0
■とするか、ドライブする負荷のうち危険のものについ
てドライブをOFFするようにしている。
In other words, a retriggerable monostaple multivibrator (retrigger monostable vibrator) 2t is connected to the output terminal 1a of the microcomputer 1, and a pulse signal R1 is periodically generated at the output terminal of the microcomputer 1. When the microcomputer is operating normally, it is at an H level. When the microcomputer is malfunctioning, an L-level signal is output, and when the L-level signal is output, the microcomputer malfunction is detected, and the power supply voltage of the power supply board that supplies power to the microcomputer is adjusted. 0
(2) Alternatively, the drive is turned off for dangerous loads among the loads being driven.

しかし、′前述の装置であると次の欠点を有する。However, the above-mentioned device has the following drawbacks.

■ マイコン出力端子に定期的にパルス信号を発生させ
るためのソフトウェアの行程を作る必要があるため、そ
れだけマイコンのメモリ数が増加する。
■ It is necessary to create a software process to periodically generate pulse signals at the microcomputer output terminal, which increases the amount of memory on the microcomputer.

■ パルス信号発生のために専用出力端子を設ける必要
があり、限られた出力端子を有するワンチップマイコン
を用いる時には、この出力端子の増加のために外部に出
力拡張用ICを設けねばならないので構成が複雑となり
コスト高となる。
■ It is necessary to provide a dedicated output terminal for pulse signal generation, and when using a one-chip microcontroller with a limited number of output terminals, an external output expansion IC must be provided to increase the number of output terminals. becomes complicated and costly.

本発明は上記の事情に鑑みなされたものであり、その目
的はマイコンのメモリを増加したり、余分な出力端子を
用いたりすることなくマイコン異常動作を検知できるよ
うにし次マイクロコンピュータの異常動作検知装置を提
供することである。
The present invention has been made in view of the above circumstances, and its purpose is to detect abnormal operation of a microcomputer without increasing the memory of the microcomputer or using extra output terminals. The purpose is to provide equipment.

以下本発明の実施例を第2図以降を参照して説明する。Embodiments of the present invention will be described below with reference to FIG. 2 and subsequent figures.

1チツプマイコン10の出力端子IOaには複数桁の表
示器、マトリックス状に組込まれた入カスインチ等の被
駆動要素11が接続され、マイコン10から出力する周
期的にオン・オフする信号(パルス信号)が印加される
。該被駆動要素11の入力側には立上り検出回路12が
接続されて出力端子10aに出力が立上った時(オン信
号が立上った時)に充放電回路13にパルス信号を発生
するようにしであると共に、充放電回路13の出力側に
は充放電回路13の出力がH,Lかを判定する電圧検出
器14が接続され、その出力側は電源回路又は出力回路
に接続しである。
A driven element 11 such as a multi-digit display or an input cusp inch incorporated in a matrix is connected to the output terminal IOa of the one-chip microcomputer 10, and a periodically turned on/off signal (pulse signal) outputted from the microcomputer 10 is ) is applied. A rise detection circuit 12 is connected to the input side of the driven element 11, and generates a pulse signal to the charge/discharge circuit 13 when the output rises to the output terminal 10a (when the ON signal rises). In addition, a voltage detector 14 is connected to the output side of the charge/discharge circuit 13 for determining whether the output of the charge/discharge circuit 13 is H or L, and the output side thereof is connected to a power supply circuit or an output circuit. be.

前記立上り検出回路12はアンドゲート15の一端子に
マイコン10の信号を直接入力し、他端子には信号をイ
ンバータ16、第1.第2抵抗R1+几2を経て入力し
かつ第1.第2抵抗R1゜几2間にコンデンサC1を接
続したものであシ、アンドゲート15の出力側にはマイ
コン10からオン信号が゛出力された時に1定周期のH
信号が出力され、オフ信号が入力され念時にL信号が出
力される。
The rise detection circuit 12 directly inputs the signal from the microcomputer 10 to one terminal of the AND gate 15, and inputs the signal to the other terminal to the inverter 16, the first . input via the second resistor R1 + 几2, and the first. A capacitor C1 is connected between the second resistor R1 and the second resistor R1.
A signal is output, an off signal is input, and an L signal is output just in case.

前記充放電回路13は、前記アンドゲート15の出力側
に第3抵抗RIを介してベースが接続したトランジスタ
Trを備え、そのコレクタ側は第4抵抗R4f、介して
電源■DDに接続しかつ第5抵抗Re、コンデンサC2
、第6抵抗′FL6を介して電圧検出器14のCMO8
ゲー) + 6’に接続され、アンドゲート15の出力
がl(の場合に放電回路を形成し、Lの場合には充電回
路を形成する。
The charge/discharge circuit 13 includes a transistor Tr whose base is connected to the output side of the AND gate 15 via a third resistor RI, and whose collector side is connected to the power supply DD via a fourth resistor R4f. 5 resistance Re, capacitor C2
, CMO8 of the voltage detector 14 via the sixth resistor 'FL6.
When the output of the AND gate 15 is 1, a discharging circuit is formed, and when the output is L, a charging circuit is formed.

電圧検出器14は充放′藏回路+3の出力がH(判定電
圧よりも高電圧)かL(判定電圧よりも低電圧)かを判
定するものであり、判定のスレッショルド電圧はCMO
Sゲート16′ヲ使用した場合0.3〜0.7 VI)
Dとなる。
The voltage detector 14 determines whether the output of the charging/discharging circuit +3 is H (higher voltage than the determination voltage) or L (lower voltage than the determination voltage), and the threshold voltage for determination is CMO.
0.3 to 0.7 when using S gate 16' VI)
It becomes D.

一方、前記1チップマイ;ン10ヲ複写機の制御に用い
る場合には出力に定期的にON、 01i’F する信
号を持つことがほとんどである。
On the other hand, when the 1-chip micron 10 is used to control a copying machine, it almost always has a signal that periodically turns ON and 01i'F at its output.

これは限られた数しかない入力端子、出力端子を有効利
用するために時分割で入力又は出力を行なうためであり
、複数桁の数字表示を行なうのにダイナミック点灯装置
を用いるなどがその代表的な例である。
This is to perform time-sharing input or output in order to make effective use of the limited number of input and output terminals, and a typical example is the use of a dynamic lighting device to display multi-digit numbers. This is an example.

次に、前記のダイナミック点灯装置のゲイシイトドライ
バーをドライブさせる信号を用いてマイコンの異常動作
を検知する動作を第3図のタイミング要因に基づいて説
明する。
Next, the operation of detecting abnormal operation of the microcomputer using the signal for driving the gate driver of the dynamic lighting device will be explained based on the timing factors shown in FIG.

まず、ディジイトドライブ信号(マイコン出力)の周期
をτ8、信号がH状態の時間をτONとする。
First, it is assumed that the period of the digit drive signal (microcomputer output) is τ8, and the time when the signal is in the H state is τON.

そして、立上り検出回路12はマイコン出力信号を受は
第1抵抗R1、コンデンサC1及び(7MO8ゲートの
スレッショルド電圧によって決定されるパルス幅τpt
−持つパルス(H信号)を入力立上9時に出力する。た
だし、時間τOHがパルス幅τpよりも小さい場合には
前述と関係なくパルス幅τ、はtonとなる。
Then, the rise detection circuit 12 receives the microcomputer output signal and receives the pulse width τpt determined by the first resistor R1, the capacitor C1, and the threshold voltage of the (7MO8 gate).
- Outputs the pulse (H signal) at 9 o'clock when the input rises. However, if the time τOH is smaller than the pulse width τp, the pulse width τ becomes ton regardless of the above.

充放電回路13は立上り検出回路12の出力がLの時に
トランジスタT、がOFFとなって(R4+Rs)、0
2を時定数とする充電回路を形成するので、その時の充
放電回路13の出力電圧VjIはt−pくtくτθの時 と表わせる。
In the charge/discharge circuit 13, when the output of the rising edge detection circuit 12 is L, the transistor T is turned off (R4+Rs), and the output becomes 0.
Since a charging circuit having a time constant of 2 is formed, the output voltage VjI of the charging/discharging circuit 13 at that time can be expressed as when t-p t τθ.

また、立上シ検出回路12の出力がLのときにけR’+
 Ctを時定数とする放電回路となシ、その時の出力電
圧V+iは0<:tくtpの時V+i −V’・e″″
1”0    ・1・(2)で表わせる。
Also, when the output of the rising edge detection circuit 12 is L, R'+
Assuming that the discharge circuit has a time constant of Ct, the output voltage V+i at that time is 0<:t.When tp, V+i -V'・e''''
It can be expressed as 1”0 ・1・(2).

(1)式、(2)式において v′は充電状態から放電開始する時の電圧とし、トラン
ジスタTrのコレツタ、エミッタ間電圧Vom ’に:
ov、e−g%二であると仮定すミ。
In equations (1) and (2), v' is the voltage when discharging starts from a charged state, and the collector-emitter voltage Vom' of the transistor Tr is:
Assume that ov, e−g%2.

すなワチ、トランジスタTr のコレツタ、エミッタ間
電圧を実際にαOIV以下にすることはトランジスタと
して28CI8150R等を用いれば容易であり、コン
デンサCzとして4700 PF程度のフィルムコンデ
ンサを用いればR6は0Ωfp でよく、vam −0、eR5c2− Q  と近似し
ても問題はない。
In other words, it is easy to actually make the voltage between the collector and emitter of the transistor Tr less than αOIV by using a 28CI8150R etc. as the transistor, and if a film capacitor of about 4700 PF is used as the capacitor Cz, R6 can be 0Ωfp, There is no problem even if it is approximated by vam -0, eR5c2-Q.

なお、前述の(1)式、(2)式は0 <1≦τBでの
Vuを表わしているが、1日〈重の揚台には周期性を考
慮すれば良いので、ここでは0〈t≦τBの範囲につい
て考えることにする。
Note that the above-mentioned equations (1) and (2) express Vu at 0 < 1 ≦ τB, but since it is sufficient to take periodicity into consideration for lifting a heavy platform per day, here it is expressed as 0 Let us consider the range t≦τB.

したがって、l −r日のときのv+s−V’e−石7
Gが電圧検出器140入カスレツジ田ルド電圧Vtbを
越えることがない限り電圧検出器の出力がHとなること
がない。すなわち、 1日 V th > V’ e−一方面   ・・・・(4)
を満足する様に各定数を選べば、マイコン10の出力が
TBの周期をもって変化している限フ電圧検出器]4の
出力はHとならず異常信号は発生しない。
Therefore, v+s-V'e-stone 7 at l-r day
As long as G does not exceed the voltage detector 140 input voltage Vtb, the output of the voltage detector will not become H. That is, 1 day V th >V' e - one side (4)
If each constant is selected so as to satisfy the following, the output of the limit voltage detector 4, where the output of the microcomputer 10 changes with a period of TB, will not become H and no abnormal signal will be generated.

また、マイコン10が異常動作し出力の周期的な変化が
停止すると、充放電回路13の出力電圧v11は入力ス
レッショルド電圧Vthを越え、電圧検出器14の出力
がI(となり、マイコン10の異常動作を検知できる。
Furthermore, when the microcomputer 10 malfunctions and the periodic change in output stops, the output voltage v11 of the charge/discharge circuit 13 exceeds the input threshold voltage Vth, the output of the voltage detector 14 becomes I(, and the microcomputer 10 malfunctions. can be detected.

本発明は以上の様になp、被駆動要素11へ送出される
マイコン10の出力信号を利用してマイコン異常動作を
検知できる。
As described above, the present invention can detect abnormal operation of the microcomputer by using the output signal of the microcomputer 10 sent to the driven element 11.

したがって、マイコン10に異常動作検知用の信号を出
力する指令機能を与える必要がないので、マイコンのメ
モリ数を増加したシ、余分な出力端子を用いたりするこ
とがない。
Therefore, there is no need to provide the microcomputer 10 with a command function for outputting a signal for detecting abnormal operation, so there is no need to increase the number of memories of the microcomputer or use an extra output terminal.

【図面の簡単な説明】[Brief explanation of the drawing]

第(図は従来例の説明図、第2図は本発明の実施例を示
す説明図、第3図は動作タイミング異図である。 10はマイクロコンピュータ、10aは出力端子、11
は被駆動要素、12は立上り検出回路、13は充放電回
路、14は電圧検出器。 出願人  富士ゼロックス株式会社 代理人  弁理士 米 原 正 章 弁理士 浜 本   忠 第 2 図
Fig. 2 is an explanatory diagram of a conventional example, Fig. 2 is an explanatory diagram of an embodiment of the present invention, and Fig. 3 is a diagram showing a different operation timing. 10 is a microcomputer, 10a is an output terminal, 11
12 is a driven element, 12 is a rising detection circuit, 13 is a charging/discharging circuit, and 14 is a voltage detector. Applicant Fuji Xerox Co., Ltd. Agent Patent Attorney Masaaki Yonehara Patent Attorney Tadashi Hamamoto Figure 2

Claims (1)

【特許請求の範囲】[Claims] 被駆動要素11へ周期的に信号を送出するマイクロコン
ピュータ10の出力端子10aに接続した立上り検出回
路12と、該立上り検出回路12に接続した充放電回路
13と、該充放電回路13の出力電圧が所定の電圧とな
った時に異常動作信号を出力する電圧検出器14とを設
けたことを特徴とするマイクロコンピュータの異常動作
検知装置。
A rise detection circuit 12 connected to the output terminal 10a of the microcomputer 10 that periodically sends a signal to the driven element 11, a charge/discharge circuit 13 connected to the rise detection circuit 12, and an output voltage of the charge/discharge circuit 13. 1. An abnormal operation detection device for a microcomputer, characterized in that a voltage detector 14 outputs an abnormal operation signal when the voltage reaches a predetermined voltage.
JP56143946A 1981-09-14 1981-09-14 Detector for abnormal operation of microcomputer Pending JPS5846450A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56143946A JPS5846450A (en) 1981-09-14 1981-09-14 Detector for abnormal operation of microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56143946A JPS5846450A (en) 1981-09-14 1981-09-14 Detector for abnormal operation of microcomputer

Publications (1)

Publication Number Publication Date
JPS5846450A true JPS5846450A (en) 1983-03-17

Family

ID=15350726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56143946A Pending JPS5846450A (en) 1981-09-14 1981-09-14 Detector for abnormal operation of microcomputer

Country Status (1)

Country Link
JP (1) JPS5846450A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126831U (en) * 1984-02-02 1985-08-26 リズム時計工業株式会社 Microcomputer reset circuit
JPS60126829U (en) * 1984-01-30 1985-08-26 リズム時計工業株式会社 Microcomputer reset circuit
JPS60255618A (en) * 1984-03-28 1985-12-17 メタル ゲゼルシヤフト アクチエン ゲゼルシヤフト Treatment of sodium oxalate obtained by dissolution of bauxite

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126829U (en) * 1984-01-30 1985-08-26 リズム時計工業株式会社 Microcomputer reset circuit
JPS60126831U (en) * 1984-02-02 1985-08-26 リズム時計工業株式会社 Microcomputer reset circuit
JPS60255618A (en) * 1984-03-28 1985-12-17 メタル ゲゼルシヤフト アクチエン ゲゼルシヤフト Treatment of sodium oxalate obtained by dissolution of bauxite

Similar Documents

Publication Publication Date Title
JPS6243277B2 (en)
JPH061860Y2 (en) Automatic vehicle speed controller
JPS5846450A (en) Detector for abnormal operation of microcomputer
JPS6280716A (en) Reset circuit for backup
US4845467A (en) Keyboard having microcomputerized encoder
JP2521228Y2 (en) Display device
US5187441A (en) Portable information apparatus for sensing battery voltage drop
JP2571090Y2 (en) Watchdog circuit
KR950004191A (en) VRC&#39;s tape dispenser
JP2564356Y2 (en) Display device
JPS6059597A (en) Circuit for preventing writing of error data in eeprom
JPS6120077B2 (en)
JPH05218834A (en) Reset circuit
JP2563565B2 (en) Reset control circuit for microcomputer
JP3193175B2 (en) Low battery detection circuit
JPH0776933B2 (en) Reset device for digital computer
JPH03172783A (en) Data output circuit
JPH01273287A (en) Semiconductor memory circuit device
EP0114896A4 (en) Function diagnosis system.
JPH04287108A (en) Disk cache device
JPS61275623A (en) Check circuit for optical detection part
SU661442A1 (en) Digital cell montoring and tuning arrangement
JP2514695B2 (en) Dynamic RAM refresh controller
JPS6222950Y2 (en)
JPS6030873Y2 (en) non-volatile storage