JPS5846066B2 - 光電変換装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、回路素子を有する固体基板上に電極を形成し
、更にその上に正孔阻止層と （Ｚｎ１−ｘＣｄｘＴｅ）１−ｙ（Ｉｎ２Ｔｅ３）ｙと
よりなるヘテロ接合を構成してなる光電変換装置の電極
の改良に関し、電極材料として少なくともＭｏ 、 Ｔ
ａ 。

Ｔｉを有する材料を用いることにより暗電流が少なくか
つ光感度の高い光電変換装置を提供するものである。

最近、軽量小型で低消費電力を意図した固体撮像装置の
開発が盛んである。

例えばホトダイオードを光検知部としこれをマトリック
ス状に配置してさらにＸＹ定走査ための電界効果トラン
ジスタ回路を組合わせたＸＹマトトリクス型や、光検知
部による光電変換信号を外部走査回路によらない自己走
査型があるが、前者においては、光検知部の受光面積が
小さいため光電感度が低く、後者においては光検知部と
信号電荷転送部と共用しているために、光電変換出力信
号のＳＮ比が悪いうえに入射光がポリシリコン等の電極
部に吸収されるために青感度が低い等の欠点を有してい
た。

これらの欠点を除去すべく光導電体膜をＸＹマトトリク
ス型の上に積層する方式や、光導電体膜を自己走査型の
上に積層する方式が提案されているが、この場合の光電
感度等の緒特性は光導電体膜で決定されることになり、
すぐれた光導電体膜を開発することが重要となる。

本発明者らは光にＺｎ５ｅと（Ｚｎ１−ｘＣｄｘＴｅ）
１−７（１ｎ２Ｔｅ３） 、とよりなるヘテロ接合によ
り可視光全域にわたり高感度で緒特性が優れた光導電体
を開発し、特に撮像管ターゲットへの適用を試みてきた
。

この場合には光入射方向はＺｎ５ｅ側からであるため基
板としては透明ガラス基板を用い、ＺｎＳ ｅ側電極材
料としてＳ ｎｏ ２膜を主体とした物質を用いていた
。

しかし、前記記載の如く、ＸＹマトトリクス型および自
己走査型機能を有する半導体基板、例えばシリコン基板
上に光導電体層を形成した複合構造の光導電体装置を作
製する場合には、シリコン基板上の一部の素子とオーミ
ック接触を形成し、かつ光導電体側に特性上の悪化をも
たらさない電極が必要となる。

従来Ｚｎ５ｅ側電極材料として用いられていたＳｎＯ２
あるいはＩｎ２０３膜は、シリコンとオーミック接触を
形成しないため、オーミック電極となりかつ上記へテロ
接合に特性劣化をもたらさない電極が必要とされていた
。

本発明は、上記の条件を満足するような物質を選択する
ことにより、暗電流が少なく光電感度の高い光電変換装
置を提供するものである。

以下図面に従って本発明を実施例とともに説明する。

第１図はシリコン基板上に形成した回路素子が自己走査
方式による電荷転送型の場合の光電変換固体装置の一単
位の断面構造を示した例である。

ｐ型半導体基板１０にｎ＋型頭領領域１１形成たダイオ
ードを形成する。

１２はｐ＋＋領領域ＣＣＤ動作の場合にｎ＋＋域１１か
らの電子の注入を阻止するための電位障壁であり、１３
はｎ＋型領領域ＢＢＤ動作の場合の電位の井戸であり、
それぞれＣＣＤ、ＢＢＤの時のみ設置すればよい。

ＣＣＤ動作、ＢＢＤ動作は基本的に同じ電荷転送である
ので、以下は１３のｎ＋型頭領領域るＢＢＤ動作で説明
を行なう。

１４は第１ゲート電極でありｎ＋＋域１１との重なり部
分を有している。

１５は半生導体基板１０と第１ゲート電極１４との間の
絶縁体膜で、１・６，１７は第１電極１８と半導体基板
１０及び第１ゲート電極１４と分離するための絶縁体膜
である。

１８は本発明にかかる第１電極で、ｎ＋＋域１１と電気
的にオーミック電極として接続しており、正孔阻止層１
９の電極ともなっている。

２０は（Ｚｎ １−ｘＣｄ ｘＴ ｅ ）１（Ｉｎ２Ｔ
ｅ３） よりなる光電電体であり、その上の光入射側
に第２電極２１が形成され、半導体基板１０と同電位に
保たれている。

また、この電極は図の点線で示したように電圧■φを印
加してもよい。

ここで、絶縁体膜１５を介して半導体基板１０と第１ゲ
ート電極１４とより形成される結合容量は（以下ＣＢと
呼ぶ）、ｎ＋＋域１１と半導体基板１０とより形成され
る結合容量（以下ｃＤと呼ぶ）と、正孔阻止層１９、光
導電体２０よりなるヘテロ接合を介して第１電極１８、
第２電極１７により形成される結合容量（以下ＣＰと呼
ぶ）の和より充分大となるよう形成する。

２２は入射光である。

この第１図の構造の光情報読み込み動作を説明する。

第２図ａ、ｂにこの素子を１駆動するパルスパターンと
第１電極１８における電位変化を示した。

時間ｔ１において第１ゲート電極１４にＶＯＨなる読み
込みパルス（リードパルス）を印加すると電極１８にお
ける電位は第２図すに示した如く（ＶＯＨ−ＶＴ）に充
電される。

ここでＶＴは、ｎ＋＋域１１．１３および第１ゲート電
極１４より構成されるＦＥＴの閾値電圧である。

今、電極２１より光が入射されると（Ｚｎ１Ｃｄ Ｔｅ
）１（Ｉｎ２Ｔｅ３ ） からなる光導電体２０にお
いて電子正孔体が生成され、それぞれ電極１８．２１に
到達して電極１８の電位が低下する。

この電位低下は入射光量に比例し、１フイ一ルド期間蓄
積されるのでＶｓまで低下する。

さらに時間ｔ２において、第１ゲート電極１４にＶＯＨ
を印加するとその下の半導体の表面電位は上昇し、その
結果ｎ＋＋領域１からｎ＋＋域１３に電子の注入が起こ
り結合容量ｃＢに移される。

その結果ｎ＋＋領域１の電圧は再び上昇し注入は停止す
る。

この時ｎ＋＋領域１の電圧は（ＶｃＨ−ＶＴ）となる。

従って前記蓄積容量ｃＢに放電により失われた電荷と等
価の電子が移動した時点で注入は停止するので、蓄積容
量ＣＢに移動した電荷の総量は入射光の照度に対応する
。

ここで、電極２１の電位を第１図の点線に示した如く、
■φにバイアスすると、強い入射光がある場合でも、ダ
イオードの電位低下は■φ以下にならないので、ブルー
ミングを避けることが出来る。

以上は、光検知部と第１ゲート電極１４による固体素子
の一単位についての説明であるが、ｎ＋＋域１３に読込
まれた光電変換信号を自己走査によって出力部に送り出
す手段について以下に説明する。

第３図は第１図に示した固体素子の一単位を一次元に配
置した場合の平面図であり、点線でかこまれた部分２３
は上記一単位を示している。

その他の数字は第１図の数字に対応している。

隣り合う単位の第１ゲート電極１４．２５との間に第２
ゲート電極２４．２６が付設されている。

前述した一連の操作で第１ゲート電極１４で読み込まれ
た電荷は第２のゲート電極２４に第２図に示した正の転
送パルス■φを加えることにより、電荷転送の形で第２
のゲート電極２４の下に移動する。

さらに第２ゲート電極２４の下に移動した電荷は、同様
の原理に基づいて２５．２６と次々に転送され出力段ま
で転送される。

すなわち、光検出部で光電変換された信号を２相のクロ
ック信号で出力段に送り出すことが出来る。

次に電極を含めた光検出部の構造について説明する。

その構造は第１図に示した如くｎ＋領域１１に電気的に
接続した（本発明の特徴である第１電極１８も例えばＭ
ｏ、ＴａまたはＴｉよりなる電極と、その上の正孔阻止
層１９例えばＺｎＯ。

ＺｎＳ、Ｚｎ５ｅ、ＣｄＳ、ＣｄＳｅ等及び光導電体（
Ｚｎ １− ｘ Ｃｄ ｘＴｅ ）１−ｙ （Ｉ ｎ
２Ｔｅ ３ ） ２０とのヘテロ接合と、その上の第
２電極２１とよりなる。

次にこの光検知部の製造法の一例を示す。

前述したような転送機能を有する半導体基板１０は、ｎ
＋領域１１上に一部穴がおいておりその他の部分は絶縁
体層１６．１７にて覆われている。

その上に電子ビーム蒸着法あるいはスパッタリング法等
により例えばＭｏ、Ｔａ、Ｔｉ等の第１電極１８を基板
温度１００〜４００℃にて、０．０５〜０．５μｍ形成
する。

この第１電極１°８は少くとも隣接単位素子と接触しな
いように形成する。

さらにその上に正孔阻止層１９、例えばＺｎＯ，ＺｎＳ
、Ｚｎ５ｅ。

ＣｄＳ、ＣｄＳｅ等を真空蒸着法やスパッタリング法で
基板温度１５０〜３５０℃にて０．１〜１．０８ｍ形成
する。

その上に（Ｚｎ□、７Ｃｄ□、３ Ｔｅ ）０．９５（
Ｉｎ２Ｔｅ３）。

、。、を真空蒸着法により基板温度１００〜３５０℃に
て０．５〜４μｍ形成する。

この光導電体はまた、前半にＣｄＴｅを前記条件と同様
に０．３〜３．０μｍ形成し、さらに後半に（ＺｎＴ６
）０．９９（１ｎ２Ｔｅ３）０．０１を０．２〜２．
０μｍ形成してもよい。

このようにして得られた光導電膜を真空中にて５５０６
０６〜１３分の熱処理を加えることにより所望の光導電
体膜２０が得られる。

その上に透明電極２１を形成することにより、本発明の
単位素子が得られる。

次に、この光検知部の動作を説明する。

ｎ＋領域１１は読み込みパルスにより正の電圧（ＶＯＨ
ＶＴ）が印加され、かつ第２電極２１は零電位であるか
らヘテロ接合１９，２０は逆バイアスされている。

今、ＺｎＯ，ＺｎＳ、Ｚｎ５ｅ、ＣｄＳ、ＣｄＳｅ等は
正孔阻止層１９であり、この正孔阻止層１９の有無によ
る暗電流の違いを第４図に示した。

曲線Ａが正孔阻止層１９の有る場合で、曲線Ｂが無い場
合であり、明らかに暗電流の減少がみられる。

次に本発明の特徴である第１電極１８について詳述する
。

前述した如く第１電極１８に求められる条件はシリコン
とオーミック接触を形成することと、正孔阻止層１９と
（Ｚｎ１−ｘＣｄｘＴｅ）１−（■ｎ２ Ｔ ｅ ３
） ｙとよりなるヘテロ接合の緒特性を悪化させないこ
とである。

上記製造法で述べた如く、本発明は蒸着後に熱処理工程
を有するため第１電極１８とへテロ接合の膨張係数の違
い、及び熱拡散に伴うヘテロ接合の特性劣化等が考えら
れる。

第１表に第１電極１８として種々の金属材料を用いた時
の結果を示した。

Ｍｏ、Ｔａ、Ｔｉは暗電流が少ないがその他の材料は暗
電流が極めて大きくなる。

多結晶シリコン、Ａｌで暗電流の結果がないのは、多結
晶シリコンの場合は熱膨張係数の違いによる剥離が生じ
たためで、Ａｌの場合は熱処理によりグレインが成長し
接合が破壊したためである。

その他の場合における暗電流の増加は、熱処理工程中に
第１電極材料かへテロ接合に拡散したためと考えられる
。

暗電流は光電変換特性のＳ／Ｎ比における雑音成分であ
ると共に暗電流が増加しすぎると前記動作の項で述べた
如く蓄積動作が行なわれなくなる。

従ってこの暗電流は出来るだけ小さい方が良い。

次に本発明による電極材料を用いた時の光導電体膜の特
性と、その他の光導電体膜の特性を第２表にまとめて示
した。

本発明は青感度においては他の光導電体膜にまさり白色
光感度、暗電流におネ＊いてもニュービコンと同等のも
のが得られる。

さらにこの光導電体膜は従来の電荷転送電極部上にも形
成できるため面積的な光利用効率も高く、きわめて高感
度な光電変換装置が得られる。

以上述べてきた如く、本発明は回路素子を含むシリコン
基板上にシリコン基板とオーミック接触をなし、かつヘ
テロ接合に悪影響を与えない電極を形成した上に、更に
高感度で暗電流の少ないヘテロ接合を形成した光電変換
装置で、高ＳＮ比、高感度を特徴とする。

また本発明により光電変換装置の電極材料はシリコン基
板上に形成する場合を中心に述べてきたが、この基板材
料はシリコンに限定されるものではなく、ガラス基板や
その他でもよく、例えば電極にパターンを形成する必要
のあるファクシミリ等の場合にはＳ ｎ ０２はエツチ
ングされにくいため、エツチングされやすい本発明の電
極材料を用いることも可能である。

更に本発明による光電変換装置は１次元および２次元の
形成が可能であり、１次元の場合にはファクシミリ等の
センサーとして応用出来、その高感度の特徴から光源の
寿命の延長が期待出来、また２次元の場合には固体撮像
装置として低照度まで撮像出来る上に、特に青感度が高
いことから固体カラーカメラとして用いた際に照明の低
減が出来る等、多くの利点が期待出来るため、その産業
上の意義はきわめて犬といえる。

【図面の簡単な説明】

第１図は本発明の光電変換装置の一実施例を示す断面構
造図、第２図ａ、ｂは同実施例についての動作を説明図
、第３図は同実施例の平面図、第４図は同実施例の正孔
阻止層の有無による暗電流特性を示す図である。 １０・・・・・・ｐ型半導体基板、１１，１３・・・・
・・ｎ＋領領域１４・・・・・・第１ゲート電極、１５
，１６．１７・・・・・・絶縁体膜、１８・・・・・・
第１電極、１９・・・・・・正孔阻止層、２０・・・・
・・光導電体、２１・・・・・・第２電極。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板に形成された拡散層に一部接触する第１
   の電極と、前記第１の電極上に形成された正孔阻止層お
   よび（Ｚｎ １−ｘ Ｃｄ ｘ Ｔｅ ） １− ｙ（
   １ｎ２Ｔｅ３） ｙからなるヘテロ接合体と、前記へテ
   ロ接合体上に形成された第２の電極とからなる光電変換
   装置であって、前記第１の電極として、モリブデ゛ンま
   たはタンタルまたはチタンを用いることを特徴とする光
   電変換装置。 ２、特許請求の範囲第１項に記載の光電変換装置におい
   て、正孔阻止層が、酸化亜鉛、硫化亜鉛、セレン化亜鉛
   、硫化カドミウム、またはセレン化カドミウムからなる
   ことを特徴とする光電変換装置。