JPS5845831B2 - Method for manufacturing a shotgun barrier semiconductor device - Google Patents

Method for manufacturing a shotgun barrier semiconductor device

Info

Publication number
JPS5845831B2
JPS5845831B2 JP6828175A JP6828175A JPS5845831B2 JP S5845831 B2 JPS5845831 B2 JP S5845831B2 JP 6828175 A JP6828175 A JP 6828175A JP 6828175 A JP6828175 A JP 6828175A JP S5845831 B2 JPS5845831 B2 JP S5845831B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
layer
barrier
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6828175A
Other languages
Japanese (ja)
Other versions
JPS51144575A (en
Inventor
芳明 麦島
志郎 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP6828175A priority Critical patent/JPS5845831B2/en
Publication of JPS51144575A publication Critical patent/JPS51144575A/en
Publication of JPS5845831B2 publication Critical patent/JPS5845831B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、改良された特性を有するショットキバリア半
導体装置の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a Schottky barrier semiconductor device having improved characteristics.

少数キャリアの伝導を利用しているPN接合半導体装置
は、スイッチング動作の際に少数キャリアの蓄積が起こ
り、高速スイッチングに適応出来ない。
A PN junction semiconductor device that utilizes conduction of minority carriers accumulates minority carriers during switching operations, and cannot be adapted to high-speed switching.

これに対して、金属と半導体との接触によって半導体表
面に形成されるエネルギー障壁を利用したショットキバ
リア半導体装置は、多数キャリアの伝導が使用されてい
るために少数キャリアの蓄積が無く、高速スイッチング
に適応出来る。
On the other hand, Schottky barrier semiconductor devices, which utilize an energy barrier formed on the semiconductor surface by contact between a metal and a semiconductor, use conduction of majority carriers, so there is no accumulation of minority carriers, and high-speed switching is possible. Can adapt.

従って、UHF帯又はマイクロ波帯等に於ける検波、混
合、スイッチングにはショットキバリア半導体装置、特
にダイオードが使用されている。
Therefore, Schottky barrier semiconductor devices, especially diodes, are used for detection, mixing, and switching in the UHF band or microwave band.

またショットキバリア素子はその順方向電圧降下がPN
接合素子のそれに比較して小さいという特長を有してい
る。
In addition, the Schottky barrier element has a forward voltage drop of PN.
It has the advantage of being smaller than that of a bonding element.

しかしながら、逆方向降伏電圧が低いという欠点も有し
ている。
However, it also has the drawback of low reverse breakdown voltage.

第1図に示すようfiN+形シリコン層1にN形シリコ
ン層2をエビクキシャル成長させたシリコン基板にクロ
ム等の金属層3を設けたショットキバリアダイオードに
於いて、逆電圧を印加すると金属層3とN形シリコン層
2との接触周縁部に電界が集中して、一般にはこの部分
で降伏を起す。
As shown in FIG. 1, in a Schottky barrier diode in which a metal layer 3 such as chromium is provided on a silicon substrate in which an N-type silicon layer 2 is evixively grown on a fiN+-type silicon layer 1, when a reverse voltage is applied, the metal layer 3 and The electric field is concentrated at the periphery of contact with the N-type silicon layer 2, and breakdown generally occurs in this area.

この欠点を解決するために、第2図に示す如く、金属層
3とN形シリコン層2との接触の周縁部にP 形シリコ
ン領域4を設け、ガードリングとすることがある。
In order to solve this drawback, as shown in FIG. 2, a P-type silicon region 4 may be provided at the periphery of the contact between the metal layer 3 and the N-type silicon layer 2 to form a guard ring.

第2図に於いて5はシリコン酸化膜である。In FIG. 2, 5 is a silicon oxide film.

上述のようにガードリング構造とすれば、確かに逆方向
降伏電圧は高くなる。
If the guard ring structure is used as described above, the reverse breakdown voltage will certainly increase.

しかし、P 形シリコン領域6とN形シリコン層2との
間で形成されるPN接合を併用しているので、スイッチ
ング特性の低下が生じた。
However, since the PN junction formed between the P-type silicon region 6 and the N-type silicon layer 2 is also used, the switching characteristics deteriorate.

また、P+形シリコン領域6を深く形成するために、N
形シリコン層2の厚みを大きくすることが必要となり、
順電圧が大きくなるという欠点が生じた。
In addition, in order to form the P+ type silicon region 6 deeply, the N
It is necessary to increase the thickness of the shaped silicon layer 2,
The drawback was that the forward voltage increased.

逆方向特性を改良するために、第3図に示す如くシリコ
ン酸化膜5の土に金属層3を覆せ、フィールドプレート
形とすることによって周縁部の電界の集中を防止するこ
とも行われるが、半導体の不純物濃度に制約があるため
に十分な効果を期待することは不可能であった。
In order to improve the reverse direction characteristics, as shown in FIG. 3, the metal layer 3 can be covered with the silicon oxide film 5 to form a field plate shape to prevent concentration of the electric field at the periphery. It has been impossible to expect sufficient effects due to restrictions on the impurity concentration of semiconductors.

又、第4図に示す如くN形シリコン層2に金属層3を被
着したものを加熱処理することによって、シリコンと金
属との合金層即ちシリサイド層6を形成することがある
Further, as shown in FIG. 4, an alloy layer of silicon and metal, that is, a silicide layer 6, may be formed by heat-treating an N-type silicon layer 2 with a metal layer 3 deposited thereon.

このようにすればエネルギー障壁の高さ即ちバリアバイ
トが高くなり、逆方向降伏電圧値も高くなる。
In this way, the height of the energy barrier, that is, the barrier bite becomes high, and the reverse breakdown voltage value also becomes high.

しかし、順方向電圧及び電力損失が大きくなるという欠
点があった。
However, there was a drawback that forward voltage and power loss were increased.

この種の問題を解決するために、エネルギー障壁の高さ
を、中央部で低く、周辺部で高くなるようにすることが
考えられる。
In order to solve this kind of problem, it is conceivable to make the height of the energy barrier lower in the center and higher in the periphery.

そこで、本発明の目的は、エネルギー障壁の低い部分を
高い部分で囲んだ状態のショットキバリア半導体装置を
容易に形成することが可能な方法を提供することにある
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a method that can easily form a Schottky barrier semiconductor device in which a portion with a low energy barrier is surrounded by a portion with a high energy barrier.

上記目的を達成するための本発明は、シリコン半導体基
板の一部に薄いシリコン酸化膜を形成する工程と、前記
シリコン酸化膜の上及び前記シリコン酸化膜を囲む前記
シリコン半導体基板の表面に金属層を形成する工程と、
前記半導体基板と前記金属層との間のエネルギー障壁が
前記シリコン酸化膜を形成した部分で低く、前記シリコ
ン酸化膜を囲む部分で高くなるように加熱する工程とか
ら成るショットキバリア半導体装置の製造方法に係わる
ものである。
To achieve the above object, the present invention includes a step of forming a thin silicon oxide film on a part of a silicon semiconductor substrate, and a metal layer on the surface of the silicon semiconductor substrate on the silicon oxide film and surrounding the silicon oxide film. a step of forming;
A method for manufacturing a Schottky barrier semiconductor device, comprising the step of heating so that the energy barrier between the semiconductor substrate and the metal layer is low in the region where the silicon oxide film is formed and high in the region surrounding the silicon oxide film. It is related to.

上記本発明によれば、シリコン酸化膜を設けるのみでエ
ネルギー障壁の低い部分を形成することが可能になるの
で、エネルギー障壁の低い部分を高い部分で囲んだショ
ットキバリア半導体装置を容易に提供することが出来る
According to the present invention, it is possible to form a portion with a low energy barrier simply by providing a silicon oxide film, so it is possible to easily provide a Schottky barrier semiconductor device in which a portion with a low energy barrier is surrounded by a portion with a high energy barrier. I can do it.

そして、逆方向降伏電圧は主としてエネルギー障壁の高
い部分で決定され、順方向電圧は主としてエネルギー障
壁の低い部分で決定されるので、理想的なショットキバ
リア半導体装置を提供することが出来る。
Since the reverse breakdown voltage is determined primarily by the high energy barrier portion and the forward voltage is determined primarily by the low energy barrier portion, an ideal Schottky barrier semiconductor device can be provided.

次に、本発明の実施例を図面に基づいて説明する。Next, embodiments of the present invention will be described based on the drawings.

第5図〜第12図は本発明の第1の実施例に係わる。5 to 12 relate to the first embodiment of the present invention.

ショットキバリア素子を製造工程順に示すものである。The Schottky barrier element is shown in the order of manufacturing steps.

この実施例に於いては、まず、第5図に示す如く比抵抗
が0.005Ω侃のN 形シリコン層11の土に比抵抗
が0.1〜1.0ΩののN形シリコン層12を5〜10
μmの厚さにエピタキシャル成長させ、厚さ約200μ
のシリコン基板とし、N形シリコン層12の上面に約5
000人の厚さの酸化膜13を形成した。
In this embodiment, first, as shown in FIG. 5, an N-type silicon layer 12 with a specific resistance of 0.1 to 1.0 Ω is placed on top of an N-type silicon layer 11 with a specific resistance of 0.005 Ω. 5-10
Epitaxially grown to a thickness of approximately 200 μm.
of the silicon substrate, and the upper surface of the N-type silicon layer 12 has a
An oxide film 13 having a thickness of 1,000 people was formed.

次に、第6図に示す如く酸化膜13の1部を残して開口
14を形成した。
Next, as shown in FIG. 6, an opening 14 was formed leaving a portion of the oxide film 13.

次に、アンモニアと過酸化水素水との混合液でシリコン
基板に煮沸処理を施して開口14によって露出されたN
形シリコン層12上に第7図に示す如く約10人の親水
性シリコン酸化膜15を形成した。
Next, the silicon substrate is boiled with a mixture of ammonia and hydrogen peroxide to remove the N exposed through the opening 14.
About 10 hydrophilic silicon oxide films 15 were formed on the shaped silicon layer 12 as shown in FIG.

この処理によって形成される薄いシリコン酸化膜15は
一〇H基を含む親水性嘆である。
The thin silicon oxide film 15 formed by this treatment is a hydrophilic film containing 10H groups.

次に、フォトエツチングによって、薄いシリコン酸化膜
15の周縁部分を除去し、第8図の断面図及び第11図
の平面図に示す如く開口16を形成して薄いシリコン酸
化膜15を島状に残した。
Next, the peripheral portion of the thin silicon oxide film 15 is removed by photo-etching, and an opening 16 is formed as shown in the cross-sectional view of FIG. 8 and the plan view of FIG. 11, and the thin silicon oxide film 15 is shaped like an island. left.

次に、表面を清浄化した後、真空蒸着法によって第9図
に示す如くクロム層17を薄いシリコン酸化膜15及び
開口16のN形シリコン層12土に約3000人の厚さ
に被着させた。
Next, after cleaning the surface, as shown in FIG. 9, a chromium layer 17 is deposited on the thin silicon oxide film 15 and the N-type silicon layer 12 in the opening 16 to a thickness of about 3,000 mm using a vacuum evaporation method. Ta.

次に、窒素雰囲気中に於いて450℃で30分間の熱処
理を施した。
Next, heat treatment was performed at 450° C. for 30 minutes in a nitrogen atmosphere.

これにより、N形シリコン層12とクロム層17とが直
接に接触している部分に於いては、第10図に示す如く
クロムとシリコンの合金層即ちクロムシリサイド層18
が形成された。
As a result, in the portion where the N-type silicon layer 12 and the chromium layer 17 are in direct contact, an alloy layer of chromium and silicon, that is, a chromium silicide layer 18, as shown in FIG.
was formed.

他方、薄いシリコン酸化膜15が設けられている部分に
於いては、クロムシリサイドが形成されなかった。
On the other hand, chromium silicide was not formed in the area where the thin silicon oxide film 15 was provided.

これにより、第12図に示す如くクロムシリサイドが形
成されていない部分19をクロムシリサイドが形成され
た部分20で囲んだ形状のショットキバリア素子が完成
した。
As a result, as shown in FIG. 12, a Schottky barrier element having a shape in which a portion 19 where chromium silicide is not formed is surrounded by a portion 20 where chromium silicide is formed is completed.

この素子の部分20に於けるバリアバイトφBnは0.
65eVであり、部分19に於けるバリアバイトφBn
は0.55eVであり、順方向電圧を印加すると、バリ
アバイトの違いによって、バリアバイトの低い部分19
を通って順方向電流の大部分が流れた。
The barrier bite φBn in the portion 20 of this element is 0.
65 eV, and the barrier bite φBn in part 19
is 0.55 eV, and when a forward voltage is applied, the lower part of the barrier bite19
Most of the forward current flowed through.

これは部分19においてクロム層17とN形シリコン層
12との間にシリコン酸化膜15が介在されていても、
シリコン酸化膜15の厚みが10λ程度と極めて薄いた
めにトンネル効果によって電子がここを通過するためと
考えられる。
This is because even though the silicon oxide film 15 is interposed between the chromium layer 17 and the N-type silicon layer 12 in the portion 19,
This is thought to be because the silicon oxide film 15 is extremely thin, about 10λ, and electrons pass through it due to the tunnel effect.

従って、このショットキバリア素子の順方向電圧及び電
力損失は第4図に示す如く全面にシリサイド層6を形成
したものより小さくなった。
Therefore, the forward voltage and power loss of this Schottky barrier element were smaller than those in which the silicide layer 6 was formed over the entire surface as shown in FIG.

又、逆方向降伏電圧は第4図に示す如くシリサイド層6
を形成したものとほぼ同じ大きさを有していた。
In addition, the reverse breakdown voltage is as shown in FIG.
It had almost the same size as the one that formed it.

これは周縁部にシリサイド層18が形成され、バリアバ
イトが高くなっているためである。
This is because the silicide layer 18 is formed at the peripheral edge and the barrier bite is increased.

第13図及び第14図は本発明の第2の実施例を示すも
のであって、この実施例ではクロムシリサイド層18で
囲まれた中に複数の薄いシリコン酸化膜15を介しての
ショットキバリアが設けられている。
13 and 14 show a second embodiment of the present invention, in which a Schottky barrier is formed through a plurality of thin silicon oxide films 15 surrounded by a chromium silicide layer 18. is provided.

このようにしても第1の実施例と同じ効果を得ることが
出来る。
Even in this case, the same effect as the first embodiment can be obtained.

以上本発明の実施例に付いて述べたが、本発明は上述の
実施例に限定されるものではすく、更に変形可能なもの
である。
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-mentioned embodiments, and can be further modified.

例えば、クロムの代りに別の金属を使用してもよい。For example, other metals may be used in place of chromium.

又、薄いシリコン酸化膜15はアンモニアと過酸化水素
水との混合液での煮沸処理で形成したが、この煮沸処理
を王水あるいは硫酸で行ってもよい。
Moreover, although the thin silicon oxide film 15 was formed by boiling with a mixture of ammonia and hydrogen peroxide, this boiling may be performed with aqua regia or sulfuric acid.

又熱酸化法でシリコン酸化膜15を形成してもよい。Alternatively, the silicon oxide film 15 may be formed by a thermal oxidation method.

しかし、いずれの場合も5〜20Aが好ましい。However, in any case, 5 to 20A is preferable.

又、第1、第2及び第3の実施例に於いてはクロムシリ
サイド層18で囲まれた部分にはシリサイド層が形成さ
れていないが、順方向特性に影響を与えない程度に薄く
形成された場合であっても本発明の目的を達成すること
が出来る。
Further, in the first, second, and third embodiments, the silicide layer is not formed in the portion surrounded by the chromium silicide layer 18, but it is formed so thin that it does not affect the forward characteristics. Even in such a case, the object of the present invention can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図、第3図、及び第4図は従来のショット
キバリア素子を夫々示す断面図、第5図、第6図、第7
図、第8図、第9図及び第10図は本発明の第1の実施
例に係わるショットキバリア素子を製造工程順に示す断
面図、第11図は第8図の状態に於ける平面図、第12
図は第10図の状態に於ける平面図、第13図は本発明
の第2の実施例を示す平面図、第14図は第13図に於
けるA−A線断面図である。 尚図面に用いられている符号に於いて、12はN形シリ
コン層、15は薄いシリコン酸化膜、16は開口、17
はクロム層、18はクロムシリサイド層である。
1, 2, 3, and 4 are cross-sectional views showing conventional Schottky barrier elements, and FIG. 5, FIG. 6, and FIG.
8, 9, and 10 are cross-sectional views showing the Schottky barrier element according to the first embodiment of the present invention in the order of manufacturing steps, and FIG. 11 is a plan view in the state shown in FIG. 8. 12th
10 is a plan view of the state shown in FIG. 10, FIG. 13 is a plan view showing a second embodiment of the present invention, and FIG. 14 is a sectional view taken along the line A--A in FIG. 13. In the reference numbers used in the drawings, 12 is an N-type silicon layer, 15 is a thin silicon oxide film, 16 is an opening, and 17 is a thin silicon oxide film.
is a chromium layer, and 18 is a chromium silicide layer.

Claims (1)

【特許請求の範囲】 1 シリコン半導体基板の一部に薄いシリコン酸化膜を
形成する工程と、 前記シリコン酸化膜のよ及び前記シリコン酸化膜を囲む
前記シリコン半導体基板の表面に金属層を形成する工程
と、 前記半導体基板と前記金属層との間のエネルギー障壁が
前記シリコン酸化膜を形成した部分で低く、前記シリコ
ン酸化膜を囲む部分で高くなるよへに加熱する工程と から成るショットキバリア半導体装置の製造方法。
[Claims] 1. A step of forming a thin silicon oxide film on a part of a silicon semiconductor substrate, and a step of forming a metal layer on the surface of the silicon semiconductor substrate surrounding the silicon oxide film and the silicon oxide film. and a step of heating so that the energy barrier between the semiconductor substrate and the metal layer is low in the region where the silicon oxide film is formed and high in the region surrounding the silicon oxide film. manufacturing method.
JP6828175A 1975-06-06 1975-06-06 Method for manufacturing a shotgun barrier semiconductor device Expired JPS5845831B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6828175A JPS5845831B2 (en) 1975-06-06 1975-06-06 Method for manufacturing a shotgun barrier semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6828175A JPS5845831B2 (en) 1975-06-06 1975-06-06 Method for manufacturing a shotgun barrier semiconductor device

Publications (2)

Publication Number Publication Date
JPS51144575A JPS51144575A (en) 1976-12-11
JPS5845831B2 true JPS5845831B2 (en) 1983-10-12

Family

ID=13369212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6828175A Expired JPS5845831B2 (en) 1975-06-06 1975-06-06 Method for manufacturing a shotgun barrier semiconductor device

Country Status (1)

Country Link
JP (1) JPS5845831B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58212184A (en) * 1982-02-04 1983-12-09 Sanyo Electric Co Ltd Schottky barrier diode associated in semiconductor integrated circuit
CN105814693B (en) 2014-06-18 2019-05-03 富士电机株式会社 The manufacturing method of semiconductor device and semiconductor device

Also Published As

Publication number Publication date
JPS51144575A (en) 1976-12-11

Similar Documents

Publication Publication Date Title
JP5525940B2 (en) Semiconductor device and manufacturing method of semiconductor device
US3197681A (en) Semiconductor devices with heavily doped region to prevent surface inversion
EP0129362B1 (en) Schottky barrier diode with guard ring
JPH05347413A (en) Manufacture of semiconductor device
CN106981511A (en) Semiconductor device and its manufacture method
JP3727827B2 (en) Semiconductor device
JP4126359B2 (en) Silicon carbide Schottky diode and manufacturing method thereof
CN112466752A (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
US11527634B2 (en) Silicon carbide semiconductor device
JPS5935183B2 (en) Shock barrier semiconductor device
JPH0691244B2 (en) Gate turn-off thyristor manufacturing method
JPS5933272B2 (en) semiconductor equipment
JPH03155137A (en) Semiconductor device and manufacture thereof
JPS5845831B2 (en) Method for manufacturing a shotgun barrier semiconductor device
US4963509A (en) Gold diffusion method for semiconductor devices of high switching speed
JP2003101021A (en) Field-effect transistor and method of manufacturing the same
JP4951872B2 (en) Manufacturing method of semiconductor device
JP4087368B2 (en) Method for manufacturing SiC semiconductor device
JP3067034B2 (en) Schottky barrier semiconductor device
US3218525A (en) Four region switching transistor for relatively large currents
JPS61147570A (en) Schottky barrier semiconductor device
US20220246723A1 (en) Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof
JP3620344B2 (en) Schottky barrier diode and manufacturing method thereof
JP2005191160A (en) Reverse blocking insulated gate bipolar transistor and its manufacturing method
US3504243A (en) Low saturation voltage transistor with symmetrical structure