JPS5845611A - 周辺メモリ・システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の分野 本発明は外部データ・メモリに関し、具体的にはエラー
状態をバイパスする周ｍメそり・システムに関する。

先行技術の説明 データ処理装置のための外部メモリとしては、保存性メ
モリ及びそこに配憶されたデータへのアクセスを早くす
るために設けられた非保存性（又は揮発性）バッファ・
メモリが使用されてきたＯＥ　ｄ　ｅ　ｎ　Ｋよる米国
特許３５６９９５８は、ディスク記憶装置（直接アクセ
ス記１態置、ＤＡＳＤとも呼ばれる）及び磁気テープ装
置などが、現用のデータ処理装置及び保存性メモリの間
にデータ・バッファを介在させたことによってアクセス
が早くなることを教示している。そのようなメモリを動
作させる場合、ＤＡＳＤ上の欠陥トラック及びテープ・
レコーダ中で使用される磁気テープ上の欠陥領域などの
エラー状態を、データ処理装置に対して透明にすること
が望まれる。その主な利点は、その管理要件を少なくす
ることによって、データ処理装置の外部メモリを使用す
る態様が単純になることである。この透明性は、外部メ
モリの保存性部分にある欠陥を処理する場合特に重要で
ある。

ＤＡＳＤにおいて、それぞれのディスク記録表面に、少
数の代替記憶トラックを設けることが通常行われる。デ
ータを記憶するため通常使用されていた記憶トラックに
欠陥が生じると、代替トラックを指定するポインタが、
そのような欠陥トラックの上に記録される。そのような
欠陥）・ラックにアクセスすると、既知のＤＡＳＤコン
トロールが、変換器を代替トラックへ向けて半径方向に
移動させる。これは全てホストの動作と独立して行われ
る。次に、データが代替トラックから読出されるか、代
替トラックの上に記録される。この動作はデータ処理装
置と無関係に実行されるが、データ処理装置は、代替ト
ラックへのヘッドの半径方向移動が完了するまで待機し
ていなければならな（３） い。このアクセス・タイムの遅延は、データ処理装置の
効率にインパクトを与えるとともに、外部メモリの効率
にもインパクトを与える。このような代替記憶領域を利
用する技術の例は、ＰｅｒｋｉｍｓＪ″ｒによる米国特
許３５３１０５８及びＹａｍａｄｅその他による米国特
許４０５１４６０に示される。

従って、ＤＡＳＤにおける代替トラックの使用又は磁気
テープ装置における代替記憶領域の使用に起因する効率
の低下を少なくすることが望まれる。

データ処理装置と保存性メモリとの間に設けられたバッ
ファの効率は、大部分、バッファのスペース管理に依存
するとともに、データ転送アルゴリズム及び置換アルゴ
リズムに依存する。通常、置換制御のためには、「使用
時点の最も古い」（ＬＲＵ　）アルゴリズムが使用され
る。即ち、バッファがデータで一杯になり、デ〜り処理
装置又は保存性メモリから更に多くのデータがバッファ
へ与えられねばならない時、バッファ中の成るデータが
データ処理装置か又は保存性メモリへ移動されねばなら
ない。保存性メモリへ移動させるため（４） には、既知の設計に係るＬＲＵアルゴリズムが広く使用
されてきた。データ処理装置によって度々使用されるデ
ータは、バッファ中にｐツクされるか固定することがで
きる。そのような装置は１９７２年５月号（第１４巻第
１２号）のＩＢＭテクニカルΦディスクロージャ・プレ
チンの６６５３頁に示されている（ゝゝＰｒｏｇｒａｍ
　ＣｏｎｔｒｏｌｌｅｄＬｏｃｋ　　ａｎｄ　　Ｕｎｌ
ｏｃｋ　Ｎ、　ｂｙ　Ｍ、Ｃ，Ｐｏｒｔａｎｏｖａ）。

更に、バッファ・メモリにおける固定（ｐ’ｉｎｎｉｎ
ｇ）又はロッキングは、Ｈａｓｈｉｍｏｔｏその他によ
る米国特許４０５１４６１に示される。この米国特許に
おいて、バッファ・レジスターメモリを、欠陥の生じた
メイン・メモリ領域の置換用又は代替領域として使用す
ることにより、メイン・メモリの永久的エラーが回避さ
れる。この解決法は、メイン・メモリを欠陥に対して持
続的に適応させるが、メイン・メモリで生じる欠陥が多
くなると、バッファ・メモリ・システムとしてのバッフ
ァとメイン・メモリとの組合せの効率は低下する。制限
された数の欠陥領域のみが、効率的に適応させられ得る
。従って、欠陥に適応させる良好なシステムが依然とし
て必要である。

データをバッファへ固定することは、バッファ記憶シス
テムの効率を低下させるかも知れない。

バッファを大きくすれば、バッファの効率が良くなるが
、これはコストを増大させ、特定のアプリケーションで
は正当化されない。この問題に対する１つの解決法は、
メモリの保存性部分ておける欠陥領域に対し効率的に対
処しつつ、バッファにおけるデータの固定化を最少にす
ることであるＯ前述１〜だ装置の名称として種々のもの
が使用されているが、その中にはバッファとしてキャッ
シュが使用されている。バッファは前方ストアとも呼ば
れ、保存性メモリはバッキング・ストアとも呼ばれてい
る。また他の用語として、保存性メモリの第ルベル、バ
ッファの第２レベルなどが用いられる０更に、そのよう
なメモリ・システムがデータ処理装置の内部で使用され
ていようと、外部で使用されていようと、それを呼ぶの
に他の名称も使用される。

（７） 本発明の要約 本発明に従えば、バッキング・ストアの欠陥領域に関連
したデータは、データの使用状況に基いて選択的にバッ
ファへ固定される。即ち、比較的長期間にわたって使用
される可能性のある欠陥領域に関連するデータのみが、
バッファの中に固定される。

バッファ中で固定されるデータ単位の数は制限されてお
り、置換機能は、使用される可能性のあるデータのみを
バッファの中に固定したまま残すように、新しいデータ
が古い固定されたデータと代って、バッファへ固定され
るようにする０データ処理装置によってもはやデータの
使用が指示されない時、バッファから固定されたデータ
を選択的に除去するため、放棄機能が設けられている。

複数のバッキング・ストアに欠陥トラックがある場合、
それらバッキング・ストアからのデータは、同時にバッ
ファ中に固定されることができる０本発明の装置におい
て、前方ストアが所望のデ（８） 一夕を有するかどうか、又は前方ストアが所望のデータ
へ割当てられたスペースを有するかどうかを先ずテスト
することによって、バッキング・ストア及び前方ストア
を有するメモリ・システムから、所望のデータがアクセ
スされる。もし所望のデータが前方ストアになければ、
ノ々ツキング・ストアで所望のデータにフェッチし又は
データを記録するため、スペースが前方ストアに割当て
られて、データを受取るようにする０バツキング・スト
アにアクセスする時、所望のデータが記憶されていると
考えられる欠陥記憶領域が検出されることができる。そ
のような所望のデータは、ノくツキング・ストアの代替
的領域からアクセスされるＯ代替的に記憶された所望の
データは、前方ストアのスペース又はデータ内容を管理
する如何なる管理手段からも独立して、前方ストアへ転
送され、所定時間の間前方ストアに固定される。従って
、前方ストアから選択的かつ迅速に利用可能となり、所
定時間内に代替的領域へアクセスすることが避けられる
。

装置の動作として、バッキング・ストアに欠陥領域があ
る場合に、前方ストアへ固定可能なデータの最大量を電
気的に表示するように変更してよい０電気的表示は、固
定されたデータの全て及び各データに対する配憶状況に
ついて維持される０所望のデータを前方ストアへ転送す
る前に、電気的表示が検査される。それは、前に固定さ
れたデータの成るものが置換されて、固定データの最大
量が前方ストアで維持されるようにするためである。こ
のような変更によって、バッキング・ストアの欠陥に起
因して前方ストアに固定されるデータの独立した置換制
御が、他の置換制御と独立した形で可能となる。

実施例の説明 第１図は１つ又は２つ以上のホスト１２へ接続された２
レベル・データ・メモリ・システム１０を示す０ホスト
１２は各種の形態のデータ処理装置であってよい。シス
テム１０のバッキング・ストアは複数のＤＡＳＤ１３を
含む。ＤＡＳＤ１３はキャッシュ１４を介してデータを
ホスト１２へ与え、かつホスト１２からデータを受取る
。キャッシュ１４は半導体を使用した高速ランダム・ア
クセス・メモリであることが望ましいが、それに制限さ
れない。一般的に、ホスト１２は、矢印１５によって示
されるように、キャッシュ１４を介してシステム１０の
データへアクセスするとともに、そこへデータを記憶す
る。即ち、システム１０へ試みられた全てのアクセスは
、先ずキャッシュ１４を検査して、データがキャッシュ
中に存在−するか、又はキャッシュが記憶されるべきデ
ータのためにスペースを割当てられているかどうかを決
定する。システム１０へ記憶されつつあるデータについ
ては（データの更新）、既にスペースがキャッシュ１４
で割当てられていない時、システムは自動的にキャッシ
ュ１４の中で成るスペースを割当て、ホスト１２０１つ
からデータを受取る。キャッシュ１４に存在しないデー
タがフェッチされつつある時、データは矢印１６によっ
て示される様に、ＤＡＳＤ１３からキャッシュ１４へ移
動させられる（ステージング）。キャッシュ１４がデー
タで一杯になっている時、ＬＲＵアルゴリズムに基いた
置換コントロールカ、データをキャッシュ１４からＤＡ
ＳＤ１５へ移動する（デスチージンク）。それは、キャ
ッシュ１４中のスペースヲ解放してホスト１２又はＤＡ
ＳＤ１３からデータを受取るためである。

ステージング又はデステージング動作の準備中、ＤＡＳ
Ｄ１３の適当な記憶領域へのシークが要求されるかも知
れない。そのような試行されたアクセスは、トラック１
８を指定する矢印１７によって表示される。トラック１
８は、キャッシュ１４のためにフェッチされるデータを
含むと考えられる目標トラックであるか、キャッシュ１
４からデステージングされているデータを受取る目標ト
ラックである。矢印１７によって表わされる試行アクセ
スの結果として、ホーム・アドレスを処理１゜ているシ
ステム１０のコントロール（図示セス）は、トラック１
８が欠陥トラックであるかどうかを決定する。この動作
は、トラック１８の欠陥のない領域に成る標識を配録す
る既知の手法を使用して達成される。上記の標識は、ト
ラック１８を欠陥トラックとして指定するとともに、代
替トラック（例えばトラック２５）を指定するアドレス
を含む。次に、システム１０は、矢印２１によって示さ
れるように、代替トラックにアクセスする◇これは、変
換器２４をトラック１８から、矢印２６によって示され
るように、トラック２５へ移動することによってなされ
る。変換器２４がトラック２５に達すると、システム１
０は矢印２２によって示されるように、代替トラック２
５ヘアクセスする。全ての代替的トラックは、良好なト
ラックであることが知られている。キャッシュ１４とＤ
ＡＳＤ１３との間のデータ転送は、矢印２７に示される
ように起る。矢印２７によって示されたデータ転送に関
連して、データはキャッシュ中に固定されるか、又は固
定されている。それは、ホスト１２がデータ領域へ試行
アクセスを実行する場合、矢印２３によって示されるシ
ークを省略するためである。データ３０は、図示される
ように、キャッシュ１４に記憶される。そのようなデー
タは、欠陥トラック・コントロール（ＤＴＣ）３１によ
ってキャッシュ１４へ固定される。ＤＴＣ３１は、第６
図を参照して後に説明する。ＤＴＣ５１は、適当な条件
に合致するまで、データ３０がＤＡＳＤ１５ヘデステー
ジングされるのを禁止する。こうしてデータ３０は所定
時間の間キャッシュ１４へ固定される。

ＤＴＣ３１は矢印３２によって示される独立した固定置
換コントロールを含んでいる。換言すれば、このコント
ロールは、矢印１６によって示されるデータのステージ
ング及びデステージングに関連した置換コントロールと
独立して、固定されたデータ３０を置換する。ＰＤち、
キャッシュ１４には２種類のデータが存在する。第１種
のデータは、矢印１６によって示されるようにＬＲＵア
ルゴリズムに従って置換される通常のデータであり、第
２種のデータは、矢印３２によって表わされる独立した
置換コントロールの対象となる固定データである。デー
タ３０が置換される必要がある時、矢印５２によって示
される置換コントロールが先ず起り、次いでデータが矢
印２７によって示されるようにキャッシュ１４へ転送さ
れる。古い固定データを置換する独立した置換コントロ
ールの場合、固定データ３０はキャッシュ１４にある所
定数の記憶領域へ制限された。そのような所定数の記憶
領域を超過しない限り、通常の置換コントロールは働か
なかった。このような所定数の記憶領域はキャッシュ１
４のアドレス部分に制限されずキャッシュ１４にある任
童のレジスタが使用されることができる。こうして、固
定データ３０へ割当可能なアドレス部分は、通常のデー
タを記憶するために使用されることができ、それによっ
てキャッシュ１４の効率が最大にされる。

更に、固定データ３０がもはやキャッシュ１４に含まれ
る必要がないことをシステム１０へ表示するコントロー
ルが、ホスト１２によって実行される。そのようなコン
トロールは、放棄指令と呼ばれる。その場合、システム
１０は放棄されるべきデータ３０を検査する。もし放棄
されるべきデータが変更されていれば、そのデータは、
矢印３３によって示されるように、直接ＤＡＳＤ１”ｌ
の代替トラック２５ヘデステージされ、キャッシュ１４
中でデータによって占有されていたスペースは、通常の
データ又は固定データのいずれかによって使用されるよ
うに解放される。もし放棄されるべきデータがＤＡＳＤ
１３の代替トラック２５に記憶されたデータから変更さ
れていなければ、データは単に消去される。その消去は
、後に説明するように、そのデータを指定するディレク
トリイ・エントリイを消去することによってなされる０
注意すべきは、ホスト１２がデータをシステム１０へ書
込みたいと望む場合、キャッシュ１４へ既に割当てられ
たメモリ・スペースがあろうとなかろうと、またそのよ
うな割当てられたスペースに記憶されたデータが、欠陥
トラックのために固定されておろうとおるまいと、全て
の書込みがキャッシュ１４に対して行われることである
。システム１０は、データがホスト１２から受取られた
後に、その書込データを処理するそれ自体の内部手順を
有スる。キャッシュ１４の選択的ナバイパスは、任意的
に実行されてよい。

第２図は第１図に示されたシステム１０の具体的ブロッ
ク図を示す。ホスト１２は複数のチャネル・アダプタ４
０を介してシステム１０へ接続される。チャネル・アダ
プタ４０は、ホスト１２に対する通常の入出力（又は周
辺）接続を可能とする。プログラム化されたディジタル
・プロセッサ４１（例えばマイクロプロセッサ）は、既
知のプログラミング手法を用いて、システム１０を動作
させる。プロセッサ４１は、双方向性バス４２を介して
、チャネル番アダプタ４０と通信する。プロセッサ４１
は、既知の手法を用いてホスト１２と通信するため、チ
ャネル・アダプタ４０の活動を監視する。システム１０
を動作させるのに必要な制御プログラム及び制御データ
を格納するため、プロセッサ４１は制御ストア４３を有
する。制御ストア４３は、双方向バス４４を介してプロ
セッサ４１により独立的にアクセス可能である。コント
ロール・ストア４５は、高速ランダム・アクセ（１７）
　　　　　　　　　　　　　＋＝ｒス半導体メモリであ
ることが望ましい。コントロール・ストア４３に加工て
、システム１０はシステム・ストア４５を含む。システ
ム・ストア４５は、その大部分をキャッシュ１４へ割当
てられている。更に、キャッシュ１４に記載されたデー
タを指示するディレクトリイ５０が、システム４５に置
かれている。ディレクトリイ５０は、後に第３図を参照
して説明するように構成されている。

一般的に、それはデータがフェッチされ又は記憶される
べきバッキング・ストア（ＤＡＳＤ１３）のアドレス、
及びシステム１０の成功した動作に必要な制御データ及
び通常のデータを記憶するキャッシュ１４のアドレスを
含む。キャッシュ１４は比較的大きいので（数メガバイ
ト）、キャッシュ１４にアクセスするためのハツシング
・アルゴリズム（図示せず）が設けられている。従って
、スキャタ・インデックス・テーブル（ＳＩＴ）、５１
が、システム・ストア４５に設けられているＯ８　ＩＴ
５１は、所定のハツシュ・クラス内にあるディレクトリ
イ５０のエントリイを指示するポイ（１８） ンタを含む。ホスト１２は、ＤＡＳＤＩ　３１Ｃアドレ
スすることによって、システム１０にあるデータにアク
セスする。ＤＡＳＤアドレスは、通常設計のハツシュ機
構（図示せず）によって処理される。このハツシュ機構
は、アドレスのクラス（ハツシュ・クラスとも呼ばれる
）を指定する。５ｒＴ５１は、アドレスφクラスの各々
について１つのエントリイを有する。５ＴＴ５１にある
エントリイはディレクトリイ５０のアドレスを含み、こ
のアドレスはハツシュ・クラスに関連したディレクトリ
イの最初のエントリイを含む。所与のハツシュ・クラス
にあるディレクトリイ５Ｄ中の全てのエントリイは、単
−的にリンクされたリストによって相互にリンクされて
いる。

ホスト１２によるＤＡＳＤｌ３への直接アクセスは、キ
ャッシュ１４をバイパスする。そのような直接アクセス
は、チャネル・アダプタ４０、双方向性バス５５、デー
タ・フロー回路５６、双方向性バス５９、装置アダプタ
５８、周辺接続線６１、装置制御アダプタ６０．双方向
性バス６２、（１９） 置ＤＯからＤ７までを含むものとしてアドレスされる。

第２図にはＤＯのみが示される。プロセッサ４１はこの
データ・フローの動作を監視し、それによってホスト１
２はＤＡＳＪ）１３と直り妾に通信できる様にされる。

システム１０の内部の動作及び制御は、ＤＡＳＤの通常
の外部メモリ・システムと同じである。

チャネル・アダプタ４０からキャッシュ１４ヘアクセス
するには、双方向性バス６６を使用する。

このアクセスは、システム１０内の他の全てのデータ転
送と独立して行われることが望まｌ〜い。プロセッサ４
１は、プロセッサが通常ランダム・アクセス・メモリを
制御するようにして、双方向性バス４６を介してシステ
ム・ストア４５を制御する。双方向性バス６５は、シス
テム・ストア４５とデータ・フロー回路５６との間（で
設けられる。

低コストの実施例では、バス６６及び６５がチャネ／ｌ
／・アダプタ４０と結合され、チャネル・アダプタ４０
は、ホスト１２又はデータ拳フロー回路（２０） ５６との間で、１つのバスを切換える。ＤＡＳＤｌろと
システム・ストア４５との間のデータ転送は、通常のス
テージング及びデステージング・アルゴリズムを使用す
ることができる。これは本発明の理解に無関係であるか
ら、説明を省略する。

システム１Ｄのためにプロセッサ４１によって与エラレ
ルコントロールハ、コントロール串ストア４５に記憶さ
れたプログラムに存在している。

いくつかのプログラムが設けられている。直接アクセス
・コントロール・プログラム７０は、データが直接ホス
ト１２とＤＡＳＤｌ３との間を転送されている時、プロ
セッサ４１ヘデータ・フロー回路５６を制御する能力を
与える。この種の転送は、データ処理技術分野で、プロ
セッサとメイン・メモリとの間にあるキャッシュをバイ
パスする時に通常使用されるように、キャッシュ・バイ
パス転送と呼ばれる。この動作の結果は、バッファを設
けられていないｒ）ＡＳＤメモリ・システムにおける場
合と同じである。プログラム７０の１部は、それが欠陥
トラックの制御に関連しているので拡張される。キャッ
シュ・アクセス・コントロール・プログラム７１は、ホ
スト１２とキャッシュ１４又はＤＡＳＤｌ５とキャッシ
ュ１４との間でデータを転送するため、キャッシュ１４
ヘアクセスする制御能力をプロセッサ４１へ与える。更
にプログラム７１はディレクトリイ５０及び５ＩＴ５１
を制御するとともに、前述した・・ツシング機能を与え
る。プログラム７１は、キャッシュ１４において固定デ
ータ５０の記憶を制御するためのリンク自リスト・コン
トロール・プログラムを含む。

プログラム７０は、周知の連鎖されたチャネル指令ワー
ド（ＣＣＷ）を使用して、ホスト１２と共に動作する。

即ち、複数の周辺指令がシステム１０への連続的転送の
ために相互に連鎖され、ホスト１２とＤＡＳＤ　１３と
の間に、緊密に結合された動作シーケンスが生じる。シ
ステム１０を動作させるに際して、プログラム７１はＣ
ＣＷＫ対応した内部指令ワード（図示せず）を与える。

この内部指令ワードは周辺指令と同じようなものであり
、プログラム７１は、ホスト１２がＤＡＳＤ１３にアク
セスする場合と同じように、ＤＡＳＤ１３へのアクセス
をプログラム７０へ命令スることができる。こうして、
プログラム７０は、ホスト１２のために使用されるばか
りでなく、キャッシュ１４に関してデータをステージン
グし、かつデステージングするために使用される。プロ
グラム７０とプログラム７１との間の通信は、コントロ
ール・ストア４３の中にあるリンケージ・ボート７２を
介して行われる。リンケージ・ボート７２ば、単に既知
のプログラム間通信技法如従って構成されたメツセージ
領域である。システム１０の動作は非常に複雑であるか
ら、ここで説明しない機能を実行するため、他のプログ
ラム７３が設けられる。

アクチブ・ディレクトリイ・エントリイ・バッファ・レ
ジスタ７４は、プロセッサ４１の迅速なアクセスを可能
とするため、ディレクトリイ５０の１つ又はそれ以上の
エントリイを含むバッファである。ディレクトリイ５０
はシステム・ストア４５に設けられているので、システ
ム１０の効率−Ｊニ、当座の関係あるディレクトリイ・
エントリイのコピーをコントロール・ストア４３に記憶
しておくことが有利である。レジスタ７４はこの目的を
達する。リンク・リストア５は全ての固定されたデータ
５０を指定するリンク・リストを含む。

リンク・リスト・コントロール・ブロック７６は、後て
第３図を参照して説明するように、リンク・リストア５
を制御するために使用される制御ブロックである。

次に第３図を参照すると、そこにはデイレクトリイ５０
の１つのエントリイを表わすアクチブ・ブイレフ！・リ
イ・エントリイ・バッファ・レジスタ７４が示されてい
る。レジスタ７４は、ブイレフｌ−ＩＪイ５０の構成を
説明するためにも使用することができる。リンク・フィ
ールド９０は、同一ハツシュ・クラス内のデイレクトリ
イ５０の全てのエントリイを指定する。これらエントリ
イの最初のものは、５ＴＴ５１にある信号（でよって指
定される。フィールド９１は、ＤＡＳＤ１３の）（ラギ
ング・ストアーアドレスを含む。このアドレスはフィー
ルド９２にあるキャッシュ・アドレスに関連している。

フィールド９３は欠陥アドレス・フラグを含む。このフ
ラグは、ＤＡＳＤ１＋に欠陥トラックがあるため、キャ
ッシュ１４のフィールド９２で示されるキャッシュ・ア
ドレスにあるデータがキャッシュ１４へ固定されている
ことを示す。リンク・リストア５は、固定データ３０の
状況を表示する。Ｌ　ＲＵフィールド９４は、キャッシ
ュ１４において使用時点の最も新しくない配憶領域から
使用時点の最も新しい記憶領域まで連続して（・るリン
ク・リストを表わす０フイールド９４は、通常の技法を
用いて、置換アルゴリズムを制御する。フィールド９４
は、データ３０の非固定化に関係を有しない。変更フィ
ールド９５は１キヤツシユ１４に記憶されたデータが、
ホスト１２によって変更されたかどうかを示す。即ち、
フィールド９５がゼロを有するならば、キャッシュ１４
の内容は、フィールド９１．９２のアドレスに記憶され
たデータに関する限り、同じものである。システム１０
の動作を制御する他のエントリイも、ディレクトリイ５
０のエントリイの各々の中で使用されることができろ。

リンク・リストア５は、所定数のエントリイ・ロケーシ
ョン（スロツｌ−）　８０を有−［る論理ブツシュ・ダ
ウン・スタックである。最も古い固定データ６０はスロ
ット８１に入れられろ。即ち、スロット８１は、キャッ
シュ１４の中で最も長く固定されていたデータを指定す
る。スロット８２は、キャッシュ１４で最後に受取られ
たデータ３０を指定する信号を含む。

各スロットは、既知の手法を使用して、対応するディレ
クトリイ・エントリイにリンク可能なキャッシュ・アド
レスを含む。リンク・リスト・コントロール・ブロック
７６は、リンク・リストチイル（Ｌ　Ｌ　Ｔ　）インデ
ィケータ８４と、リンク・リスト・ヘッド（Ｌ　Ｌ　Ｈ
）インディケータ８３を含む５、Ｌ　Ｌ　Ｔインディケ
ータ８４は最も古い固定データ６０を指示し、Ｌ　Ｌ　
Ｈインティケータ８３ハ最も新しい固定ｆ−夕６ｏを指
示ずろ。ノｙウント８５は、固定データ３０を有するキ
ャッシュ１４の領域の数を含む。実施例において、６つ
のスロットが固定データ３０を有する。最大８つのスロ
ットが許される。即ち、キャッシュ１４の例えば５００
の記憶領域のうち、８つの記憶領域が固定データを含ん
でよい。リンク・リストア５は、ＦＩＦＯ（先入れ先出
し）スタックとして、通常の態様で動作する。その制御
の詳細は省略する。

第４図はプログラム７Ｑの欠陥トラック・コントロール
部を示すマシン動作のチャートである。

プロセッサ４１はディスパッチや又は遊び走査ループを
有し、プログラム７１は、データがキャッシュ１４に存
在しないこと、又はキャッシュ１４へ書込まれたデータ
がＤＡＳＤ１３ヘデステージングされるべきであること
を決定したものと仮定する。いずれにせよ、成る無関連
の予備的マシン動作１００がプログラム７０によって実
行される。

この処理の中には、指令ワードがプログラム７１からリ
ンケージ・ポート７２を介して受取られることを含む。

１０１で、プロセッサ４１は、第１図の矢印１７で示さ
れるように、トランク１８のアクセスをＤＡＳＤ　１３
へ命令する。トラック１８のアクセスを試行した後に、
プロセッサ４１は、１０２で、トラック１８が欠陥ｌ・
ラックであるかどうかを決定する。もし欠陥トラノでな
ければ、ＤＡＳＤ１３のデータ領域へアクセスする通常
の処理が径路１０３を介してとられる。もし欠陥トラッ
クが発見されると、１０４で、プロセッサ４１は、ＤＡ
ＳＤ１３へ指令を与え、第１図の矢印２５で示されるよ
うに、代替トラック２５ヘシークさせる（変換器２４の
移動）。シークが起っている間（即ち、変換器２４が実
際Ｖｃｌ−ラック１８からトラック２５へ移動している
間）、プロセッサ４１はリンク・リストア５を更新する
。トラック１８及び２５の識別情報（ＴｒＤ）がリンク
・リスト（ＬＬ）７５ヘロードされ、リンク・リス・コ
ントロール・ブロック７６が更新される。スロット８２
は新しいＴ■Ｄ（即ち、欠陥トラック識別情報及び代替
トラック識別情報）を受取る。

インディケータ８３は、スロット８２を指示するように
更新される。カウント８５は１だけ増加される。欠陥ア
ドレス・クラブ・フィールド９３を１ヘセツトするため
、１０６でレジスタ７４がアクセスされる。シーク及び
ステップ１０５及び１０６が完了すると、実際の読出動
作又は書込動作が１０７で実行される。この動作は第１
図の矢印２７に対応する０１０８で、プロセッサ４１は
、指令の内部連鎖（即ち、プログラム７１から受取られ
た内部周辺指令の連鎖）の終りであるかどうかを決定す
る。もし終りでなければ、論理通路１０９がとられ、読
出／書込動作１０７が反復されるので、一連のデータ・
ブロックが迅速に転送される。もしシリンダの終りに達
すると（即ち、ＤＡＳＤ１３の各シリンダは、複数のト
ラックを有し、隣接したシリンダが半径方向のヘッド移
動を必要とする時、電気的に切換えられる。）、１０８
で制御の任意選択が生じ、論理通路１１０がとられて、
ステップ１０１以下が反復される。この場合、代替トラ
ック２５から欠陥トラック１８に隣接したトラック（図
示せず）へ、シークがなされる。即ち、代替トラックの
ために最後のレコードが処理され、かつトラック・イン
デックスが削除された後、欠陥トラックを含むシリンダ
へ、ヘッドのシーク・バックが起る。次に、シリンダの
次のトラックがアクセスされる。もし２つの隣接した欠
陥トラックが存在すれば、ステップ１０４から１０６が
反復される。そうでなければ、通常の処理が径路１０５
を介して実行される。

１０８で指令の連鎖が完了すると、リンケージ・ポート
２５を介してプログラム７１が戻される０１１５で、プ
ロセッサ４１は、異常な終了状態が存在するかどうかを
検査する。もし存在しなければ、正常なチャネル終了（
ＣＥ）フラグ及び装置終了（ＤＥ）フラグがステップ１
１６で１ヘセツトされる。それは、プログラム７１へ、
それらの終了信号を与えるためである。もし異常な終了
状態カ存在すれば、１１７で、プロセッサ４１はレジス
タ７４の欠陥アドレス・フラグ・フィールド９６を検査
する。もしそれがゼロであれば（即ち、欠陥トラックが
表示されなければ）、エラーが生シテいる。従って、１
１８で、ユニット・チェック（ＵＣ）及びチャネル終了
（ＣＥ）及び装置終了（ＤＥ）の各フラグが１ヘセツト
され、プログラム７１へ報告される。

１１７で、フィールド９６が１に等しい事が判別さされ
ると、プロセッサ４１は、チャネル終了フラグ、装置終
了フラグ、欠陥領域（ＤＡ）フラグを１ヘセツトする。

即ちチャネル信号終了信号及び装置終了信号がプログラ
ム７１へ与えろのみならず、欠陥トラックが発見された
事を示す終了状況信号が与えられる。次に１２５で、プ
ロセッサ４１は、プログラム７１を介して、ステップ１
１６が実行されたがどうかを検査する。もし実行されて
いれば、１２６でデイレクトリイ５０が更新される。そ
れは、完了したばかりのデータ転送を反映させるためで
ある。

そうでなければ、１２７で、プロセッサ４１は、ステッ
プ１１８が実行されたがどうかを検査する。

もし実行されていれば、エラー回復手順が１２８で呼出
される。そうで゛なければ、１２９で、プロセッサ４１
は、ステップ１１９が実行されたかどうかを調べる。も
し実行されていれば、１３０で、ディレクトリイ５０の
フィールド９５を１に等しくすることによって、代替ト
ラックが指定される。

そしてリンク・リストア５及びリンク・リスト・コント
ロール・ブロック７６がステップ１０５及び１０６で更
新されたかどうかが検証される。プロセッサ４１は、径
路１３１を介して本発明の理解に関係のない他の処理へ
進む。

第５図はステップ１５０を詳細に示す。１４０は開始線
である。先ず１４１で、プロセッサ４１は、リンク・リ
ストア５が一杯であるかどうかを調べる。この動作は、
第１図の矢印３２に対応する。もしリンク・リストア５
が一杯でなげれば、論理通路１４２がとられ、ディレク
トリイ５０が更新される。即ち、置換活動は必要でない
。もしリンク・リストア５が一杯であれば、ステップ１
４３から１４６までの置換活動が実行される・１４３で
、スロット８１にある最も古いエントリイが決定され、
かつ解放される。もし変更フィールド９５が１に等しけ
れば、固定されたデータは、（ろ１） ＤＡＳＤ１３の適当なアドレスへ移動させられる。

次いでキャッシュ領域が新しいデータのために解放され
る。ここで注意すべきは、これはトラック２５から、置
換されつつあるデータによってアドレスされるべきトラ
ックへのシークを必要とすることである。全ての代替ト
ラックは、各ＤＡＳＤで同じ領域にあるので、これは短
いシークである。

代替トラックからのデータは既にキャッシュ１４へ転送
されているから、これは、ステップ１４３によって開始
された活動が完了するまで、新しく固定されたデータ３
０が利用できないこと（即ち、アドレス可能でないこと
）を意味する。１４４で、解放されつつある最も古いエ
ントリイの欠陥アドレス・フラグがゼロへリセットされ
る。１４５で、リンク・リスト・コントロール・ブロッ
ク７６のカウント８５が１だけ減少される０１４６で、
最も古い固定データ３０に対応するディレクトリイ５０
のエントリイが最も使用時点の新しいもの（ＭＲＵ）と
される。最も古いエントリイの実際のデータ転送は、ス
テップ１４３−１４６の制御活（兄） （３２） 動を受けることになる。

次に、１５０で、新しく固定されたデータに対応する新
しいエントリイ・が、通常のデータ処理技術を使用して
ブイレフ）　ＩＪイ５０へ加えられる〇１５１で、この
新しいエントリイに対する欠陥アドレス・フラグが１へ
セットされ、１５２で、カウント８５の内容が１だけ増
加される。ステップ１．４１−１４６が実行された後、
リンク・リストア５のフル・インディケータかりセット
される。

このフル・インディケータはカウント８５の内容と成る
閾値とを比較することによってセットされる。１５３で
、ディレクトリイ５０の実際のエントリイが更新され、
レジスタ７４からシステム・ストア４５へ移動させられ
る。プロセッサ４１の処理は１５４を介して継続する。

第６図は放棄機能を示す。放棄機能は、キャッシュ１４
からデータが放棄されるべきことを示す周辺指令が、ホ
スト１２から出されることを必要とする。１６１で、プ
ロセッサ４１は、１ブロツクのデータのみが放棄される
べきであるか、所与０ＤＡＳＤ１３に関／２／ｌ　Ｘ 連した全てのデータが放棄されるべきであるかを決定す
るため周辺指令を検査する。１つのブロックのみが放棄
されるべきであると仮定する。もし第３図の変更フィー
ルド９５が１を含むならば、そのブロックは１６３でデ
ステージングされる。

もし変更フィ一ルド９５がゼロを含むならば、データは
ＤＡＳＤ１３へ転送されない。データを７トレスできな
いようにするため、ディレクトリイ５０のエントリイが
消去される。１６４でアドレス・ブロックに対応するレ
ジスタ７４の欠陥アドレス・フラグが検査される。もし
放棄されつつあるブロックがバッキング・ストア中の欠
陥アドレスと関連していなげれば、ステップ１６５及び
１６６は省略される。もしデステージングされつつある
データがＤＡＳＤの欠陥）・ラックに関連してい１１ば
、１６５でカウント８５の内容が１だけ減少され、対応
するリンク・リスト（ＬＬ）７５のエントリイが１６６
で消去される。放棄されつつあるブロックは任意の時点
で受取られたものであるから、リンク・リストア５が走
査され、バラキンク・ストアに対応するキャッシュ嗜ア
ドレスが検査されて、キャッシュ・アドレスを化ポスる
。

勿論、１度エントリイが消去されると、リンク・リスト
ア５は通常の態様で閉じられる。１６７で、ディレクト
リイ５０のエントリイが消去され、八ツシュ・クラス・
リンク・リストが通常の態様で閉じられる。１６８で、
プロセッサ４１は受取られた周辺指令を検査し、それが
１ブロツク放棄に関するものであるか、全ブロック放棄
に関するものであるかを決定する。１ブロツク放棄に関
するものである場合、１６９で、指令終了状況が記録さ
れる。次いで、プロセッサ４１は処理を継続する。全ブ
ロック放棄に関するものであれば、プロセッサ４１は通
路１７５へ行く。従って、デイレクトリイ５０は、ステ
ップ１７６−１７８に設定されるよう如走査される。１
７乙で、プロセッサ４１は、走査が完了したかどうかを
決定する。勿論、最初のエントリイでは、これは常にス
テップ１７７を実行させる。ステップ１７７は走査を進
める。即ち、ディレクトリイ５０のアドレスが増加され
て、次のエントリイがレジスタ７４へ入れられる。次に
１７８で、プロセッサ４１はフェッチされたエントリイ
を検査し、そのエントリイがアドレスされたＤＡＳＤ１
５に関連するかどうかを決定する。もし関連していれば
、ステップ１６３−１６８ＶＣ関して説明したようにし
て、ブロックがデステージングされる。もしエントリイ
がアドレスされたＤＡＳＤ１３に関連していなければ、
論理通路１７５が再びとられて、ディレクトリイ５０の
全ての適当なエントリイが走査されてしまうまで、ステ
ップ１７６−１７８が反復される。

次に第７図を参照して、ホスト１２から受取られたデー
タに関連するマシン動作を説明する。１８０で、書込指
令がホスト１２から受取られたと仮定する。データを受
取るべきＤＡＳＩ）１３のアドレスがハツシングされる
。それは、そのアドレスのためにスペースがキャッシュ
１４中で割当てられているかどうかを調べるためである
０ヒツトであると仮定すると（即ち、スペースがキャッ
シュ１４で割当てられている）、１８２で、プロセッサ
４１は、リンク・リストア５にエントリイがあるかどう
かを調べる。多くの場合エントリイはないであろう。従
って、ミスの経路をたどって、ホスト１２は１８ろでキ
ャッシュ１４へ書込む（第１図の矢印３４及び第２図の
バス６６参照）。

処理は１８４を介して通常の如（進行する。１８１でミ
スが生じろと（受取られろデータについて、スペースが
キャッシュ１４に割当てられていない場合）、プロセッ
サ４１は、１８７でキャッシュ１４中のスペースを割当
てるため、論理通１ｉ＋＠　１８６をたどる。次に１８
３で、キャッシュへの通常の書込みが起る。欠陥トラッ
クを処理する場合（即ち、データが代替トラックから取
られた場合）、ステップ１９０が実行される。データは
、キャッシュの固定されたアドレスへ書き込まれる。第
１の方法として、レジスタ７４の変更フィールドのみが
１ヘセツトされ、朱印３２によって表わされかつ第５図
を参照して説明１−たように、固定置換動作が起るまで
、ＤＡＳＤ１乙に対する固定されたデータのデステージ
ングは起らない。この場合、揮発性のキャッシュは、非
揮発性又は保存性のＤＡＳＤ　１５とは異った固定デー
タを含む。勿論、電源が絶たれると、変更されたデータ
は消滅する。第２の方法として、ステップ１９１が実行
されて、ホスト１２によりキャッシュ１４へ加えられた
変更を反映するため、ＤＡＳＩ）’＋３が更新される。

この動作は代替トラックへのシーク・データ領域３０か
ら代替トラック２５へのデータの書込み、ホスト１２へ
の装置終了信号の送信、変更フィールド９５のゼロへの
リセットを含む。これは、キャッシュ１４どＤＡＳＤ１
３にあるデータが全く同じであることを示す。他の方法
として、ポスト１２は臨界データを指定することができ
る。臨界データはステップ１９１によって代替トラック
２５ヘデステージングされ、臨界データでないデータは
、通常の固定置換コントロールに従って、キャッシュ１
４中に維持される。勿論、パワーオフはキャッシュ１．
ＩＫある全てのデータを破壊する。従って、キャッシュ
１４へのパワーがオフにされ、再びそれがオンにされる
時、キャッシュ１４に固定デ（３９） 一夕は存在しな（・０これは、データを固定する最大の
時間が、パワーオンの間に限られろことを意味する。

【図面の簡単な説明】

第１図は揮発（どＬキャッシュと保存性バッキング・ス
トアとを有する外部メモリで本発明を実施ｌ〜だシステ
ムの図であり、第２図は第１図の詳細を示すブロック図
であり、第６図は第１図のシステムに関連して使用され
る制御レジスタを示し、第４図はバッキング・ストアに
欠陥があるため前方ストアにデータを固定するマシン動
作を示すフローチャー１・であり、第５図は前方ストア
への固定データを最大に抑える閾値制御を実行ずろマシ
ン動作のチャートを示し、第６図は複数の基準に従って
前方ストアから固定データを放棄するマシン動作を示す
チャートであり、第７図はバッキング・ストアにある欠
陥領域のためにデータが第１図のシステムによって受取
られた時のマシン動作を示すチャー１・である。 １０・・・メモリ・システム、１２　・・・ホスト、（
４０） １ろ・・・・ＤＡＳＤ、１４・・・・キャッシュ、１８
・・・・ｌ・ラック、２４・　・変換器、２５・・・・
代替ｌ・ラック、３０・・・・固定データ、６１・・・
欠陥トラック・コントロール、４０・・・チャネル・ア
ダプタ。 ４１・・・・プロセラ−！、ｌ−，４３・・・コントロ
ール・ストア、５０・・・・デイレクトリイ、５１・・
・スギャタ・インデックス・テーブル、５６・・　デー
タ・フロー回路、５８・・・・装置アダプタ、６０・・
・装置制御アダプタ、７０・・・・直接アクセス・コン
トロール・プログラム、７１　　・キャッシュ・アクセ
ス・コントロール・プログラム、７２・・・・リンケー
ジ・ボート、７３・・・・プログラム、７４・・・アク
チブ・ディレクトリイ・エントリイ・バッファ・レジス
タ、７５・・・・リンク・リスト、７６・・・・リンク
・リスト・コントロール・ブロック、７７・・・・装置
バッファ・レジスタ。 出願人　インターブー７３プフいビジネス・マシーＺズ
・コーポレーショント 一 ６２− １ １

Claims (1)

【特許請求の範囲】
1. データを記憶するレコード・トラック及び該レコード・
   トラックの代替トラックを有するバッキング・ストアと
   、前方ストアと、上記前方ストアが上記バッキング・ス
   トアに記憶されたデータの１部を含むとともに上記バッ
   キング・ストアに記憶されるデータを含むように上記前
   方ストアと上記バッキング・ストアとの間でデータを選
   択的に転送する手段と、上記前方ストアに記憶されたデ
   ータについて上記バッキング・ストアの関連ロケーショ
   ンを表示するとともに上記前方ストアに記憶されたデー
   タが上記バッキング・ストアの関連ロケーションに記憶
   されたデータと同じであるかどうかを表示するディレク
   トリイと、上記前方ストア及び上記バッキング・ストア
   を動作させてそれらの間のデータ転送を実効化するプロ
   グラム・プロセッサとを具備し、上記代替トラックに記
   憶されるデータが該データを受取るべき上記レコード・
   トラックの中で識別されるように構成された周辺メモリ
   ・システムにおいて、上記代替トラックから上記前方ス
   トアへ移されたデータを識別するリンク・リスト手段で
   あって先入れ先出し形式に配列されたものと、上記前方
   ストアに記憶されたデータを上記バッキング・ストアに
   配憶されたデータと置換するプログラム手段と、上記代
   替トラックから上記前方ストアへ移されたデータが上記
   置換プログラムから独立して」：紀前方ストアがパワー
   オンにされている限り上記前方ストアにとどまるように
   上記代替トラックから上記前方ストアへ移されたデータ
   の置換を禁止するプログラム手段と、上記周辺メモリ・
   システムへ与えられた放棄指令に応答して上記前方スト
   アからデータを放棄しかつ上記前方ストアから上記代替
   トラックへデータを移動させるプログラム手段とを含む
   周辺メモリ・システム。