JPS5840920B2 - インバ−タ駆動用信号の同期切替装置 - Google Patents
インバ−タ駆動用信号の同期切替装置Info
- Publication number
- JPS5840920B2 JPS5840920B2 JP54118640A JP11864079A JPS5840920B2 JP S5840920 B2 JPS5840920 B2 JP S5840920B2 JP 54118640 A JP54118640 A JP 54118640A JP 11864079 A JP11864079 A JP 11864079A JP S5840920 B2 JPS5840920 B2 JP S5840920B2
- Authority
- JP
- Japan
- Prior art keywords
- rectangular wave
- output
- pulse
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Description
【発明の詳細な説明】
本発明はインバータ駆動用パルス信号を商用電源と同期
したパルス信号に円滑に切替えるための同期切替装置に
関するものである。
したパルス信号に円滑に切替えるための同期切替装置に
関するものである。
例えば製鉄所において連続的に配置されるファンブロワ
−等を製品の流れに応じて風量制御を行うことが要求さ
れる。
−等を製品の流れに応じて風量制御を行うことが要求さ
れる。
このファンブロワ−の高低速運転に際しては低速時は商
用運転制御ができず、もっばら周波数制御（速度制御）
の可能なインバータにより電力供給がなされている。
用運転制御ができず、もっばら周波数制御（速度制御）
の可能なインバータにより電力供給がなされている。
ところが高速運転時には電力効率の向上の観点から商用
周波電源にて電力供給が行なわれる。
周波電源にて電力供給が行なわれる。
そこで、インバータ運転から商用運転に切替が行なわれ
ることになるが、この切替に際しては負荷用電動機に突
入電流が流れ、当該電動機のトルク異常の発生を防止す
べく、切替時にインバータ及び商用電源両者の周波数、
電圧、位相を合せることが要求される。
ることになるが、この切替に際しては負荷用電動機に突
入電流が流れ、当該電動機のトルク異常の発生を防止す
べく、切替時にインバータ及び商用電源両者の周波数、
電圧、位相を合せることが要求される。
とりわけ、この突入電流は位相差によって大きく影響さ
れるから両者の位相の一致が重要となる。
れるから両者の位相の一致が重要となる。
この事実に基づき、従来インバータの商用への同期化は
両者の周波数及び位相が一致点に近づいたことを検出し
て同期切替を行っていたが、この方式では実際の切替時
に位相のずれが生ずることがあり、満足な切替は期待で
きない。
両者の周波数及び位相が一致点に近づいたことを検出し
て同期切替を行っていたが、この方式では実際の切替時
に位相のずれが生ずることがあり、満足な切替は期待で
きない。
そこで、インバータに基づく電力供給を商用電源に基づ
く電力供給に切替える場合、両型源の位相のずれを少な
くするため、インバータ用発振器の出力を商用電源に同
期したパルスに切替えることによって、同期切替時の位
相のずれを少なくし、切替時の電動機に対するショック
を防止する方式が考えられるが、後述するように両パル
スの切替の時期によってはインバータ用発振器からのパ
ルスの商用と同期したパルスへの切替に際して余分なパ
ルスの発生を来し、この余分なパルスによりインバータ
用パルス分配器が作動するため、同期切替を不可能とす
るおそれがあった。
く電力供給に切替える場合、両型源の位相のずれを少な
くするため、インバータ用発振器の出力を商用電源に同
期したパルスに切替えることによって、同期切替時の位
相のずれを少なくし、切替時の電動機に対するショック
を防止する方式が考えられるが、後述するように両パル
スの切替の時期によってはインバータ用発振器からのパ
ルスの商用と同期したパルスへの切替に際して余分なパ
ルスの発生を来し、この余分なパルスによりインバータ
用パルス分配器が作動するため、同期切替を不可能とす
るおそれがあった。
本発明の目的は遅れ回路の作用に基づいて切替時期を問
わずに常にインバータ駆動用発振器の出力パルスを商用
電源と同期したパルスに円滑に切替える同期切替装置を
提供することにある。
わずに常にインバータ駆動用発振器の出力パルスを商用
電源と同期したパルスに円滑に切替える同期切替装置を
提供することにある。
以下、図示する実施例について具体的に説明する。
第１図は本発明に係る回路図で、同図において１はイン
バータ駆動用発振器で、インバータを構成する逆変換回
路のサイリスクに対して通常所望の周波数（商用周波数
以下の低い周波数）にてパルスを供給する。
バータ駆動用発振器で、インバータを構成する逆変換回
路のサイリスクに対して通常所望の周波数（商用周波数
以下の低い周波数）にてパルスを供給する。
２は矩形波発生回路で、上記発振器１の立下りパルスに
規制される矩形波（クロック信号）を発生させる。
規制される矩形波（クロック信号）を発生させる。
３は遅れ回路で、矩形波発生回路２から発生する矩形波
の立上り時点のみを若干の時間遅らせる矩形波を生み出
す作用をなす。
の立上り時点のみを若干の時間遅らせる矩形波を生み出
す作用をなす。
５はＪ−にフリップフロップ（以下Ｊ −に、Ｆ−Ｆと
称する）で、Ｊ、に各端子に入力がある期間のみクロッ
ク入力端子Ｃに入力されるクロックパルスの立下り時点
にて肯定、否定出力信号Ｑ、Ｑの出力の高低を反転し、
クロック入力端子Ｃには上記ＮＯＴ素子からの出力信号
が与えられる。
称する）で、Ｊ、に各端子に入力がある期間のみクロッ
ク入力端子Ｃに入力されるクロックパルスの立下り時点
にて肯定、否定出力信号Ｑ、Ｑの出力の高低を反転し、
クロック入力端子Ｃには上記ＮＯＴ素子からの出力信号
が与えられる。
６はアンドゲートで、その入力信号として上記Ｊ−に、
Ｆ−Ｆの否定出力信号と同期点検出用信号を得て、その
出力はＪ−に、Ｆ−ＦのＪ。
Ｆ−Ｆの否定出力信号と同期点検出用信号を得て、その
出力はＪ−に、Ｆ−ＦのＪ。
Ｋ各入力端子に導ひかれる０７はスイッチング論理回路
で、３個のナントゲート７ａ 、 ７ｂ 、 ７ｃを図
示の通りに接続され、ナントゲート７ａに対してはＪ−
に、Ｆ−Ｆの肯定出力端子からの出力信号と商用電源に
同期したパルスが入力され、ナントゲート７ｃの入力端
子には遅れ回路３及びＪ−に、Ｆ −Ｆの否定出力端子
Ｑからの信号を受け、ナントゲート７ｂの出力によって
インバータ１駆動用パルス分配器８を作動する。
で、３個のナントゲート７ａ 、 ７ｂ 、 ７ｃを図
示の通りに接続され、ナントゲート７ａに対してはＪ−
に、Ｆ−Ｆの肯定出力端子からの出力信号と商用電源に
同期したパルスが入力され、ナントゲート７ｃの入力端
子には遅れ回路３及びＪ−に、Ｆ −Ｆの否定出力端子
Ｑからの信号を受け、ナントゲート７ｂの出力によって
インバータ１駆動用パルス分配器８を作動する。
上記実施例の構成において、その作用を第２図のグラフ
に基づいて説明する。
に基づいて説明する。
同第２図中８１は発振器１の出力を、Ｓ２は矩形波発生
回路２の出力信号を、Ｓ３は遅れ回路３からの出力信号
を、Ｓ４はＮＯＴ回路４の出力信号を、Ｓ５は商用電源
に同期しているパルス信号を、Ｓ６は論理回路７の出力
信号を、Ｓ７は同期点検出信号を、Ｓ８はアンドゲート
６の出力信号をそれぞれ示している。
回路２の出力信号を、Ｓ３は遅れ回路３からの出力信号
を、Ｓ４はＮＯＴ回路４の出力信号を、Ｓ５は商用電源
に同期しているパルス信号を、Ｓ６は論理回路７の出力
信号を、Ｓ７は同期点検出信号を、Ｓ８はアンドゲート
６の出力信号をそれぞれ示している。
まず、第１図の回路において、商用電源より小の周波数
にて発振器１よりパルスが供給され、低い周波数にてパ
ルス分配器８を駆動し図示しないインバータにて負荷用
電動機の低速運転を行っている状態から、しだいに周波
数を上げて商用電源周波数に等しい周波数のパルスが発
振器１から供給され、第２図に示す状態に至ったとする
。
にて発振器１よりパルスが供給され、低い周波数にてパ
ルス分配器８を駆動し図示しないインバータにて負荷用
電動機の低速運転を行っている状態から、しだいに周波
数を上げて商用電源周波数に等しい周波数のパルスが発
振器１から供給され、第２図に示す状態に至ったとする
。
このときには未だ同期点検出信号Ｓ７がＯＩＴであるか
ら、ナントゲート７ａの出力は１″を維持し、パルス分
配器８への入力側へはもっばら遅れ回路３の出力信号と
同一波形となることはＪ−に、Ｆ・Ｆ５の出力端子Ｑ、
Ｑの出力がそれぞれ”Ｏ″。
ら、ナントゲート７ａの出力は１″を維持し、パルス分
配器８への入力側へはもっばら遅れ回路３の出力信号と
同一波形となることはＪ−に、Ｆ・Ｆ５の出力端子Ｑ、
Ｑの出力がそれぞれ”Ｏ″。
１″であることに関連して明らかにされるものである。
さて、このような状態において、時点ｔｏにて同期点検
出信号Ｓ７がアンドゲート６に投入されると、当該アン
ドゲート６は導通し、Ｊ−に、Ｆ−Ｆ５はクロック入力
の立下りにて出力端子Ｑ、Ｑの符号反転作用をなす。
出信号Ｓ７がアンドゲート６に投入されると、当該アン
ドゲート６は導通し、Ｊ−に、Ｆ−Ｆ５はクロック入力
の立下りにて出力端子Ｑ、Ｑの符号反転作用をなす。
即ち、時点ｔ１におけるＮＯＴ回路４からの立下り信号
にてＪ −に、Ｆ−Ｆの出力端子Ｑ、Ｑはそれぞれ”１
″。
にてＪ −に、Ｆ−Ｆの出力端子Ｑ、Ｑはそれぞれ”１
″。
ｎ Ｏ９１となるから以後Ｊ−に、Ｆ−ＦはＪ、に両端
子に入力が消失する（アンドゲート６が不導通となるこ
とに伴う）からクロック入力端子Ｃに加わる信号に何ら
の影響も受けられることなく、出力端子Ｑ、Ｑはそれぞ
れＩ ｌ ９１ 、 ｎ Ｑ ｔｆｆの状態を維持する
。
子に入力が消失する（アンドゲート６が不導通となるこ
とに伴う）からクロック入力端子Ｃに加わる信号に何ら
の影響も受けられることなく、出力端子Ｑ、Ｑはそれぞ
れＩ ｌ ９１ 、 ｎ Ｑ ｔｆｆの状態を維持する
。
ここで、本発明の必要欠くことのできない遅れ回路３の
作用に伴って時点ｔ１において当該遅れ回路３の出力は
”０１１であるため論理回路７の論理ミスを生じる余地
がない。
作用に伴って時点ｔ１において当該遅れ回路３の出力は
”０１１であるため論理回路７の論理ミスを生じる余地
がない。
このような動作を経て時点ｔ１以後は商用に同期したパ
ルスＳ５がそのまま論理回路７の出力となる。
ルスＳ５がそのまま論理回路７の出力となる。
よって、インパーク駆動用パルス分配器８は発振器１か
らのパルスを基に作られる遅れ回路３からの出力信号Ｓ
３による制御から商用に同期したパルスＳ５による制御
に切替が完了し、パルス分配器８はインバータを商用電
源と同一位相にて駆動させることになる。
らのパルスを基に作られる遅れ回路３からの出力信号Ｓ
３による制御から商用に同期したパルスＳ５による制御
に切替が完了し、パルス分配器８はインバータを商用電
源と同一位相にて駆動させることになる。
以後ファンブロワ−駆動用電動機等の負荷を商用電源に
て運転するに際しての切替が円滑になされる。
て運転するに際しての切替が円滑になされる。
今、仮に第１図中に示されている本発明の要旨をなす遅
れ回路３が存在しなかったとすれば、同期点検出信号Ｓ
７において論理回路７の論理ミスが発生することがある
が、これを第３図に示すグラフによって説明する。
れ回路３が存在しなかったとすれば、同期点検出信号Ｓ
７において論理回路７の論理ミスが発生することがある
が、これを第３図に示すグラフによって説明する。
即ち、ＮＯＴ素子４への入力とナントゲート７ｃの一方
端に加わる入力とが同相となることに伴ってまず時点ｔ
ｏ′において同期点検出信号Ｓ７が入ると、Ｊ−に、Ｆ
−Ｆのクロック端子Ｃの入力としてのＮＯＴ素子４から
の出力信号Ｓ４の立下り時点ｔ１′においてＪ−Ｋ。
端に加わる入力とが同相となることに伴ってまず時点ｔ
ｏ′において同期点検出信号Ｓ７が入ると、Ｊ−に、Ｆ
−Ｆのクロック端子Ｃの入力としてのＮＯＴ素子４から
の出力信号Ｓ４の立下り時点ｔ１′においてＪ−Ｋ。
Ｆ−Ｆ５が反転するが、このとき論理回路７が不安定と
なって第３図グラフＳ６に示す通りパルスＰが出される
こととなる。
なって第３図グラフＳ６に示す通りパルスＰが出される
こととなる。
このパルスＰはパルス分配器８を作動させ、ひいてはパ
ルス分配器８への入力信号が発振器１に基づくパルス信
号より商用に同期したパルスへの円滑なる切替が不可能
となるものである。
ルス分配器８への入力信号が発振器１に基づくパルス信
号より商用に同期したパルスへの円滑なる切替が不可能
となるものである。
要するに遅れ回路３の欠除はパルス分配器８を誤って駆
動するパルスＰの発生を来し実用に供し得ないものであ
る。
動するパルスＰの発生を来し実用に供し得ないものであ
る。
なお、上記第１図の構成は１具体例を示しているもので
、例えば、ＮＯＴ素子４を省略し、パルスの立上り動作
にてＪ−に、Ｆ−Ｆ５を動作させる回路とすることもで
きる。
、例えば、ＮＯＴ素子４を省略し、パルスの立上り動作
にてＪ−に、Ｆ−Ｆ５を動作させる回路とすることもで
きる。
以上述べたように本発明に係るインバータ発振器の同期
切替方法はインバータを商用に同期したパルスにて駆動
し商用電源に同期化する場合において、インバータ用発
振器から第１の矩形波パルスを作ると同時にこの第１の
矩形波パルスの立上り時点を遅らせた第２の矩形波パル
スを作り、第１の矩形波パルスの立上り時点においてＪ
−Ｋ。
切替方法はインバータを商用に同期したパルスにて駆動
し商用電源に同期化する場合において、インバータ用発
振器から第１の矩形波パルスを作ると同時にこの第１の
矩形波パルスの立上り時点を遅らせた第２の矩形波パル
スを作り、第１の矩形波パルスの立上り時点においてＪ
−Ｋ。
Ｆ−Ｆの動作を伴ってインパークの動作信号を上記第２
の矩形波パルスから商用電源に同期したパルスに切替え
るようにしたものである。
の矩形波パルスから商用電源に同期したパルスに切替え
るようにしたものである。
このような構成に基づいて第３図に示すような切替時の
論理不安定に基づいて不良パルス発生の余地がなく、常
に発振器によってもたらされるパルスから商用に同期し
たパルスに同期を保って円滑に切替ができる特徴を有す
るものである。
論理不安定に基づいて不良パルス発生の余地がなく、常
に発振器によってもたらされるパルスから商用に同期し
たパルスに同期を保って円滑に切替ができる特徴を有す
るものである。
第１図は回路図、第２図は本発明回路の動作を説明する
ためのグラフ、第３図は従来の回路における動作を説明
するためのグラフである。 １・・・・・・発振器、２・・・・・・矩形波発生回路
、３・・・・・・遅れ回路、４・・・・・・ＮＯＴ素子
、５・・・・・・フリップフロップ、６・・・・・・ア
ンドゲート、７・・・・・・論理回路。
ためのグラフ、第３図は従来の回路における動作を説明
するためのグラフである。 １・・・・・・発振器、２・・・・・・矩形波発生回路
、３・・・・・・遅れ回路、４・・・・・・ＮＯＴ素子
、５・・・・・・フリップフロップ、６・・・・・・ア
ンドゲート、７・・・・・・論理回路。
Claims (1)
- 【特許請求の範囲】 １ 同期点検信号と自己の否定出力とのアンド条件によ
り動作状態を確立するフリップフロップ、発振器、当該
発振器より発生するパルスを基に矩形波を発生する第１
の矩形波発生回路、上記第１の矩形波発生回路より出力
される矩形波の立上り時点の遅れた矩形波を発生する第
２の矩形波発生回路、上記フリップフロップの出力によ
って制御される第２の矩形波発生回路の出力と商用電源
に同期した信号とのスイッチ用論理回路を備え、上記フ
リップフロップの動作状態にて第１の矩形波の立上り時
点にて上記フリップフロップ出力を反転させるようにし
たことを特徴とするインバータ駆動用信号の同期切替装
置。 ２ 第１の矩形波の否定出力の立下り信号にてフリップ
フロップの出力を反転させてなる特許請求の範囲第１項
記載のインバータ駆動用信号の同期切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54118640A JPS5840920B2 (ja) | 1979-09-13 | 1979-09-13 | インバ−タ駆動用信号の同期切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54118640A JPS5840920B2 (ja) | 1979-09-13 | 1979-09-13 | インバ−タ駆動用信号の同期切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5641773A JPS5641773A (en) | 1981-04-18 |
| JPS5840920B2 true JPS5840920B2 (ja) | 1983-09-08 |
Family
ID=14741538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54118640A Expired JPS5840920B2 (ja) | 1979-09-13 | 1979-09-13 | インバ−タ駆動用信号の同期切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840920B2 (ja) |
-
1979
- 1979-09-13 JP JP54118640A patent/JPS5840920B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5641773A (en) | 1981-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3225301A (en) | Pulse resynchronizing system for converting asynchronous, random length data signal into data signal synchronous with clock signal | |
| US4621316A (en) | Inverter control circuit | |
| GB2128832A (en) | Improvements in or relating to interface circuits for synchronisation signal generators | |
| US10530349B1 (en) | Signal transmission device and drive device | |
| JPH11191727A (ja) | パルス整形回路 | |
| US4061930A (en) | Base drive inhibit circuit | |
| US4129793A (en) | High speed true/complement driver | |
| JPS5840920B2 (ja) | インバ−タ駆動用信号の同期切替装置 | |
| KR940025177A (ko) | 리세트 논리회로 및 방법 | |
| GB1570435A (en) | Circuit arrangements for dynamic braking of a synchronous three-phase motors | |
| CN116647215B (zh) | 一种差分时钟驱动电路开关过程中的毛刺消除方法及电路 | |
| JP3654103B2 (ja) | スイッチ制御回路 | |
| KR0133393Y1 (ko) | 복수계전기의 순차제어회로 | |
| US6201716B1 (en) | Controller of power supplying apparatus with short circuit preventing means | |
| SU632061A1 (ru) | Д- триггер | |
| SU900422A1 (ru) | Формирователь импульсов | |
| SU448605A1 (ru) | Выходной каскад | |
| SU372631A1 (ru) | Устройство для стабилизации скорости электродвигателя постоянного тока | |
| JP2539383B2 (ja) | 直流モ−タのパルス幅変調制御方式 | |
| RU1781816C (ru) | Устройство дл формировани серий импульсов | |
| KR100248710B1 (ko) | 세탁기의스위칭소자구동장치 | |
| KR100200493B1 (ko) | 구동회로의 접지전압 노이즈 감소회로 | |
| SU733106A1 (ru) | Устройство управлени тиристорным коммутатором переменного тока | |
| SU1270883A1 (ru) | Функциональный генератор | |
| WO2015048931A1 (en) | H-bridge gate control circuit |