JPS5839373A - Pattern recognition device - Google Patents

Pattern recognition device

Info

Publication number
JPS5839373A
JPS5839373A JP56138038A JP13803881A JPS5839373A JP S5839373 A JPS5839373 A JP S5839373A JP 56138038 A JP56138038 A JP 56138038A JP 13803881 A JP13803881 A JP 13803881A JP S5839373 A JPS5839373 A JP S5839373A
Authority
JP
Japan
Prior art keywords
circuit
signal
pattern recognition
picture
camera
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56138038A
Other languages
Japanese (ja)
Inventor
Koichi Tanigawa
谷川 耕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP56138038A priority Critical patent/JPS5839373A/en
Publication of JPS5839373A publication Critical patent/JPS5839373A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/10Image acquisition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Image Analysis (AREA)
  • Image Processing (AREA)
  • Character Discrimination (AREA)

Abstract

PURPOSE:To perform accurate pattern recognition by irradiating isolated points on a pattern to be recognized with light beam, and then judging the size and shape of an obtained split picture through a picture processing circuit. CONSTITUTION:Isolated points at some part of a semiconductor wafer where dicing is to be done are irradiated with light beam, and picked up by a TV camera 20 to obtain a composite picture of split pictures. The picture value is converted by a binary coding circuit 21 into a binary signal. The binary-coded signal is supplied to a white mask extracting circuit 24 through a smoothing circuit 23. The circuit 24 extracts a white mask from the smoothed picture and stored position coordinates in the white mask in a local memory circuit 25. Then, a mixing circuit 26 mixes all of the binary-coded signal, smoothed signal, and extracted signal of white-mask from the circuits 23-25 into one, and transfers the composite signal to a monitor display circuit 27. Consequently, accurate pattern recognition is performed accurately even with the resolution of a conventional TV camera.

Description

【発明の詳細な説明】 この発明は、半導体製造装置等にて実用化か推進されて
いるパターン認識装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pattern recognition device that is being put into practical use or being promoted in semiconductor manufacturing equipment and the like.

一般に、生産の省力化を図る有効な手法として、最近注
目されている技術に、視覚パターン認識かある。そこで
、半導体製造の場合を例にとり、視覚パターン認識(以
降は単にパターン認識と呼ぶ)について述べると、次の
とおりである。すなわち、第1図に概略構成を示すよう
に、例えば被認識物lの位置決め自動化を図るには、光
源2より被認識物lヘビーム状の光線3を照射し、TV
カメラ4により撮影を行い、映像信号をアナログ−ディ
ジタル変換して2値化する2値化回路5を経て画像処理
回路6へ伝達して、目標の位置決めポジションとのずれ
を検出して、被認識物lの移送手段、例えば、X−Yテ
ーブル7を駆動させている0しかしなから、このパター
ン認識においては、画像の僚細なフントラストを判断す
るには、TVカメラ4の解像度が十分とは言えず、しか
も、画像処理回路6の機能向上を図って解決りようとす
れば、回路素子の製造か困IIなために原価高となり実
用性が欠ける等の問題があった。
In general, visual pattern recognition is a technology that has recently attracted attention as an effective method for saving labor in production. Taking the case of semiconductor manufacturing as an example, visual pattern recognition (hereinafter simply referred to as pattern recognition) will be described as follows. That is, as the schematic configuration is shown in FIG. 1, for example, in order to automate the positioning of the object to be recognized, a light beam 3 in the shape of a beam is irradiated onto the object to be recognized from the light source 2, and the TV
A camera 4 takes a picture, converts the video signal from analog to digital, and transmits it to an image processing circuit 6 via a binarization circuit 5, which converts the video signal into a binary value, detects the deviation from the target position, and However, in this pattern recognition, the resolution of the TV camera 4 is not sufficient to judge the minute traces of the image. Furthermore, if an attempt was made to solve the problem by improving the functionality of the image processing circuit 6, there would be problems such as the difficulty in manufacturing the circuit elements, resulting in high costs and lack of practicality.

この発明は、以上の間頌を考慮して提案するもので、現
状のTVカメラの解像度であっても十分機能を発挿する
パターン認識装置を提供できるものであり、被認識パタ
ーン上の離隔した諸点へ夫々光線を照射し、各々TVカ
メラへ入力して合成したスプリット画像を得て、スプリ
ント画像の寸法形状を、位置座標の検知・演算処理を行
わせる画像処理回路によって判断させるパターン認識装
置とすることを特徴としている。次にこの発明の一具体
的実施例を説明する。
This invention is proposed in consideration of the above ode, and is capable of providing a pattern recognition device that has sufficient functions even at the resolution of the current TV camera. A pattern recognition device that irradiates each point with a light beam, inputs each to a TV camera to obtain a composite split image, and determines the size and shape of the sprint image by an image processing circuit that detects and performs calculation processing of position coordinates. It is characterized by Next, a specific embodiment of the present invention will be described.

実施例としては、牛導体ウェーへのダイシング作業への
利用について述べるか、前提とする従来よりのダイシン
グ作業から説明する。第2図は、例え[、多iの逆メサ
型パワートランジスタ素子8.8.・・・・・・を区画
区分する区分線すなわち、ダイシング予定II9.91
・・・・・・に沿って、細部の円Aを拡大して示す第3
図のように、ベベルエソチンゲmI0,1(1,・・・
・・・を設けたものである。そして、パターン認識を行
うために、ウェーハを光透M性の透明なダイ上に仮固看
・載置して、ダイの下方より平行光線を照射することに
より、ベベルエンチング溝10,10.・・・・・・が
設けられ、ウェーへ肉厚カ薄いダイシング予定線9,9
.・・・・・のみを光透過させて、ダイシング予定部分
11,11.・・・・・・の概略パターンを形成すると
ともに、ウェーへ上方より別途−光源より光を照射り、
T4カメラにより、先述の第1図の要領で撮影を行って
パターン認識を行わせるものである〇 さて、この発明の実施例は、まず、第3図に示したダイ
シング予定部分11,11.・・・・・・ の概略パタ
ーンを基にして、次に示すスプリント画像を得る。
As an example, the application to dicing work for cow conductor wafers will be described, or the conventional dicing work based on the premise will be explained. FIG. 2 shows an example of a multi-i inverted mesa power transistor element 8.8. . . . The dividing line that divides into sections, that is, the dicing schedule II9.91
The third diagram shows the detailed circle A enlarged along ...
As shown in the figure, bevel esotinge mI0,1(1,...
...is established. Then, in order to perform pattern recognition, the wafer is temporarily fixed and placed on a transparent M-transparent die, and a parallel light beam is irradiated from below the die to form the bevel-etched grooves 10, 10. . . . is provided, and the planned dicing lines 9, 9 for wafers are
.. . . . Only the portions to be diced 11, 11 . While forming a rough pattern of..., irradiate light from a separate light source onto the wafer from above,
Pattern recognition is performed by photographing with a T4 camera in the same manner as shown in FIG. ...... The following sprint image is obtained based on the outline pattern.

すなわち、第2図に示したウェーノーの所望の2点B、
Oを含む細部を各々撮影して得た画像B′及びC″を、
第4図伝)に示すように、上半分の画像及び下半分の画
像とを合せて合成画像りを作る0そこで第4図m)のよ
うに、ダイシング予定部分11つまりウェーハに対する
下方よりの透過光が貫かれてくる部分の、TVカメラに
よって光電変換にて形成される電気信号レベルすなわち
白レベルと、ダイシングされない部分12におけるウェ
ーへ上方よりの反射光のみによって形成される電気信号
レベルすなわち黒レベルとを2値化し、白レベルとなる
ダイシング予定部分11のr−y座標表示を行わせるた
めに、TVカメラにより、ディスプレイに2値化画像を
描かせるとともに、次に述べる通りマイクロコンピュー
タ等奴記憶・判絢1させる。つまり、この発明の原理は
、第4□□□知に示すように、白レベル発生地帯(以降
白マスクWと呼ぶ)であるダイシング予定部llc/)
画像のy軸方向に沿った数ピントの縦列ライン13を、
X軸方向に沿って移動させながら刻々得られる2 i(
t<化情報、つまり、ライン13の頭初座枠、最終座標
、白マスクWの幅寸法を記憶・判断させて、白マスクW
における中心線の割り出しや゛y軸方向に対する傾き等
を算用させるのである。
That is, the desired two points B of Wehno shown in FIG.
Images B' and C'' obtained by photographing the details including O, respectively, are
As shown in Fig. 4), a composite image is created by combining the upper half image and the lower half image.Therefore, as shown in Fig. 4m), the dicing area 11, that is, the wafer, is transmitted from below. The electric signal level, that is, the white level, formed by photoelectric conversion by the TV camera in the part where the light penetrates, and the electric signal level, that is, the black level, that is formed only by the light reflected from above to the wafer in the part 12 that is not diced. In order to display the ry coordinates of the area 11 to be diced, which will be the white level, a TV camera is used to draw the binarized image on the display, and as described below, the microcomputer etc.・Make the grade 1. In other words, the principle of this invention is that, as shown in the fourth □□□ knowledge, the dicing scheduled area llc/) is the white level generation area (hereinafter referred to as white mask W).
A column line 13 of several focuses along the y-axis direction of the image,
2 i(
t< conversion information, that is, the starting frame of line 13, the final coordinates, and the width dimension of the white mask W are memorized and determined, and the white mask W is
This involves calculating the center line and the inclination with respect to the y-axis direction.

第5図は、この発明の実施例を示すパターン、78識装
置、の概略構成を示すブロック線図であり、2QはTV
カメラ、21は、マイクロコンピュータのデータバスよ
り転送されたディジタル信号ヲ、一旦、アナログ信号で
あるTVカメラのビデオ信号と比較しながら2値化する
公知の2値化回路、22は、画像の水平・垂直走査基準
となる駆動信号や外s同期信号、及びマイクロコンピュ
ータへ記憶させるためにメモリへり四ツク信号等を発生
はせる同期信号発生回路、23tI′i、2値化信号を
厳密化するための平滑化回路、24は平滑化された両像
信号から所要の白マスクを抽出する回路、25は白マス
ク中の位置座標を記憶するためのローカルメモリ回路、
26は、2値化信号、平滑化信号。
FIG. 5 is a block diagram showing a schematic configuration of a pattern and 78 recognition device showing an embodiment of the present invention, and 2Q is a
A camera 21 is a known binarization circuit that binarizes the digital signal transferred from the data bus of the microcomputer while comparing it with an analog video signal of the TV camera.・A synchronization signal generation circuit that generates a drive signal that serves as a vertical scanning reference, an external synchronization signal, and a memory edge signal to be stored in a microcomputer, 23tI'i, to make the binary signal stricter 24 is a circuit for extracting a required white mask from the smoothed both image signals; 25 is a local memory circuit for storing position coordinates in the white mask;
26 is a binary signal and a smoothed signal.

白マスク抽出信号を全て混合・合成して、モニタ表示回
路27へ転送するための混合回路である。
This is a mixing circuit for mixing and synthesizing all the white mask extraction signals and transmitting the result to the monitor display circuit 27.

つぎに、各部回路について、概要をブロック図を参照し
なから説明する。まず、第6図は、2値化回路のブロッ
ク図であり、28Fi、マイクロコンピュータのデータ
バスより転送されるディジタルデータ29を、後述のT
4カメラによるビデオ信号と、2値化のために比較可能
とする目的で設けるディジタル−アナ四グ変換回路、そ
して、30はTVカメラより得られた生のアナログ情報
であるビデオ信号、31はそのビデオ信号を画定しヘル
で保存するクランプ回路、32は、バッファ兼用の増幅
器、33は、ディジタル−アナ四グ変換 6− 器28と増幅器32の出力を比較し、つまり、一定のス
レシュホールドレベルを越えているか否かを弁別させ白
レベル又は黒レベルを夫々2匍化伯号34として出力さ
せる比較器、そして35はビデオ信号30と2値化信号
34とを選択切替えしたり、外部ブロックと同期させる
同期化信号やカーソル信号等36を種々選択してモニタ
信号37として出力する併合切替回路である。
Next, the outline of each circuit will be explained with reference to block diagrams. First, FIG. 6 is a block diagram of a binarization circuit, in which digital data 29 transferred from a data bus of a 28Fi microcomputer is
4 a video signal from the camera and a digital-to-analog conversion circuit provided for the purpose of making it comparable for binarization; 30 is the video signal which is raw analog information obtained from the TV camera; 31 is the video signal; 32 is an amplifier that also serves as a buffer; 33 is a digital-to-analog converter; A comparator that discriminates whether or not the level exceeds the level and outputs the white level or black level as a binary signal 34, and 35 selects and switches between the video signal 30 and the binarized signal 34, and synchronizes with an external block. This is a merging switching circuit that selects various synchronization signals, cursor signals, etc. 36 to output as a monitor signal 37.

第7図は、平滑化回路のブロック図であり、2値化回路
21より出力された2価化信号34を。
FIG. 7 is a block diagram of the smoothing circuit, and shows the binary signal 34 output from the binarizing circuit 21.

第4図(B)に示した縦列ライン13毎に、シフトレジ
スタ28,3Q、40とラインメモリ41 ’、 42
及びアドレスカウンタ43.アンド出力ゲート44から
なるブロック45を数段接続して構成したものである。
For each column line 13 shown in FIG. 4(B), shift registers 28, 3Q, 40 and line memories 41', 42 are provided.
and address counter 43. It is constructed by connecting several stages of blocks 45 consisting of AND output gates 44.

第8図は、白マスク抽出回路のブロック図で、第7図で
示した平滑化回路の平滑化画像信号を、一時保持するラ
ンチ461〜46ル及び47.〜47n、夫々のランチ
と縦接続されている比較的小容量であるかビット数か多
く採れるラインメモリ481〜48n及び491〜49
rL1 アドレスカウンタ50、そしてオアゲート51
1〜51fiとナントゲート52゜53.54とからな
る白レベル連続の是否を判定ゲート55を主として接続
することによって構成されている。尚、この白マスク抽
出回路は、ラインメモリ481〜4Bnを固定ラインE
用とし、ラインメモリ491〜49nを可動ラインF用
に選定して使用すると、白レベル地帯と黒レベル地帯と
の境界、つまり1画像の輪郭を明確に判別することがで
きる0またこの白マスク抽出回路は、平滑化回路23と
協動じているので、正確な2値化x −y座標が得られ
る。
FIG. 8 is a block diagram of the white mask extraction circuit, showing the launches 461 to 46 and 47. which temporarily hold the smoothed image signal of the smoothing circuit shown in FIG. ~47n, line memories 481 to 48n and 491 to 49 that have a relatively small capacity or have a large number of bits and are vertically connected to each launch.
rL1 address counter 50 and or gate 51
1 to 51fi and Nantes gates 52°, 53, and 54, which determine whether or not the white level is continuous. Note that this white mask extraction circuit stores line memories 481 to 4Bn as fixed lines E.
If the line memories 491 to 49n are selected and used for the movable line F, the boundary between the white level zone and the black level zone, that is, the outline of one image, can be clearly distinguished. The circuit cooperates with a smoothing circuit 23 so that accurate binarized x-y coordinates are obtained.

第9図は、ローカルメモリ回路のブロック図で、白マス
ク抽出回路の出力信号56及び外部ブロックの同期信号
36′を入力して、第4図(B)に示した縦列ライン1
3のX軸方向及びy軸方向の限界を設定するために、マ
イクロコンピュータの通常は、ディジタルスイッチを介
して転送されたデータを保持するラッチ57.58より
のデータと、出力信号レベルをデータ化する白レベルカ
ウンタ59よりの出力データを各々比較するディジタル
比ta60.61、比較の結果を出力してラッチパルス
を受けるとともに、白・レベルカウンタ59Lび、?イ
クロコンピュータに予め設定したX軸、y軸方向の分割
容量分を記憶するローカルメモリ62より主として構成
されている。
FIG. 9 is a block diagram of the local memory circuit, in which the output signal 56 of the white mask extraction circuit and the synchronization signal 36' of the external block are input, and the column line 1 shown in FIG.
In order to set the X-axis and Y-axis limits of 3, the microcomputer usually converts the data from latches 57 and 58 that hold the data transferred via digital switches and the output signal level into data. The digital ratio ta60.61 is used to compare the output data from the white level counter 59, and the result of the comparison is outputted and receives a latch pulse, and the white/level counter 59L and ? It mainly consists of a local memory 62 that stores divided capacities in the X-axis and y-axis directions set in advance in the microcomputer.

尚、同期信号発生回路22、混合回路26、モニタ表示
回路については、従来より公知化されている回路を適用
すればよく、実施例における説明を省略した。
Incidentally, as for the synchronizing signal generating circuit 22, the mixing circuit 26, and the monitor display circuit, conventionally known circuits may be applied, and their explanations in the embodiments are omitted.

以上の結果、この実施例によるパターン認識装憧は、半
導体ウェーへ上のダイシング開始点(E点)と終了点(
0点)を予め設定し、各々のスプリント画像について、
位置座標の検知・演算を行わせることによって、ダイシ
ング予定l(11上の中心m9の割り出しや、X軸方向
又triy軸方向への曲り具合や、ウェー八全体のダイ
サに対する傾きを正確に把捉することができる。
As a result of the above, the pattern recognition system according to this embodiment can be applied to the upper dicing start point (E point) and the upper dicing end point (E point) on the semiconductor wafer.
0 points) in advance, and for each sprint image,
By detecting and calculating the position coordinates, it is possible to accurately determine the center m9 on the dicing schedule (11), the degree of bending in the be able to.

上記の実施例は〜半導体ウェーへの分割について述べた
が、この発8LJは、これに限定すべきでは 9− なく、例えばシート状ワークを、正確な設定パターンに
従って加工する場合等に活用することができる。
Although the above embodiment described the division into ~ semiconductor wafers, this generation 8LJ should not be limited to this.9- It can also be used, for example, when processing a sheet-like work according to an accurate set pattern. Can be done.

この発明によれば、被認識パターン状の離隔した諸点へ
光線を照射して、得られたスプリント画像を、2値化回
路、平滑化回路、白マスク抽出回路、ローカルメモリ回
路等により位置座標検知・演算処理して、正確なパター
ン認識が可能であり、極めて実現性・作業性が優れてい
る効果を奏する。
According to this invention, a light beam is irradiated to various points separated from each other in a pattern to be recognized, and the resulting sprint image is detected by position coordinates using a binarization circuit, a smoothing circuit, a white mask extraction circuit, a local memory circuit, etc. - Accurate pattern recognition is possible through arithmetic processing, resulting in extremely high feasibility and workability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来のパターン認識装置の概略構成を示すブ
ロック図、第2図は、半導体ウェーへの平面図、第3図
は、その小円AKおける拡大模式図、第4図乃至第9図
は、この発明に係り、第4図(A)及びυ)t/′iス
プリント画像を示す拡大模式図、第5図は、この発明の
実施例のパターン認識装置のブロック図、第6図は2値
化回路のブロック図、第7図は、平滑化回路のブロック
図、第8図は、白マスク抽出回路のブロック図、第9図
は、ロー l O− カルメモリ回路のブロック図である。 B・・・・・ B点、     0・・・・・・ 0点
、D・・・・・スプリント画像、20 ・・−T Vカ
メラ、21・・・・・・ 2値化回路、 23・・・・
・・平滑化fiil F?、24・・・・・白マスク抽
出回路、 25・・・・・・ローカルメモリ回路。 ll−
FIG. 1 is a block diagram showing a schematic configuration of a conventional pattern recognition device, FIG. 2 is a plan view of a semiconductor wafer, FIG. 3 is an enlarged schematic diagram of the small circle AK, and FIGS. The figures relate to the present invention; FIG. 4 is an enlarged schematic diagram showing (A) and υ) t/'i sprint images; FIG. 5 is a block diagram of a pattern recognition device according to an embodiment of the present invention; and FIG. is a block diagram of the binarization circuit, FIG. 7 is a block diagram of the smoothing circuit, FIG. 8 is a block diagram of the white mask extraction circuit, and FIG. 9 is a block diagram of the local memory circuit. . B...B point, 0...0 point, D...Sprint image, 20...-TV camera, 21...Binarization circuit, 23. ...
...Smoothing file F? , 24... White mask extraction circuit, 25... Local memory circuit. ll-

Claims (1)

【特許請求の範囲】[Claims] 被認識パターンへ、光線を照射してTVカメラにより撮
影して得た映像信号を処理するパターン認識装置におい
て、被認識パターン上の離隔した諸点へ夫々光線を照射
し、各々TVカメラへ入力して合成したスプリット画像
を得て、スプリント画像の寸法形状を、位置座標の検知
・演算処理を行わせる画像処理回路によって判断させる
ことを特徴とするパターン認識装置。
In a pattern recognition device that processes a video signal obtained by irradiating a light beam onto a pattern to be recognized and photographing it with a TV camera, the light beam is irradiated at various distant points on the pattern to be recognized, and each is input to the TV camera. A pattern recognition device characterized in that a synthesized split image is obtained and the size and shape of the splint image is determined by an image processing circuit that performs position coordinate detection and arithmetic processing.
JP56138038A 1981-08-31 1981-08-31 Pattern recognition device Pending JPS5839373A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56138038A JPS5839373A (en) 1981-08-31 1981-08-31 Pattern recognition device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56138038A JPS5839373A (en) 1981-08-31 1981-08-31 Pattern recognition device

Publications (1)

Publication Number Publication Date
JPS5839373A true JPS5839373A (en) 1983-03-08

Family

ID=15212574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56138038A Pending JPS5839373A (en) 1981-08-31 1981-08-31 Pattern recognition device

Country Status (1)

Country Link
JP (1) JPS5839373A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6075974A (en) * 1983-09-30 1985-04-30 Toshiba Corp Picture processor
US5405445A (en) * 1991-12-11 1995-04-11 Fujitsu Limited Vacuum extraction system for chemical vapor deposition reactor vessel and trapping device incorporated therein

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6075974A (en) * 1983-09-30 1985-04-30 Toshiba Corp Picture processor
JPH037993B2 (en) * 1983-09-30 1991-02-04 Tokyo Shibaura Electric Co
US5405445A (en) * 1991-12-11 1995-04-11 Fujitsu Limited Vacuum extraction system for chemical vapor deposition reactor vessel and trapping device incorporated therein

Similar Documents

Publication Publication Date Title
JPS5839373A (en) Pattern recognition device
JPS58189781A (en) Pattern recognizer
JPH0833917B2 (en) Graphic input processing device by intelligent conversation processing
JPS6346583A (en) Pattern recognizing method
JPS61114381A (en) Stereoscopic viewing device
RU2165596C1 (en) Process of actualization of digital maps of locality
JPS62221783A (en) Area extracting system
JPS61206389A (en) Pattern discriminator
JPS59152788A (en) Binary coding system
JPS61290305A (en) Preparation of reference pattern
JPH0139153B2 (en)
JPH0198076A (en) Pattern detecting device
JPH0573056B2 (en)
JPS62297981A (en) Binarization system for image
JPS577134A (en) Recognition apparatus
JPH05113315A (en) Detecting method for center position of circular image data
JPS63223988A (en) Character area setting system
JPH07113972B2 (en) Reference point detection method
JPH01181165A (en) Tilt detecting device
JPH07104137B2 (en) Method of detecting the rotation angle of the target pattern
JPH0521269B2 (en)
JPS6361375A (en) Binarization method for image processing
JPS61148303A (en) Detection of mark center position
JPS60101676A (en) Picture processing method
JPS62137988A (en) Binary-coded picture processing method