JPS5839318B2 - multifunctional electronic clock - Google Patents

multifunctional electronic clock

Info

Publication number
JPS5839318B2
JPS5839318B2 JP51086327A JP8632776A JPS5839318B2 JP S5839318 B2 JPS5839318 B2 JP S5839318B2 JP 51086327 A JP51086327 A JP 51086327A JP 8632776 A JP8632776 A JP 8632776A JP S5839318 B2 JPS5839318 B2 JP S5839318B2
Authority
JP
Japan
Prior art keywords
function
alarm
circuit
counting
elapsed time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51086327A
Other languages
Japanese (ja)
Other versions
JPS5312362A (en
Inventor
充裕 村田
新吾 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP51086327A priority Critical patent/JPS5839318B2/en
Publication of JPS5312362A publication Critical patent/JPS5312362A/en
Publication of JPS5839318B2 publication Critical patent/JPS5839318B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G5/00Setting, i.e. correcting or changing, the time-indication
    • G04G5/04Setting, i.e. correcting or changing, the time-indication by setting each of the displayed values, e.g. date, hour, independently

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Description

【発明の詳細な説明】 本発明は、時刻表示機能あるいはカレンダー表示機能等
の標準的機能部の他に、第1の付加機能部としてアラー
ム機能部を、さらに第2の付加機能部としてタイマーあ
るいはクロノグラフ等の経過時間測定機能部を少くとも
有する多機能電子時計に関するものである。
DETAILED DESCRIPTION OF THE INVENTION In addition to standard functional sections such as a time display function or a calendar display function, the present invention provides an alarm function section as a first additional function section, and a timer or a second additional function section. The present invention relates to a multifunctional electronic timepiece having at least an elapsed time measuring function such as a chronograph.

近年、時間標準として水晶振動子を備え、液晶等を使用
した電子光学的表示装置によって時刻の表示を行う、い
わゆるデジタル表示式電子時計が急速に普及されつつあ
る。
In recent years, so-called digital display type electronic watches, which are equipped with a crystal oscillator as a time standard and display the time using an electro-optical display device using a liquid crystal or the like, are rapidly becoming popular.

また前述のデジタル表示式電子時計においては、外部操
作用のスイッチ類の他には可動部を全く設ける必要が無
く、複雑な付加機能の装備も電子回路によって処理する
ことが可能なために、比較的容易に時計を多機能化して
いくことができる。
In addition, the digital display type electronic clock mentioned above does not require any moving parts other than switches for external operation, and the installation of complex additional functions can be handled by electronic circuits. You can easily make your watch multifunctional.

このために従来においても、時刻表示機能、カレンダー
表示機能等の標準的機能の他に、さらに複数の付加機能
を備えた多機能電子時計が提案されている。
For this reason, multifunctional electronic watches have been proposed in the past that have a plurality of additional functions in addition to standard functions such as a time display function and a calendar display function.

しかし上記のような従来の多機能電子時計においては、
前記の標準的機能の他に設けられた複数の付加機能は、
それぞれ全く独立したものとしてあり、複数の付加機能
相互間をシステム的に結合したものは無かった。
However, in conventional multi-function electronic watches such as those mentioned above,
In addition to the standard functions mentioned above, several additional functions are provided.
Each of them was completely independent, and there was no system that combined multiple additional functions with each other.

このために従来の多機能電子時計においては、時計に設
けられたそれぞれの付加機能から当然得られるはずの使
用効果を引き出すことはできても、それ以上の特別な使
用価値、使用効果を提供することはできなかった。
For this reason, in conventional multi-function electronic watches, although it is possible to derive the usage effects that should naturally be obtained from each additional function provided on the watch, it is not possible to provide special usage value and usage effects beyond that. I couldn't do that.

本発明の目的は、前記の標準的機能の他に設けられた複
数の付加機能相互間をシステム的に結合することにより
、付加機能の使用価値の非常に高い多機能電子時計を構
成することにある。
An object of the present invention is to construct a multifunctional electronic timepiece with very high utility value of additional functions by systematically combining a plurality of additional functions provided in addition to the standard functions described above. be.

具体的には本発明は、前記の複数の付加機能相互間をシ
ステム的に結合しておくことにより、あらかじめ設定し
た機能モード移行プログラムに従って、1つの付加機能
から他の付加機能へと、複数の付加機能を連続的に動作
させることが可能に構成された多機能電子時計によって
特徴づけられるものである。
Specifically, the present invention systemically connects the plurality of additional functions to each other, so that a plurality of additional functions can be transferred from one additional function to another according to a function mode transition program set in advance. It is characterized by a multifunctional electronic timepiece that is configured to allow additional functions to be operated continuously.

以下、図に従って本発明の詳細についての説明を行う。Hereinafter, details of the present invention will be explained according to the drawings.

第1図は、本発明の一実施例による多機能電子時計の回
路構成の概略を示すブロック線図であり、本実施例の時
計は、時刻表示機能、カレンダー表示機能よりなる標準
的機能の他に、付加機能としてクロノグラフ機能および
アラーム機能を備えている。
FIG. 1 is a block diagram schematically showing the circuit configuration of a multifunctional electronic timepiece according to an embodiment of the present invention.The timepiece of this embodiment has standard functions including a time display function and a calendar display function. It also has additional functions such as a chronograph function and an alarm function.

また本実施例の時計においては、前記のクロノグラフ機
能とアラーム機能とがシステム的に結合されているため
に、通常のクロノグラフ機能付時計あるいはアラーム機
能付時計と同様に使用できることはもちろんであるが、
その他にアラーム機能部の動作に応じてクロノグラフ機
能部の動作が引き起こされる付加機能連続動作モードを
設定する機能、すなわちプログラムアラーム設定機能を
有しており、この点について最初に簡単に説明しておく
Furthermore, since the chronograph function and alarm function described above are systematically combined in the watch of this embodiment, it can of course be used in the same way as a normal chronograph function watch or an alarm function watch. but,
In addition, it has a function to set an additional function continuous operation mode in which the operation of the chronograph function part is triggered according to the operation of the alarm function part, that is, a program alarm setting function.This point will be briefly explained first. put.

すなわち前記のプログラムアラームの機能が設定されて
る状態においては、時計の時刻がアラーム設定時刻と一
致すると同時に、アラームブザーが鳴り始めるのみでな
く、クロノグラフ機能も同時に動作スタートされ、それ
に伴なって時計の表示モードもクロノグラフ表示モード
に自動的に移行するように構成されている。
In other words, when the above-mentioned program alarm function is set, when the clock time matches the alarm setting time, not only will the alarm buzzer start sounding, but the chronograph function will also start operating at the same time, and the clock will start operating at the same time. The display mode of the watch is also configured to automatically shift to the chronograph display mode.

このために本実施例の時計は、後述するように種々の目
的に対して、非常に有効な使用価値を有するものとなっ
ている。
For this reason, the timepiece of this embodiment has extremely useful value for various purposes as will be described later.

第1図において、1は水晶発振回路、2//′i分周回
路であり、3II′i時刻系カウンター、4はカレンダ
ー系カウンターである。
In FIG. 1, 1 is a crystal oscillation circuit, 2//'i frequency dividing circuit, 3II'i time system counter, and 4 is a calendar system counter.

また前記分周回路2により形成された分周信号の一部は
、クロノグラフ信号形成回路5に人力されており、該ク
ロノグラフ信号形成回路5によって形成された100H
zのクロノグラフ信号のΦCは、経過時間計数手段とし
て設けられたクロノグラフ系カウンター4に人力される
ように構成されている。
Further, a part of the frequency divided signal formed by the frequency dividing circuit 2 is manually input to the chronograph signal forming circuit 5, and the 100H signal formed by the chronograph signal forming circuit 5 is
ΦC of the chronograph signal z is configured to be input manually to a chronograph counter 4 provided as elapsed time counting means.

一方、7はアラームメモリーであり、該アラームメモリ
ー7および前記時刻系カウンター3の出力側は、−数構
出回路8に人力されている。
On the other hand, 7 is an alarm memory, and the output sides of the alarm memory 7 and the time system counter 3 are manually inputted to a negative number output circuit 8.

ここで前記時刻系カウンター3の内容と、前記アラーム
メモリーγの内容とが一致した時に、−数構出回路8に
よって形成されるアラーム一致信号ΦAは、ブザー駆動
回路9に人力されてアラーム素子として設けられた圧電
ブザー10を鳴らせるとともに、後述の機能モード選択
回路11にも人力されるように構成されている。
Here, when the contents of the time system counter 3 and the contents of the alarm memory γ match, the alarm coincidence signal ΦA generated by the minus number output circuit 8 is manually inputted to the buzzer drive circuit 9 as an alarm element. The piezoelectric buzzer 10 provided therein is made to sound, and the function mode selection circuit 11 (to be described later) is also manually operated.

一方、本実施例の時計は、外部操作部材として4個の押
しボタン型スイッチ81〜S4を備えており、該4個の
スイッチのうち、機能選択スイッチS1およびプログラ
ムアラーム設定スイッチS2は、機能モード選択回路1
1に、また修正桁選択スイッチS3および修正信号入力
スイッチS4は、修正モード制御回路に、それぞれ接続
されている。
On the other hand, the watch of this embodiment is equipped with four push button type switches 81 to S4 as external operation members, and among the four switches, the function selection switch S1 and the program alarm setting switch S2 are set to the function mode. Selection circuit 1
1, a correction digit selection switch S3 and a correction signal input switch S4 are respectively connected to a correction mode control circuit.

さらに13は表示選択回路、14はデコーダー・ドライ
バー、15は液晶表示装置であり、前記機能モード選択
回路11より出力される機能選択信号群は、修正モード
制御回路12に人力されるとともに、前記表示選択回路
13の機能選択信号入力端子群13aにも人力されてい
る。
Further, 13 is a display selection circuit, 14 is a decoder/driver, and 15 is a liquid crystal display device. A group of function selection signals outputted from the function mode selection circuit 11 is manually input to the correction mode control circuit 12, and the display The function selection signal input terminal group 13a of the selection circuit 13 is also manually inputted.

従って結果的には前記の時刻系カウンター3、カレンダ
ー系カウンター4、クロノグラフ系カウンター6、アラ
ームメモリー7の出力のいずれか1つが選択的に、前記
表示選択回路13を介してデコーダー・ドライバー14
に入力されるように構成されている。
Therefore, as a result, any one of the outputs of the time counter 3, calendar counter 4, chronograph counter 6, and alarm memory 7 is selectively sent to the decoder driver 14 via the display selection circuit 13.
is configured to be input.

また前記修正モード制御回路12より出力される修正信
号等は、前記の時刻系カウンター3、カレンダー系カウ
ンター4、クロノグラフ系カウンター6、アラームメモ
リー7に、それぞれ人力されるように構成されている。
Further, correction signals and the like outputted from the correction mode control circuit 12 are configured to be manually inputted to the time system counter 3, calendar system counter 4, chronograph system counter 6, and alarm memory 7, respectively.

同じく修正モード制御回路12より出力される各修正桁
選択信号等は、前記表示選択回路13の修正桁選択信号
入力端子群13bに人力されるように構成されており、
この結果、時計がいずれかの修正モードにある場合には
、前記表示選択回路13によって、表示装置15の修正
対象桁以外の表示はすべて消灯状態となるように制御さ
れることになる。
Similarly, each correction digit selection signal etc. output from the correction mode control circuit 12 is configured to be manually input to the correction digit selection signal input terminal group 13b of the display selection circuit 13,
As a result, when the timepiece is in any of the correction modes, the display selection circuit 13 controls all the displays on the display device 15 other than the digits to be corrected to be turned off.

一方、第2図は、前記機能モード選択回路11および修
正モード制御回路12の具体的な構成を示す回路図であ
り、前述の機能選択スイッチS1の一方の端子16は、
機能モード選択回路11を構成する微分回路20の入力
側に、またプログラムアラーム設定スイッチS2の一方
の端子11は、微分回路27の入力端に、それぞれ接続
されている。
On the other hand, FIG. 2 is a circuit diagram showing a specific configuration of the function mode selection circuit 11 and the modification mode control circuit 12, and one terminal 16 of the function selection switch S1 is connected to
The input side of the differentiating circuit 20 constituting the functional mode selection circuit 11 and one terminal 11 of the program alarm setting switch S2 are connected to the input end of the differentiating circuit 27, respectively.

また機能モード選択回路11は、前記の微分回路20,
27の他に、フリップフロップ回路(以下、単にFFと
略記する)2L22,29、AND回路23〜26.2
8.30、微分回路31等により構成されている。
Further, the functional mode selection circuit 11 includes the differentiating circuit 20,
In addition to 27, flip-flop circuits (hereinafter simply abbreviated as FF) 2L22, 29, AND circuits 23 to 26.2
8.30, a differentiation circuit 31, etc.

前記の機能モード選択回路11において、微分回路20
の出力側は、FF21のトグル端子Tに接続されており
、該FF21のQ出力端子は、さらにFF22のトグル
端子Tに接続されている。
In the functional mode selection circuit 11 described above, the differentiating circuit 20
The output side of is connected to the toggle terminal T of the FF 21, and the Q output terminal of the FF 21 is further connected to the toggle terminal T of the FF 22.

また前記AND回路23〜26のそれぞれの一方の入力
端には、FF21のQ出力端子またはQ出力端子のいず
れかが、図示のよに接続されており、同様にもう一方の
入力端にも、FF22のQ出力端子またはQ出力端子の
いずれかが、図示のように接続されている。
Further, one input terminal of each of the AND circuits 23 to 26 is connected to either the Q output terminal or the Q output terminal of the FF 21 as shown in the figure, and similarly, the other input terminal is connected to the Q output terminal or the Q output terminal of the FF 21. Either the Q output terminal or the Q output terminal of the FF 22 is connected as shown.

ここで前記のAND回路23〜26のそれぞれの出力は
、機能選択信号として修正制御回路12に人力されるよ
うに構成されている。
Here, the respective outputs of the AND circuits 23 to 26 are configured to be manually inputted to the correction control circuit 12 as function selection signals.

また前記AND回路26の出力側は、AND回路28の
一方の入力端に接続されており、該AND回路28のも
う一方の入力側には、前述の微分回路27の出力側が接
続されている。
Further, the output side of the AND circuit 26 is connected to one input terminal of an AND circuit 28, and the other input side of the AND circuit 28 is connected to the output side of the above-mentioned differentiation circuit 27.

さらに前記AND回路28の出力は、FF29のトグル
端子Tに入力されており、該FF29のQ出力端子は、
AND回路30の一方の入力端に接続されている。
Further, the output of the AND circuit 28 is input to the toggle terminal T of the FF 29, and the Q output terminal of the FF 29 is
It is connected to one input end of the AND circuit 30.

また該AND回路30のもう一方の入力側には、前述の
一致検出回路8の出力側が接続されており、アラーム一
致信号Φ□が人力されるように構成されて くいる。
The other input side of the AND circuit 30 is connected to the output side of the coincidence detection circuit 8 described above, and is configured so that the alarm coincidence signal Φ□ can be input manually.

前記AND回路30の出力側は、微分回路31に人力さ
れており、該微分回路31の出力は、FF21のリセッ
ト端子RおよびFF22のセット端子Sに入力されると
ともに、修正制御回路12にも入力されるように構成さ
れている。
The output side of the AND circuit 30 is input to a differentiating circuit 31, and the output of the differentiating circuit 31 is input to the reset terminal R of the FF 21 and the set terminal S of the FF 22, and is also input to the correction control circuit 12. is configured to be

また前記のAND回路23〜26の出力、およびFF2
9のQ出力端子の出力は、機能選択信号として、前述の
表示選択回路13の機能選択信号入力端子群13aにも
入力されている。
In addition, the outputs of the AND circuits 23 to 26 and the FF2
The output of the Q output terminal 9 is also input as a function selection signal to the function selection signal input terminal group 13a of the display selection circuit 13 described above.

一方、修正モード制御回路12において、前述の修正桁
選択スイッチS3の一方の端子18は、微分回路32の
入力端に接続されており、修正信号人力スイッチS4の
一方の端子19は、微分回路33の入力側に接続されて
いる。
On the other hand, in the correction mode control circuit 12, one terminal 18 of the above-mentioned correction digit selection switch S3 is connected to the input terminal of the differentiating circuit 32, and one terminal 19 of the correction signal manual switch S4 is connected to the differentiating circuit 33. connected to the input side of the

また該微分回路33の出力側は、AND回路34〜37
のそれぞれの一方の入力端に接続されており、該AND
回路34〜37のもう一方の入力端には、前述の機能モ
ード選択回路11を構成するAND回路23〜26の出
力が、それぞれ図示のように接続されて、機能選択信号
が入力されるように構成されている。
Further, the output side of the differentiating circuit 33 is connected to AND circuits 34 to 37.
is connected to one input terminal of each of the AND
The outputs of the AND circuits 23 to 26 constituting the above-mentioned function mode selection circuit 11 are connected to the other input terminals of the circuits 34 to 37 as shown in the figure, so that the function selection signal is inputted. It is configured.

さらに前記AND回路34〜37の出力側は、それぞれ
時刻修正桁選択回路38、カレンダー修正桁選択回路3
9、クロノグラフ制御回路40、アラーム時刻設定桁選
択回路41の入力側に接続されている。
Further, the output sides of the AND circuits 34 to 37 are connected to a time correction digit selection circuit 38 and a calendar correction digit selection circuit 3, respectively.
9, connected to the input side of the chronograph control circuit 40 and the alarm time setting digit selection circuit 41.

一方、前記微分回路33の出力側は、AND回路46〜
52の一方の入力側に接続されるとともに、クロノグラ
フ制御回路40にも入力されている。
On the other hand, the output side of the differentiation circuit 33 is connected to the AND circuits 46 to 46.
52 and is also input to the chronograph control circuit 40.

またAND回路46〜48のもう一方の入力端には、前
記時刻修正桁選択回路38の出力側が、図示のように接
続されており、該AND回路46〜48の出力側は、前
述の時刻系カウンター3に設けられた時修正信号入力端
子3a、分修正信号入力端子3b、秒零セット端3rに
、それぞれ接続されている。
Further, the output side of the time adjustment digit selection circuit 38 is connected to the other input terminal of the AND circuits 46 to 48 as shown in the figure, and the output side of the AND circuits 46 to 48 is connected to the above-mentioned time system. It is connected to an hour correction signal input terminal 3a, a minute correction signal input terminal 3b, and a second zero setting terminal 3r provided on the counter 3, respectively.

同様にAND回路49,50のもう一方の入力端には、
カレンダー修正桁選択回路39の出力側が接続されてお
り、該AND回路49,50の出力側は、カレンダー系
カウンター4に設けられた月俸正信号入力端子4a、日
修正信号入力端子4bに接続されている。
Similarly, the other input terminals of the AND circuits 49 and 50 have
The output side of the calendar correction digit selection circuit 39 is connected, and the output sides of the AND circuits 49 and 50 are connected to the monthly salary correction signal input terminal 4a and the day correction signal input terminal 4b provided on the calendar system counter 4. There is.

さらに、AND回路51,52のもう一方の入力端には
、アラーム時刻設定桁選択回路41の出力側が接続され
ており、該AND回路51.52の出力側は、アラーム
メモリー7に設けられたアラーム時設定信号入力端子7
a、アラーム分設定信号入力端子γbに、それぞれ接続
されている。
Further, the output side of the alarm time setting digit selection circuit 41 is connected to the other input terminals of the AND circuits 51 and 52, and the output side of the AND circuit 51 and 52 is connected to the output side of the alarm time setting digit selection circuit 41. Time setting signal input terminal 7
a and alarm minute setting signal input terminal γb, respectively.

またクロノグラフ制御回路40は、OR回路42、FF
43.AND回路44.45によって構成されており、
前述のAND回路36の出力側が、前記OR回路42の
一方の入力側に接続されている。
The chronograph control circuit 40 also includes an OR circuit 42, an FF
43. It is composed of AND circuits 44 and 45,
The output side of the above-mentioned AND circuit 36 is connected to one input side of the above-mentioned OR circuit 42.

さらに該OR回路42のもう一方の入力端には、機能モ
ード選択回路を構成する微分回路31の出力側が接続さ
れており、該OR回路42の出力は、FF43のセット
端子Sに入力されている。
Furthermore, the output side of the differentiating circuit 31 constituting the functional mode selection circuit is connected to the other input terminal of the OR circuit 42, and the output of the OR circuit 42 is input to the set terminal S of the FF 43. .

ここで、FF43のQ出力端子およびQ出力端子は、そ
れぞれAND回路44,45の一方の入力端に接続され
ており、AND回路44のもう一方の入力端およびFF
43のリセット端子Rには、前述の微分回路23の出力
側が接続されている。
Here, the Q output terminal and the Q output terminal of the FF 43 are connected to one input terminal of the AND circuits 44 and 45, respectively, and the other input terminal of the AND circuit 44 and the FF
The output side of the above-mentioned differentiating circuit 23 is connected to the reset terminal R of 43.

一方、AND回路45のもう一方の入力側には、前述の
クロノグラフ信号形成回路5の出力側が接続されており
、クロノグラフ信号ΦCが人力されるように構成されて
いる。
On the other hand, the output side of the aforementioned chronograph signal forming circuit 5 is connected to the other input side of the AND circuit 45, and the chronograph signal ΦC is configured to be manually input.

ここで前記のAND回路45の出力はクロノグラフ系カ
ウンター6に入力されており、またAND回路44の出
力側は、クロノグラフ系カウンター6のリセット端子6
rに接続されている。
Here, the output of the AND circuit 45 is input to the chronograph counter 6, and the output side of the AND circuit 44 is the reset terminal 6 of the chronograph counter 6.
connected to r.

また第3図aは、本実施例の時計の時刻表示モードにお
ける外観を示す平面図であり、第3図す。
Further, FIG. 3a is a plan view showing the appearance of the timepiece of this embodiment in the time display mode.

c、d、e、fは、それぞれカレンダー表示モード、ク
ロノグラフ帰零時の表示状態、クロノグラフ停止時の表
示状態、アラーム設定時刻表示状態、プログラムアラー
ム設定時刻表示状態における表示装置15の外観を示す
平面図である。
c, d, e, and f respectively represent the appearance of the display device 15 in the calendar display mode, the display state when the chronograph returns to zero, the display state when the chronograph is stopped, the alarm setting time display state, and the program alarm setting time display state. FIG.

次に、本実施例の時計の動作について説明する。Next, the operation of the timepiece of this embodiment will be explained.

ただし、第2図に示される回路は、正論理で動作するも
のであり、単にHと記載されている場合は、論理レベル
がH状態にあることを、単にLと記載されている場合は
、論理レベルがL状態にあることを、それぞれ示すもの
とする。
However, the circuit shown in FIG. 2 operates with positive logic, and when it is simply written as H, it means that the logic level is in the H state, and when it is simply written as L, it means that the logic level is in the H state. Each indicates that the logic level is in the L state.

本実施例の時計は、前述の機能モード選択回路11を構
成するFF21およびFF22の両方がリセット状態に
ある場合に、時刻表示モードとなるように構成されてい
る。
The watch of this embodiment is configured to enter the time display mode when both FF 21 and FF 22 constituting the above-mentioned functional mode selection circuit 11 are in the reset state.

従って、この状態では前記AND回路23〜26のうち
、AND回路23の出力のみがH状態となっており、こ
の結果、前述の表示選択回路13によって、表示装置1
5は第3図aに示されるように時刻表示モードとなるよ
うに制御される。
Therefore, in this state, among the AND circuits 23 to 26, only the output of the AND circuit 23 is in the H state, and as a result, the display selection circuit 13 selects the display device 1.
5 is controlled to be in the time display mode as shown in FIG. 3a.

また、この状態においては、前述の修正制御回路12を
構成するAND回路34〜37のうち、AND回路34
のみが、ON状態となっているために、前記修正桁選択
スイン? チS3および修正信号人力スイッチS4を操作すること
により、時修正、分修正、秒零セット等の時刻修正を行
なうことができる。
In this state, the AND circuit 34 of the AND circuits 34 to 37 constituting the correction control circuit 12 described above is
Since only ? is in the ON state, the correction digit selection switch? By operating the switch S3 and the correction signal manual switch S4, time corrections such as hour correction, minute correction, and second zero setting can be performed.

次に、前述の時刻表示モードから、機能選択スイッチS
1を一度閉じると、微分回路20によって形成される1
個のパルスによって、FF21はセット状態、FF22
はリセット状態となる。
Next, from the above-mentioned time display mode, select the function selection switch S.
Once 1 is closed, 1 formed by the differentiating circuit 20
FF21 is in the set state and FF22 is in the set state by
is in a reset state.

この結果、AND回路23〜26のうち、AND回路2
4のみがH状態となり、表示装置15は、第3図すに示
されるようにカレンダー表示モードとなる。
As a result, among AND circuits 23 to 26, AND circuit 2
4 becomes the H state, and the display device 15 enters the calendar display mode as shown in FIG.

また、この状態においては、AND回路34〜37のう
ち、AND回路34のみがON状態になっていることに
より、前記の修正桁選択スイッチS3および修正信号入
力スイッチS4を操作すれば、カレンダーの月修正、日
付修正を行うことができる。
In this state, only the AND circuit 34 among the AND circuits 34 to 37 is in the ON state, so that if the correction digit selection switch S3 and the correction signal input switch S4 are operated, the month of the calendar can be changed. You can make corrections and date corrections.

さらに前述のカレンダー表示モードから、もう一度機能
選択スイッチS1を閉じると、FF21はリセット状態
、FF22はセット状態となり、この結果、AND回路
23〜26のうち、AND回路24のみがH状態となり
、時計はクロノグラフモードに移行する。
Furthermore, when the function selection switch S1 is closed again from the above-mentioned calendar display mode, the FF 21 goes into the reset state and the FF 22 goes into the set state. As a result, only the AND circuit 24 among the AND circuits 23 to 26 goes into the H state, and the clock Shift to chronograph mode.

この状態においては、AND回路34〜3γのうち、A
ND回路36のみがON状態となっているために、修正
桁選択スイッチS3を閉じると、微分回路32によって
形成される1個のパルスが、前記AND回路36および
OR回路42を介して、FF43のセット端子Sに入力
されることになる。
In this state, among the AND circuits 34 to 3γ, A
Since only the ND circuit 36 is in the ON state, when the correction digit selection switch S3 is closed, one pulse formed by the differentiating circuit 32 is sent to the FF 43 via the AND circuit 36 and the OR circuit 42. It will be input to the set terminal S.

この結果、該FF43はセット状態、AND回路45は
ON状態となり、該AND回路45を介して、クロノグ
ラフ信号形成回路8によって形成された100Hzのク
ロノグラフ信号Φ。
As a result, the FF 43 is set, the AND circuit 45 is turned on, and the 100 Hz chronograph signal Φ generated by the chronograph signal forming circuit 8 is generated via the AND circuit 45.

が、クロノグラフ系カウンター6に入力されて該カウン
ター6による計数動作が開始されることになり、クロノ
グラフ発進状態となる。
is input to the chronograph system counter 6, and the counter 6 starts counting, and the chronograph starts.

すなわち、前記修正桁選択スイッチS3は、クロノグラ
フ発進スイッチをも兼用するように構成されており、一
方、前記FF43はクロノグラフ系カウンター6の計数
動作の開始を制御する計数動作制御手段としての役割を
果たしているものである。
That is, the correction digit selection switch S3 is configured to also function as a chronograph start switch, while the FF 43 serves as a counting operation control means for controlling the start of counting operation of the chronograph counter 6. It fulfills the following.

またクロノグラフ発進状態から、修正信号人力スイッチ
S4を閉じると、微分回路33によって形成された1個
のパルスがFF43のリセット端子Rに人力されるため
に、FF43はリセット状態となり、AND回路44が
、ON状態となるとともに、前記AND回路45はOF
F状態となる。
Furthermore, when the correction signal manual switch S4 is closed from the chronograph start state, one pulse formed by the differentiating circuit 33 is manually applied to the reset terminal R of the FF 43, so the FF 43 enters the reset state and the AND circuit 44 is activated. , is in the ON state, and the AND circuit 45 is in the OF state.
It becomes F state.

この結果、クロノグラフ信号ΦCは、クロノグラフ系カ
ウンター6に人力されなくなり、クロノグラフ停止状態
となる。
As a result, the chronograph signal ΦC is no longer manually applied to the chronograph system counter 6, and the chronograph is in a stopped state.

また、この状態からもう一度修正信号入力スイッチS4
を閉じると、微分回路33によって形成された1個のパ
ルスが、ON状態にあるAND回路44を介して、クロ
ノグラフ系カウンター6に設けられたリセット端子6r
に入力されるために、クロノグラフは零セツト状態とな
り、表示装置15は第3図Cに示される状態となる。
Also, from this state, once again change the correction signal input switch S4.
When the chronograph system counter 6 is closed, one pulse formed by the differentiating circuit 33 is sent to the reset terminal 6r provided in the chronograph system counter 6 via the AND circuit 44 which is in the ON state.
3C, the chronograph is in the zero set state and the display 15 is in the state shown in FIG. 3C.

すなわち、修正信号人力スイッチS4は、クロノグラフ
停止スイッチおよび零セツトスイッチを兼用するように
構成されている。
That is, the correction signal manual switch S4 is configured to double as a chronograph stop switch and a zero set switch.

また、前述のクロノグラフモードから、さらにもう一度
機能選択スイッチS1を閉じると、FF21およびFF
22の両方がセット状態となり、AND回路23〜26
のうち、AND回路26のみがH状態となる。
Also, from the aforementioned chronograph mode, if you close the function selection switch S1 again, FF21 and FF
22 are both in the set state, AND circuits 23 to 26
Of these, only the AND circuit 26 is in the H state.

この結果、時刻はアラーム設定モードとなり、表示装置
15は、第3図eに示されるように、アラーム設定時刻
表示状態となる。
As a result, the time becomes the alarm setting mode, and the display device 15 enters the alarm setting time display state, as shown in FIG. 3e.

この状態においては、AND回路34〜3γのうち、A
ND回路37のみがH状態となっているために、修正桁
選択スイッチS3および修正信号人力スイッチS4を適
当に操作すれば、アラームの時刻設定を行うことができ
る。
In this state, among the AND circuits 34 to 3γ, A
Since only the ND circuit 37 is in the H state, the alarm time can be set by appropriately operating the correction digit selection switch S3 and the correction signal manual switch S4.

一方、このアラーム設定モードにおいては、前記のよう
にAND回路26がH状態にあることより、AND回路
28もON状態となっている。
On the other hand, in this alarm setting mode, since the AND circuit 26 is in the H state as described above, the AND circuit 28 is also in the ON state.

従って、この状態において、プログラムアラーム設定ス
イッチS2を1遅閉じることに、微分回路27によって
形成される1個のパルスが、前記AND回路28を介し
て、FF29のトグル端子Tに人力されることになり、
該FF29はセット状態とリセット状態を交互に繰り返
す。
Therefore, in this state, when the program alarm setting switch S2 is closed one delay, one pulse formed by the differentiating circuit 27 is manually inputted to the toggle terminal T of the FF 29 via the AND circuit 28. Become,
The FF 29 alternately repeats a set state and a reset state.

ここで該FF29がリセット状態となっている場合には
、時計は通常のアラーム設定状態と対応しており、従来
のアラーム時計と同様に使用することができる。
When the FF 29 is in the reset state, the clock corresponds to a normal alarm setting state and can be used in the same manner as a conventional alarm clock.

一方、前記プログラムアラーム設定スイッチS2によっ
て、FF29がセット状態に選択されている場合には、
時計はプログラムアラーム設定状態となり、表示装置1
5は、第3図fに示されるような状態となる。
On the other hand, if the FF29 is selected to be set by the program alarm setting switch S2,
The clock enters the program alarm setting state and display device 1
5 is in a state as shown in FIG. 3f.

すなわち前記プログラムアラーム設定スイッチS2やF
F29等は、アラーム機能部の動作に応じてクロノグラ
フの動作が引き起こされる付加機能連続動作モード(プ
ログラムアラーム)を選択的に設定するための付加機能
動作モード設定手段として設けられたものであり、また
表示装置15の秒表示部15aは、上記付加機能動作モ
ードの設定状態を識別するための識別表示部を兼用する
ように構成されている。
That is, the program alarm setting switches S2 and F
F29 etc. are provided as an additional function operation mode setting means for selectively setting an additional function continuous operation mode (program alarm) in which the operation of the chronograph is triggered according to the operation of the alarm function section, Further, the second display section 15a of the display device 15 is configured to also serve as an identification display section for identifying the setting state of the additional function operation mode.

またプログラムアラームが設定された場合には、前記F
F29がセット状態にあることにより、AND回路30
がON状態に保持されている。
In addition, if a program alarm is set, the F
Since F29 is in the set state, the AND circuit 30
is kept in the ON state.

従って、時計の時刻がアラーム設定時刻と一致した時に
、−数構出回路8より出力されるアラーム一致信号Φい
は、前記AND回路30を介して、微分回路31に人力
される。
Therefore, when the clock time coincides with the alarm setting time, the alarm coincidence signal Φ outputted from the minus number output circuit 8 is input to the differentiation circuit 31 via the AND circuit 30.

この結果、該微分回路31によって形成された1個のパ
ルスは、FF21のリセット端子RおよびFF22のセ
ット端子Sに人力されるとともに、クロノグラフ制御回
路40においても、OR回路42を介してFF43のセ
ット端子Sにも入力されることになる。
As a result, one pulse formed by the differentiating circuit 31 is input to the reset terminal R of the FF 21 and the set terminal S of the FF 22, and is also input to the FF 43 via the OR circuit 42 in the chronograph control circuit 40. It will also be input to the set terminal S.

すなわちAND回路30は、前記付加機能連続動作モー
ド(プログラムアラーム)が設定された状態でのみ一致
信号φAに、前記FF43を制御する機能および前記F
F21,22を強制的にクロノグラフモードに移行させ
る機能を付与するための人力制御手段として設けられた
ものである。
That is, the AND circuit 30 applies the function of controlling the FF 43 and the function of controlling the FF 43 to the coincidence signal φA only when the additional function continuous operation mode (program alarm) is set.
This is provided as a manual control means to provide a function of forcibly shifting the F21 and F22 to chronograph mode.

従って、前記のアラーム一致信号Φいの立ち上がりとと
同時に、FF21はリセット状態FF22はセット状態
となり、時計は強制的にクロノグラフモードに移行する
とともに、FF43がセット状態となることにより、ク
ロノグラフも同時に発進状態となる。
Therefore, at the same time as the above-mentioned alarm coincidence signal Φ rises, FF21 goes into the reset state and FF22 goes into the set state, the watch is forcibly shifted to the chronograph mode, and FF43 goes into the set state, so that the chronograph also goes into the set state. At the same time, it becomes a start state.

すなわち、本実施例の時計においては、プログラムアラ
ーム機能が設定されている場合には、アラーム時刻とな
ると同時に、時計はクロノグラフモードに移行し、かつ
クロノグラフのスタートも同時になされるように構成さ
れている。
In other words, the watch of this embodiment is configured such that when the program alarm function is set, the watch shifts to the chronograph mode and starts the chronograph at the same time as the alarm time arrives. ing.

従って、プログラムアラーム設定モードにおいて、サッ
カー等のスポーツの試合の開始時刻にアラーム時刻を設
定しておけば、圧電ブザー10が鳴ることにより、試合
の開始時を知ることができると同時に、時計に何の操作
を加えなくても、その後の経過時間を測定できるために
、試合の審判等を行う場合に、非常に有効に使用するこ
とができる。
Therefore, if you set the alarm time to the start time of a sports match such as soccer in the program alarm setting mode, you will be able to know the start time of the match by the sound of the piezoelectric buzzer 10, and at the same time, you will be able to know the start time of the match. Since the elapsed time can be measured without any additional operations, it can be used very effectively when refereeing matches, etc.

その他所定の時間に自動車レース、マラソン等のスター
トを行う場合、あるいは科学者が実験を開始する場合等
において、その開始時をブザー音によって指示するとと
もに、その後の経過時間を測定する必要がある場合には
、有効に使用することができる。
In addition, when a car race, marathon, etc. starts at a predetermined time, or when a scientist starts an experiment, it is necessary to indicate the start time with a buzzer and measure the elapsed time. can be used effectively.

またアラーム設定モードから、機能選択スイッチS1を
もう1遅閉じれば、FF21およびFF22は両方とも
リセット状態となり、時計は時刻表示モードに再び復帰
する。
Further, if the function selection switch S1 is closed one more time from the alarm setting mode, both FF21 and FF22 are reset, and the watch returns to the time display mode.

ここで、本実施例の時計においては、アラームメモリー
が1つだけ設けられているが、複数のアラームメモリー
を備えている場合には、そのうちの1個だけを、プログ
ラムアラーム機能に設定できるように構成してもよい。
The watch of this embodiment has only one alarm memory, but if it has multiple alarm memories, only one of them can be set to the program alarm function. may be configured.

例えばディリーアラームとテンポラリ−アラームの2つ
のアラームモードを有している場合には、テンポラリ−
アラームのみを、プログラムアラーム機能に設定できる
ように構成しておけばよい。
For example, if you have two alarm modes: daily alarm and temporary alarm,
It is sufficient to configure the system so that only the alarm can be set to the program alarm function.

さらに、本実施例の時計においては、プログラムアラー
ム設定スイッチS2が、表示装置15を照明するための
ランプLAを点灯するためのスイッチを兼用しているが
、前記のスイッチS2をさらに、ブザー音停止用スイッ
チとして兼用させることも可能である。
Furthermore, in the watch of this embodiment, the program alarm setting switch S2 also serves as a switch for lighting the lamp LA for illuminating the display device 15, but the switch S2 is also used to stop the buzzer sound. It is also possible to use it as a switch.

また前述の実施例においては、第3図a −fに示され
るように、表示装置15の秒表示部15aが、各機能モ
ードの選択確認表示等をも兼用しており、このように構
成すれば、機能名を表示するために別の表示部を設ける
必要はない。
Furthermore, in the above embodiment, as shown in FIGS. 3a-f, the seconds display section 15a of the display device 15 also serves as a selection confirmation display for each function mode, etc. For example, there is no need to provide a separate display section to display the function name.

以上のように本発明によれば、第1の付加機能部として
設けられたアラーム機能部と、第2の付加機能部として
設けられたクロノグラフ、タイマー等の経過時間測定機
能部とをそれぞれ単独に使用できることはもちろんであ
るが、前記の複数の付加機能をシステム的に組合わせて
利用することにより、さらに使用価値の高い多機能電子
時計を提供することが可能となる。
As described above, according to the present invention, the alarm function section provided as the first additional function section and the elapsed time measurement function section such as a chronograph or timer provided as the second additional function section are independently provided. Of course, by using the plurality of additional functions described above in combination in a systematic manner, it is possible to provide a multifunctional electronic timepiece with even higher utility value.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例による多機能電子時計の回
路構成の概略を示すブロック線図、第2図は、第1図に
示される機能モード選択回路および修正モード制御回路
の具体的な構成を示す回路図、第3図aは、前述の実施
例の時計の時刻表示モードにおける外観を示す平面図、
第3図す、c。 d、e、fはそれぞれ、カレンダー表示モード、クロノ
グラフ帰零時、クロノグラフ停止時、アラーム設定時刻
表示モード、プログラムアラーム設定時刻表示モードに
おける表示装置の外観を示す平面図。 1・・・・・・発振回路、2・・・・・・分周回路、3
・・・・・・時刻系カウンター、4・・・・・・カレン
ダー系カウンター、5・・・・・・クロノグラフ信号形
成回路、6・・・・・・クロノグラフ系カウンター、7
・・・・・・アラームメモリー、8・・・・・・−数構
出回路、9・・・・・・ブザー駆動回路、10・・・・
・・ブザー 11・・・・・・機能モード選択回路、1
2・・・・・・修正モード制御回路、13・・・・・・
表示選択回路、14・・・・・・デコーダーおよびドラ
イバー、15・・・・・・表示装置、38・・・・・・
時刻修正桁選択回路、39・・・・・・カレンダー修正
桁選択回路、40・・・・・・クロノグラフ制御回路、
41・・・・・・アラーム時刻設定桁選択回路、Φよ・
・・・・・アラーム一致信号、ΦC・・・・・・クロノ
グラフ信号、Sl・・・・・・機能選択スイッチ、S2
・・・・・・プログラムアラーム設定スイッチ、S3・
・・・・・修正桁選択スイッチ、S4・・・・・・修正
信号人力スイッチ。
FIG. 1 is a block diagram schematically showing the circuit configuration of a multifunctional electronic timepiece according to an embodiment of the present invention, and FIG. 2 shows specific details of the functional mode selection circuit and correction mode control circuit shown in FIG. FIG. 3a is a plan view showing the appearance of the clock in the time display mode of the above-described embodiment;
Figure 3, c. d, e, and f are plan views showing the appearance of the display device in calendar display mode, chronograph zero time, chronograph stop time, alarm setting time display mode, and program alarm setting time display mode, respectively. 1... Oscillation circuit, 2... Frequency dividing circuit, 3
...Time system counter, 4 ...Calendar system counter, 5 ... Chronograph signal forming circuit, 6 ... Chronograph system counter, 7
...Alarm memory, 8...-number output circuit, 9...Buzzer drive circuit, 10...
... Buzzer 11 ... Function mode selection circuit, 1
2... Correction mode control circuit, 13...
Display selection circuit, 14...decoder and driver, 15...display device, 38...
Time correction digit selection circuit, 39... Calendar correction digit selection circuit, 40... Chronograph control circuit,
41... Alarm time setting digit selection circuit, Φ.
...Alarm match signal, ΦC...Chronograph signal, Sl...Function selection switch, S2
・・・・・・Program alarm setting switch, S3・
... Correction digit selection switch, S4 ... Correction signal manual switch.

Claims (1)

【特許請求の範囲】 1 時刻表示機能部、カレンダー表示機能部等の標準的
機能部の他に、第1の付加機能部としてアラーム機能部
を、さらに第2の付加機能部としてクロノグラフあるい
はタイマー等の経過時間測定機能部を備え、前記アラー
ム機能部はアラーム設定時刻を記憶しておくためのアラ
ームメモリーと、該アラームメモリーの記憶内容が時刻
と一致したことを検出すると一致信号を出力する一致検
出手段と、前記一致信号に応じて動作するブザー等のア
ラーム素子とを有し、かつ前記経過時間測定機能部は経
過時間の計数を行なうための経過時間計数手段と、少く
とも該経過時間計数手段の計数動作の開始を制御する計
数動作制御手段と、該計数動作制御手段に前記計数動作
を開始させるための信号を人力する機能を少くとも備え
た発進スイッチとを有して成る多機能電子時計において
、前記アラーム機能部の動作に応じて前記経過時間測定
機能部の動作が引き起こされる付加機能連続動作モード
を選択的に設定するための付加機能動作モ−ド設定手段
と、前記付加機能連続動作モードが設定された状態での
み前記一致信号に前記計数動作制御手段を制御する機能
を付与するための人力制御手段と、前記付加機能動作モ
ード設定手段の設定状態を識別するための識別手段とを
設け、前記付加機能連続動作モードが設定されている状
態で前記アラーム設定時刻が到達すると、前記発進スイ
ッチによる入力なしに前記経過時間計数手段の計数動作
が自動的に開始されるように構成したことを特徴とする
多機能電子時計。 2 人力制御手段は、付加機能連続動作モードの設定さ
れた状態では一致信号に応じて、時計の表示モードを経
過時間測定機能部に関する表示モードに強制的に移行さ
せる制御機能を含んでいることを特徴とする特許請求の
範囲第1項記載の多機能電子時計。
[Scope of Claims] 1 In addition to standard functional units such as a time display function unit and a calendar display function unit, an alarm function unit is provided as a first additional function unit, and a chronograph or timer is further provided as a second additional function unit. The alarm function section includes an alarm memory for storing the alarm setting time, and an alarm memory that outputs a coincidence signal when it detects that the stored contents of the alarm memory match the time. The elapsed time measuring function section includes a detecting means and an alarm element such as a buzzer that operates in response to the coincidence signal, and the elapsed time measuring function section includes an elapsed time counting means for counting the elapsed time, and at least an elapsed time counting means for counting the elapsed time. A multifunctional electronic device comprising a counting operation control means for controlling the start of the counting operation of the means, and a start switch having at least a function of manually inputting a signal to the counting operation control means to start the counting operation. In the watch, an additional function operation mode setting means for selectively setting an additional function continuous operation mode in which the operation of the elapsed time measuring function section is triggered in response to the operation of the alarm function section; manual control means for imparting a function of controlling the counting operation control means to the coincidence signal only when an operation mode is set; and identification means for identifying the setting state of the additional function operation mode setting means; and is configured such that when the alarm setting time arrives while the additional function continuous operation mode is set, the counting operation of the elapsed time counting means is automatically started without input from the start switch. A multi-functional electronic watch characterized by: 2. The human power control means includes a control function that forcibly shifts the display mode of the watch to the display mode related to the elapsed time measurement function section in response to a coincidence signal when the additional function continuous operation mode is set. A multifunctional electronic timepiece according to claim 1.
JP51086327A 1976-07-20 1976-07-20 multifunctional electronic clock Expired JPS5839318B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51086327A JPS5839318B2 (en) 1976-07-20 1976-07-20 multifunctional electronic clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51086327A JPS5839318B2 (en) 1976-07-20 1976-07-20 multifunctional electronic clock

Publications (2)

Publication Number Publication Date
JPS5312362A JPS5312362A (en) 1978-02-03
JPS5839318B2 true JPS5839318B2 (en) 1983-08-29

Family

ID=13883730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51086327A Expired JPS5839318B2 (en) 1976-07-20 1976-07-20 multifunctional electronic clock

Country Status (1)

Country Link
JP (1) JPS5839318B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0191299U (en) * 1987-12-08 1989-06-15

Also Published As

Publication number Publication date
JPS5312362A (en) 1978-02-03

Similar Documents

Publication Publication Date Title
US5140563A (en) Multimode electronic timepiece having a mutually exclusive submode display
US3950935A (en) Chronograph wristwatch
US4287585A (en) Chronograph wristwatch
JPS6112232B2 (en)
US5587971A (en) Mode preselect function for a multimode electronic timepiece
JPS5839318B2 (en) multifunctional electronic clock
JPS6015901B2 (en) time measuring device
JPS5824758B2 (en) Denshikōgaku Hiyōjidokei
JPH01148893U (en)
JPH0314150B2 (en)
JPS636717Y2 (en)
JP2759159B2 (en) Electronic temperature measurement device
JPS6055787B2 (en) multifunctional electronic clock
JPS6291289U (en)
JPS58113884A (en) Electronic timepiece with timer
JPH01148890U (en)
JPS6317035Y2 (en)
JPS625677Y2 (en)
JPS6326796Y2 (en)
JPS586916B2 (en) digital clock
JPS628160B2 (en)
JPS5844382A (en) Multifunction clock
JPS609756Y2 (en) LCD display device for watches
JPH0592791U (en) Function selection mechanism of multifunctional clock
JPS5824755B2 (en) densid cay