JPS628160B2 - - Google Patents

Info

Publication number
JPS628160B2
JPS628160B2 JP56203566A JP20356681A JPS628160B2 JP S628160 B2 JPS628160 B2 JP S628160B2 JP 56203566 A JP56203566 A JP 56203566A JP 20356681 A JP20356681 A JP 20356681A JP S628160 B2 JPS628160 B2 JP S628160B2
Authority
JP
Japan
Prior art keywords
alarm
state
correction
function
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56203566A
Other languages
Japanese (ja)
Other versions
JPS57141586A (en
Inventor
Mitsuhiro Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP56203566A priority Critical patent/JPS57141586A/en
Publication of JPS57141586A publication Critical patent/JPS57141586A/en
Publication of JPS628160B2 publication Critical patent/JPS628160B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G5/00Setting, i.e. correcting or changing, the time-indication
    • G04G5/04Setting, i.e. correcting or changing, the time-indication by setting each of the displayed values, e.g. date, hour, independently

Description

【発明の詳細な説明】 本発明は、アラーム装置を備えた電子光学表示
式電子時計に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electro-optical display type electronic timepiece equipped with an alarm device.

近年、時間標準として水晶振動子を備え、液晶
表示装置等の電子光学的表示装置によつて時刻の
表示を行なう、いわゆる電子光学表示式電子時計
が急速に普及されてきた。この電子光学表示式電
子時計においては、種々の付加機能を電子回路の
構成によつて実現することが可能であるために、
現在時刻やカレンダーを表示する標準的機能の他
に、アラーム機能等の複数の付加機能を装備して
いる、いわゆるマルチ機能型の電子時計も提案さ
れるに至つている。
In recent years, so-called electro-optical display type electronic watches, which are equipped with a quartz crystal oscillator as a time standard and display the time using an electro-optical display device such as a liquid crystal display device, have rapidly become popular. In this electro-optical display type electronic timepiece, various additional functions can be realized by the configuration of the electronic circuit.
In addition to the standard function of displaying the current time and calendar, so-called multi-function electronic watches have also been proposed, which are equipped with a plurality of additional functions such as an alarm function.

しかし上記のマルチ機能型の電子時計において
は、修正を行なう必要のある対象も非常に多くな
る上に、特にアラーム機能については必要に応じ
てアラーム装置の動作についてもON〜OFFを選
択的に設定できるように考慮しなければならない
ために、これらの修正とアラームのON〜OFFの
選択設定との全てに関する操作を簡単でわかりや
すいものにするとともに、そのために設けられる
外部操作スイツチの個数も最小限に抑えて、時計
モジユールや外装の構造の複雑化を防止すること
が要求されてくる。
However, in the above-mentioned multi-function electronic clock, there are a large number of items that need to be corrected, and especially for the alarm function, the operation of the alarm device can also be selectively set between ON and OFF as necessary. Therefore, we need to make all operations related to these modifications and alarm ON/OFF selection settings simple and easy to understand, and also minimize the number of external operation switches provided for this purpose. There is a need to reduce the complexity of the watch module and exterior structure.

本発明の目的は、全ての外部操作がわかりやす
くて簡単であり、しかも必要な外部操作スイツチ
の個数も最小限に抑えられたアラーム装置付きの
電子光学表示式電子時計を提供することにある。
An object of the present invention is to provide an electro-optical display type electronic timepiece with an alarm device in which all external operations are easy to understand and the number of required external operation switches is minimized.

以下、図に従つて本発明の詳細についての説明
を行なう。
Hereinafter, the present invention will be explained in detail with reference to the drawings.

第1図は、本発明の1実施例による時刻修正装
置を備えたアラーム装置付き電子光学表示式電子
時計の外観を示す平面図であり、本例の時計は外
部操作部材として、機能モード選択スイツチS1
修正モード選択スイツチS2、修正信号入力スイツ
チS3、ランプ点灯用スイツチS4を有している。ま
た前記第1図は、時計が後述の通常モードにおい
て時刻表示状態にある場合を示しており、この状
態では液晶表示装置1によつて、時、分、秒等の
時刻表示と、アラームのON〜OFFの状態の識別
のための表示を行なつている。
FIG. 1 is a plan view showing the appearance of an electro-optical display electronic timepiece with an alarm device and a time adjustment device according to an embodiment of the present invention. S1 ,
It has a modification mode selection switch S 2 , a modification signal input switch S 3 , and a lamp lighting switch S 4 . Further, FIG. 1 shows a case where the watch is in a time display state in the normal mode described later. In this state, the liquid crystal display device 1 displays the time such as hours, minutes, seconds, etc., and turns on the alarm. ~ Displays information to identify the OFF state.

なお前記修正信号入力スイツチS3は、通常モー
ドにおいて時刻表示状態とカレンダー表示状態と
を選択的に切換えるための表示切換えスイツチと
しての役割も果たしている。
The correction signal input switch S3 also serves as a display changeover switch for selectively switching between a time display state and a calendar display state in the normal mode.

次に第2図は、本例の時計が通常モードにおい
てカレンダー表示状態に切換えられた場合におけ
る液晶表示装置1の表示状態を示す平面図であ
り、第3図a,b,cは、本例の時計の第1アラ
ームに関する各表示状態を示す平面図である。
Next, FIG. 2 is a plan view showing the display state of the liquid crystal display device 1 when the watch of this example is switched to the calendar display state in the normal mode, and FIGS. FIG. 3 is a plan view showing each display state regarding the first alarm of the clock.

さらに第4図は、本例の時計の回路構成を示す
ブロツク線図であり、2は水晶発振回路、3は分
周回路、4は現在時刻を計数する計時手段として
設けられた秒、分、時、日、曜、月の各カウンタ
ーよりなる時刻系カウンターでさる。また本例の
時計は、2個のアラーム時刻を記憶できるように
構成されており、第1アラームメモリー5および
第2アラームメモリー6は、それぞれ分、時のカ
ウンターにより構成されている。
Furthermore, FIG. 4 is a block diagram showing the circuit configuration of the timepiece of this example. Reference numeral 2 indicates a crystal oscillation circuit, 3 indicates a frequency dividing circuit, and 4 indicates seconds, minutes, and clocks provided as timekeeping means for counting the current time. It is a time-based counter consisting of hour, day, day, and month counters. Further, the clock of this example is configured to be able to store two alarm times, and the first alarm memory 5 and the second alarm memory 6 are configured with minute and hour counters, respectively.

該第1アラームメモリー5の出力は、前記時刻
系カウンター4の分および時のカウンターの出力
とともに第1一致検出回路7に入力され、両方の
内容が一致したときにブザー駆動回路11によつ
てアラーム素子として設けられたブザー12を駆
動するように構成されている。また第2アラーム
メモリー6および第2一致検出回路8の作用につ
いても、上記と同様である。さらに前記の時刻系
カウンター4および第1、第2のアラームメモリ
ー5,6の出力は、表示制御回路9にも接続され
ており、該制御回路9による選択制御を経てデコ
ーダ・ドライバー回路10に入力され、液晶表示
装置1を駆動するように構成されている。
The output of the first alarm memory 5 is inputted to the first coincidence detection circuit 7 together with the output of the minute and hour counters of the time system counter 4, and when the contents of both coincide, an alarm is generated by the buzzer drive circuit 11. It is configured to drive a buzzer 12 provided as an element. Further, the operations of the second alarm memory 6 and the second coincidence detection circuit 8 are also similar to those described above. Furthermore, the outputs of the time system counter 4 and the first and second alarm memories 5 and 6 are also connected to a display control circuit 9, and are input to a decoder/driver circuit 10 through selection control by the control circuit 9. and is configured to drive the liquid crystal display device 1.

一方、前述の機能モード選択スイツチS1は、微
分回路13を介して機能選択用シフトレジスタ1
4に接続されており、該シフトレジスタ14の各
段の出力側は、それぞれAND回路15および2
3,16および32,17および36の入力側に
図示のように接続されている。また該シフトレジ
スタ14の各段の出力側は、前記表示制御回路9
にも入力されて、該シフトレジスタ14によつて
選択された機能に応じて表示の切換えが行なわれ
るように構成されている。
On the other hand, the aforementioned function mode selection switch S 1 is connected to the function selection shift register 1 via the differentiating circuit 13.
4, and the output side of each stage of the shift register 14 is connected to AND circuits 15 and 2, respectively.
3, 16 and 32, 17 and 36 as shown. Further, the output side of each stage of the shift register 14 is connected to the display control circuit 9.
The display is also input to the shift register 14, and the display is switched according to the function selected by the shift register 14.

さらに修正モード選択スイツチS2は、微分回路
18を介して前記AND回路15,16,17の
もう一方の入力側に接続されており、該AND回
路15,16,17の出力側は、それぞれ時刻修
正対象選択用シフトレジスタ19、第1アラーム
時刻修正対象選択用シフトレジスタ20、第2ア
ラーム時刻修正対象選択用シフトレジスタ21の
入力側に接続されている。また前記時刻修正対象
選択用シフトレジスタ19の各段の出力側は、第
1段目はAND回路23の入力側に、第2段目以
降については時刻修正信号入力ゲート群24を構
成するAND回路25〜30の入力側に、それぞ
れ接続されている。同様に前記第1、第2アラー
ム時刻修正対象選択用シフトレジスタ20,21
の各段の出力側は、第1段目についてはAND回
路32,36の入力側に接続されており、第2段
目以降については第1、第2アラーム時刻修正信
号入力ゲート群33,37を構成するAND回路
34〜35,38〜39の入力側に、それぞれ接
続されている。また上記の3つのシフトレジスタ
19,20,21の状態は、修正対象選択信号と
して表示制御回路9にも与えられており、いずれ
の修正対象が選択されているかを、対応する表示
要素のフラツシングによつて明示するように構成
されている。
Furthermore, the correction mode selection switch S 2 is connected to the other input side of the AND circuits 15, 16, 17 via the differentiating circuit 18, and the output sides of the AND circuits 15, 16, 17 are connected to the respective time points. It is connected to the input side of the shift register 19 for selecting a correction object, the shift register 20 for selecting a first alarm time correction object, and the shift register 21 for selecting a second alarm time correction object. The output side of each stage of the time correction target selection shift register 19 is connected to the input side of an AND circuit 23 in the first stage, and to an AND circuit constituting the time correction signal input gate group 24 in the second and subsequent stages. They are connected to the input sides of 25 to 30, respectively. Similarly, the first and second alarm time correction target selection shift registers 20 and 21
The output side of each stage is connected to the input side of AND circuits 32, 36 for the first stage, and the first and second alarm time correction signal input gate groups 33, 37 for the second stage and subsequent stages. are connected to the input sides of AND circuits 34 to 35 and 38 to 39, respectively. The states of the three shift registers 19, 20, and 21 described above are also given to the display control circuit 9 as correction target selection signals, and which correction target is selected is determined by the flashing of the corresponding display element. It is structured so as to make it clear.

次に通常モードにおいては時刻表示状態とカレ
ンダー表示状態とを切換えるための機能も備えた
修正信号入力スイツチS3は、微分回路22を介し
て前述のAND回路23,25〜30,32,3
6の入力側およびOR回路31の入力側に接続さ
れている。また前記AND回路23の出力側は、
通常モードにおいて時刻表示状態とカレンダー表
示状態とを選択的に設定するために設けられたフ
リツプフロツプ回路(以下FFと略記する)47
のT端子に接続されるとともに該FF47のQ出
力端子は表示制御回路9に接続されており、
AND回路25〜30の出力側は前述の時刻系カ
ウンター4の各カウンターの修正信号入力端子に
接続されている。
Next, in the normal mode, the correction signal input switch S3 , which also has a function for switching between the time display state and the calendar display state, is connected to the above-mentioned AND circuits 23, 25 to 30, 32, 3 via the differentiation circuit 22.
6 and the input side of the OR circuit 31. Further, the output side of the AND circuit 23 is
A flip-flop circuit (hereinafter abbreviated as FF) 47 provided for selectively setting the time display state and calendar display state in the normal mode.
is connected to the T terminal of the FF 47, and the Q output terminal of the FF 47 is connected to the display control circuit 9.
The output sides of the AND circuits 25 to 30 are connected to the correction signal input terminals of each of the time-based counters 4 described above.

さらにAND回路32,36は第1および第2
のアラーム装置のON〜OFFの状態を選択的に設
定するためのアラームON〜OFF制御手段として
設けられたFF40,41のT端子に接続されて
おり、該FF40,41の出力端子は、第1、
第2のアラーム装置がOFF状態に設定されたと
き、それぞれアラーム装置の動作を禁止するため
のアラーム動作禁止手段として設けられたINH回
路42,43のINH入力端および表示制御回路9
に接続されている。
Furthermore, the AND circuits 32 and 36 are connected to the first and second
The output terminals of the FFs 40 and 41 are connected to the T terminals of the FFs 40 and 41, which are provided as alarm ON-OFF control means for selectively setting the ON-OFF state of the alarm device. ,
The INH input terminals of INH circuits 42 and 43 and the display control circuit 9 are provided as alarm operation prohibition means for prohibiting the operation of the respective alarm devices when the second alarm device is set to the OFF state.
It is connected to the.

また該INH回路42,43のもう一方の入力側
には、前述の第1、第2一致検出回路7,8の出
力側が接続されており、該INHの回路42,43
の出力側は、OR回路44を介してブザー駆動回
路11に接続されている。また前記OR回路31
の出力側は、前述のAND回路34〜35,38
〜39の入力側に接続されており、該AND回路
34〜35,38〜39の出力側は、第1、第2
アラームメモリー5,6の修正信号入力端子側に
接続されている。
Further, the output sides of the first and second coincidence detection circuits 7 and 8 described above are connected to the other input sides of the INH circuits 42 and 43.
The output side of is connected to the buzzer drive circuit 11 via an OR circuit 44. In addition, the OR circuit 31
The output side of the above-mentioned AND circuits 34 to 35, 38
-39, and the output sides of the AND circuits 34-35, 38-39 are connected to the first and second
It is connected to the correction signal input terminal side of the alarm memories 5 and 6.

一方、ランプ点灯用スイツチS4は、ランプ45
およびAND回路46の一方の入力側および前記
時刻修正対象選択用シフトレジスタ19のプリセ
ツト端子PSに接続されている。また前記AND回
路46のもう一方の入力側には、分周回路3から
の8Hzの出力信号が入力されており、該AND回
路46の出力側は、前述のOR回路31のもう一
方の入力側に接続されている。
On the other hand, the lamp lighting switch S 4 is
and one input side of the AND circuit 46 and the preset terminal PS of the time correction target selection shift register 19. The 8Hz output signal from the frequency divider circuit 3 is input to the other input side of the AND circuit 46, and the output side of the AND circuit 46 is connected to the other input side of the OR circuit 31. It is connected to the.

ここで本実施例の時計の動作について説明す
る。なおこの回路は正論量で動作するものであ
り、単にHと記載されている場合は論理レベルH
を、また単にLと記載されている場合は論理レベ
ルLを示すものである。
Here, the operation of the timepiece of this embodiment will be explained. Note that this circuit operates at a positive logic level, and when it is written simply as H, it means the logic level H.
Also, when simply written as L, it indicates the logic level L.

前記の機能選択用シフトレジスタ14は、第4
図に示される100の状態を初期状態として、機能
選択スイツチS1が1度閉じられるごとに、順次1
ステツプずつ内容がシフトする。すなわち前記の
初期状態は、後述のように時刻表示状態またはカ
レンダー表示状態のいずれかに制御できる通常モ
ードに対応しており、この状態ではAND回路1
5がON状態となつている。ここで時刻修正対象
選択用シフトレジスタ19が、第4図に示される
ような初期状態にあつて、いずれの修正対象も選
択していない場合には、AND回路23がON状態
となつており、この状態では修正信号入力スイツ
チS3を1度閉じるごとにFF47はセツト状態と
リセツト状態を交互に繰り返すことになる。すな
わち前記FF47がセツト状態にある場合には、
時計は第1図に示されるような時刻表示状態に、
またリセツト状態にある場合には第2図に示され
るようなカレンダー表示状態に対応しており、両
者の表示切換えは通常モードにおいて、修正モー
ド選択スイツチS2によつていずれの修正対象も選
択されていないときのみ、修正信号入力スイツチ
S3によつて任意に行なうことができる。
The function selection shift register 14 has a fourth function selection shift register 14.
With the state of 100 shown in the figure as the initial state, each time the function selection switch S1 is closed,
The contents shift step by step. That is, the initial state described above corresponds to a normal mode that can be controlled to either the time display state or the calendar display state as described later, and in this state, the AND circuit 1
5 is in the ON state. Here, when the time correction target selection shift register 19 is in the initial state as shown in FIG. 4 and no correction target is selected, the AND circuit 23 is in the ON state. In this state, the FF 47 alternately repeats the set state and reset state each time the correction signal input switch S3 is closed. That is, when the FF 47 is in the set state,
The watch is in the time display state as shown in Figure 1.
In addition, when in the reset state, it corresponds to the calendar display state shown in Figure 2, and the display switching between the two is possible in the normal mode, when either correction target is selected by the correction mode selection switch S2 . Correct signal input switch only when not
This can be done optionally by S 3 .

一方、前述の状態より修正モード選択スイツチ
S2を1度閉じるごとに、時刻修正対象選択用シフ
トレジスタ19の内容が1ステツプずつ順次シフ
トすることになり、時刻修正信号入力ゲート群2
4を構成するAND回路25〜30のいずれか1
個を選択的にON状態とすることができる。
On the other hand, from the above state, the correction mode selection switch
Each time S2 is closed, the contents of the time correction target selection shift register 19 are sequentially shifted by one step, and the time correction signal input gate group 2
Any one of AND circuits 25 to 30 configuring 4
can be selectively turned on.

従つて該AND回路25〜30のいずれかがON
状態になつているかに対応して所望の修正対象が
選択され、この状態においては前述の修正信号入
力スイツチS3を操作することにより、時刻系カウ
ンター4を構成する秒〜月のいずれかに選択され
たカウンターに修正信号を供給することができ
る。なお前述のように時刻修正対象選択用シフト
レジスタ19によつて、いずれかの修正対象が選
択されているような状態でランプスイツチS4を閉
じると、前記シフトレジスタ19のプリセツト端
子PSに強御復帰信号が供給され、強制的に第4
図に示されるような初期状態に復帰するように構
成されている。
Therefore, any one of the AND circuits 25 to 30 is ON.
The desired correction target is selected depending on whether the current state is set, and in this state, by operating the above-mentioned correction signal input switch S3 , one of the seconds to months forming the time system counter 4 is selected. A correction signal can be supplied to the counter that has been updated. As mentioned above, if the lamp switch S4 is closed while any correction target is selected by the time correction target selection shift register 19, the preset terminal PS of the shift register 19 is A return signal is supplied, forcing the fourth
It is configured to return to the initial state as shown in the figure.

一方、機能モード選択スイツチS1を閉じること
により機能選択用シフトレジスタ14は第4図に
示されるような初期状態から順次1ステツプずつ
シフトすることになる。すなわち上記シフトレジ
スタ14が010の状態になると、時計は第3図に
示されるような第1アラーム装置に関する表示モ
ードに移行するとともに、AND回路16がON状
態となる。この状態において、第1アラーム時刻
修正対象選択用シフトレジスタ20が図示のよう
な初期状態にあり、かつ後述のFF40がセツト
状態にあつて第1アラーム装置がON状態にあれ
ば、表示は第3図aに示されるように第1アラー
ム時刻表示モードとなる。
On the other hand, by closing the function mode selection switch S1 , the function selection shift register 14 is sequentially shifted one step at a time from the initial state shown in FIG. That is, when the shift register 14 becomes in the state of 010, the timepiece shifts to the display mode related to the first alarm device as shown in FIG. 3, and the AND circuit 16 becomes in the ON state. In this state, if the first alarm time correction target selection shift register 20 is in the initial state as shown in the figure, the FF 40 (described later) is in the set state, and the first alarm device is in the ON state, the display will change to the third one. As shown in Figure a, the first alarm time display mode is entered.

この状態からさらに修正モード選択スイツチS2
を閉じると、前記選択用シフトレジスタ20の状
態は、前述の初期状態により順次1ステツプずつ
移行して、第1アラーム時刻修正信号入力ゲート
群34〜35のいずれかを選択的にON状態にす
ることができる。例えば前記シフトレジスタ20
が010で示されるような状態となり、AND回路3
4がON状態となつている場合には、第1アラー
ム時刻のうち、分の桁が修正対象として選択され
て、第3図bに示されるように分の桁の表示がフ
ラツシング状態となる。この状態においては、前
述の修正信号入力スイツチS3を1度閉じると、微
分回路22で1個の修正用パルスが形成されるこ
とになり、該修正用パルスはOR回路31、AND
回路34を介して、第1アラームメモリー5の分
のカウンターに供給される。従つて前記修正信号
入力スイツチS3を使用して第1アラーム時刻の修
正を行なう場合には、1パルスずつの歩進修正が
可能となる。
From this state, further modify mode selection switch S 2
When the selection shift register 20 is closed, the state of the selection shift register 20 is sequentially shifted one step at a time according to the above-mentioned initial state, and one of the first alarm time correction signal input gate groups 34 to 35 is selectively turned ON. be able to. For example, the shift register 20
becomes the state shown by 010, and AND circuit 3
4 is in the ON state, the minute digit of the first alarm time is selected as a correction target, and the display of the minute digit becomes a flashing state as shown in FIG. 3b. In this state, when the above-mentioned correction signal input switch S 3 is closed once, one correction pulse is formed in the differentiating circuit 22, and the correction pulse is generated by the OR circuit 31, AND
Via the circuit 34, a minute counter of the first alarm memory 5 is supplied. Therefore, when the first alarm time is corrected using the correction signal input switch S3 , step-by-step correction can be performed pulse by pulse.

なお、この状態で前述のランプ点灯用スイツチ
S4を閉じるとAND回路46がON状態となり分周
回路3からの8Hzの修正用信号が前記AND回路
46、OR回路31、AND回路34を介して、第
1アラームメモリー5を構成する分のカウンター
に供給されることになる。従つて、前記ランプ点
灯用スイツチS4を閉じている間は、第1アラーム
時刻のうち分の桁が高速修正されることになる。
In addition, in this state, the lamp lighting switch mentioned above should be turned on.
When S 4 is closed, the AND circuit 46 is turned on, and the 8Hz correction signal from the frequency divider circuit 3 is transmitted through the AND circuit 46, the OR circuit 31, and the AND circuit 34 to the portions constituting the first alarm memory 5. It will be supplied to the counter. Therefore, while the lamp lighting switch S4 is closed, the minute digit of the first alarm time is rapidly adjusted.

また上記の状態より修正モード選択スイツチS2
を閉じると、前記シフトレジスタ20は001の状
態にシフトしてAND回路35がON状態となり、
第1アラーム時刻のうち、時の桁が修正対象とし
て選択され、時の桁の表示がフラツシング状態と
なる。この状態において修正信号入力スイツチS3
を閉じれば、第1アラーム時刻のうち時の桁を歩
進修正することができる。もちろんランプ点灯用
スイツチS4を閉じれば、同様に高速修正を行なう
こともできる。この結果、上記のような構成によ
れば、アラーム時刻を修正する場合には、ランプ
点灯用スイツチS4によつて所望の値の少し手前の
値まで高速修正を行なつた後、表示切換スイツチ
S3を操作して、1パルス分ずつ歩進させて所望の
値まで修正していくことにより、修正量が大きい
場合でも迅速かつ正確に修正を行うことができ
る。また前述の第1アラーム時刻修正対象選択用
シフトレジスタ20が、図示のようにいずれの桁
も修正対象として選択していない。100の初期状
態にある場合には、AND回路32がON状態とな
つており、この状態においては前述の修正信号入
力スイツチS3を1度閉じるごとにFF40はセツ
ト状態とリセツト状態とを交互に繰り返すことに
なる。
In addition, from the above state, modify mode selection switch S 2
When the shift register 20 is closed, the shift register 20 is shifted to the state of 001, and the AND circuit 35 is turned on.
Of the first alarm time, the hour digit is selected as a correction target, and the hour digit display is in a flashing state. In this state, the correction signal input switch S3
By closing the , the hour digit of the first alarm time can be corrected in increments. Of course, you can also make high-speed corrections by closing the lamp lighting switch S4 . As a result, according to the above configuration, when adjusting the alarm time, the lamp lighting switch S4 is used to perform a high-speed adjustment to a value slightly before the desired value, and then the display changeover switch is turned on.
By operating S3 and making the correction up to the desired value by stepping one pulse at a time, even if the amount of correction is large, the correction can be made quickly and accurately. Further, the first alarm time correction target selection shift register 20 described above does not select any digit as a correction target as shown in the figure. When in the initial state of 100, the AND circuit 32 is in the ON state, and in this state, the FF 40 alternates between the set state and the reset state each time the aforementioned correction signal input switch S3 is closed. It will be repeated.

ここで該FF40がセツト状態に設定されたと
きは、INH回路42がON状態となつて第1アラ
ーム装置はON状態に制御され、FF40がリセツ
ト状態に設定されたときは、INH回路42が
OFF状態となつて第1アラーム装置はOFF状態
に制御される。すなわち第1アラーム装置がON
状態にあるときには、現在時刻と第1アラームメ
モリー5に記憶された第1のアラーム時刻とが一
致して第1一致検出回路7の出力側がHとなる
と、INH回路42の出力側もHとなつてOR回路
44の出力側もHとなるためにブザー12が駆動
されてアラーム動作が行なわれることになるが、
第1アラーム装置がOFF状態に制御されている
ときは、INH回路42によつて第1一致検出回路
7の出力が遮断されることになるために、第1の
アラーム時刻が到達してもブザー12は駆動され
ず、第1のアラーム装置はアラーム動作を禁止さ
れたことになる。
Here, when the FF 40 is set to the set state, the INH circuit 42 is turned ON and the first alarm device is controlled to be ON, and when the FF 40 is set to the reset state, the INH circuit 42 is turned ON.
The first alarm device is controlled to be in the OFF state. In other words, the first alarm device is ON
In this state, when the current time and the first alarm time stored in the first alarm memory 5 match and the output side of the first coincidence detection circuit 7 becomes H, the output side of the INH circuit 42 also becomes H. Since the output side of the OR circuit 44 also becomes H, the buzzer 12 is driven and an alarm operation is performed.
When the first alarm device is controlled to be in the OFF state, the output of the first coincidence detection circuit 7 is cut off by the INH circuit 42, so even if the first alarm time arrives, the buzzer does not sound. 12 is not activated, and the first alarm device is prohibited from alarming.

また第1アラーム表示モードにおいて第1のア
ラーム装置がON状態となつているときには、第
3図aに示されるように液晶表示装置1の時刻表
示部は、第1アラームメモリー5内の第1のアラ
ーム時刻を表示する状態となつているが、FF4
0がリセツト状態となつて第1のアラーム装置が
OFF状態となつているときには、第3図cに示
されるように液晶表示装置1の時刻表示部は、
“OFF”という文字の表示に切換えられて、第1
アラーム装置がOFF状態に設定されたことを明
示するように構成されている。なお液晶表示装置
1の下部の枠1bの表示の有無によつても、第1
アラーム装置のON〜OFFの状態は識別されるよ
うに構成されており、ON状態にあるときは枠1
bが表示され、OFF状態にあるときは消去され
る。この枠1bの表示状態については、時計が第
1図に示されるような通常時刻状態に戻された場
合においても維持されるために、通常モードから
第1アラーム表示モードを呼び出すことなく、枠
1bが表示されているが消去されているかの差異
によつて、第1アラーム装置のON〜OFFを識別
できるわけである。
Further, when the first alarm device is in the ON state in the first alarm display mode, the time display section of the liquid crystal display device 1 displays the first alarm device in the first alarm memory 5 as shown in FIG. 3a. The alarm time is displayed, but FF4
0 is in the reset state and the first alarm device is activated.
When in the OFF state, the time display section of the liquid crystal display device 1, as shown in FIG. 3c,
The display will change to the words “OFF” and the first
The alarm device is configured to clearly indicate that the alarm device is set to an OFF state. Note that the first
The ON-OFF state of the alarm device is configured to be identified, and when it is in the ON state, frame 1
b is displayed and is cleared when it is in the OFF state. The display state of this frame 1b is maintained even when the clock is returned to the normal time state as shown in FIG. Whether the first alarm device is ON or OFF can be determined based on whether the first alarm device is displayed or erased.

また上記の第1アラーム表示モードから、さら
に機能モード選択スイツチS1を閉じると、前記シ
フトレジスタ14は001の状態にシフトし、第2
アラーム表示モードが選択されることになる。た
だし、この第2のアラーム装置の機能および操作
については上述の第1のアラーム装置の場合とす
べて同様であるために、その具体的な説明は省略
する。
Further, when the function mode selection switch S1 is further closed from the first alarm display mode, the shift register 14 shifts to the state 001, and the second
The alarm display mode will be selected. However, since the functions and operations of this second alarm device are all the same as those of the first alarm device described above, a detailed explanation thereof will be omitted.

以上のように本発明によれば、時刻やカレンダ
ーの表示を行なう標準的機能の他に、少くともア
ラーム機能を付加機能として備えた電子光学表示
式電子時計においても、機能モード選択スイツチ
と修正モード選択スイツチと修正信号入力スイツ
チとの3個の外部操作スイツチを設けるのみで、
付加機能に関する機能モードの呼び出し、それぞ
れ機能に関して修正が必要な場合の修正状態の呼
び出しと修正対象の選択、修正信号の入力による
修正の実行、およびアラーム装置の動作のON〜
OFFの選択設定等の全てが、全体的に統一され
た極めてわかりやすい簡単な操作によつて、容易
に行なうことが可能となる。すなわち本発明によ
れば、例えば通常モードにおいてもアラームモー
ドにおいても、互いに全く同じ手順で修正状態の
呼び出しと修正対象の選択、および修正信号の入
力を行なうことができるように、修正が必要とな
る各機能モードについて、全て同じ外部操作スイ
ツチ(修正モード選択スイツチと修正信号入力ス
イツチ)を用いて同様な操作手順で修正を実行す
ることができるために、操作そのものが非常にわ
かりやすくなるとともに、特別な修正安全スイツ
チを設ける等の必要も解消される。
As described above, according to the present invention, in addition to the standard functions of displaying the time and calendar, even in an electro-optical display type electronic watch that is equipped with at least an alarm function as an additional function, the function mode selection switch and the correction mode can also be used. By simply providing three external operation switches, a selection switch and a correction signal input switch,
Calling the function mode related to additional functions, calling the correction status and selecting the correction target when correction is required for each function, executing the correction by inputting a correction signal, and turning on the alarm device operation ~
All settings, such as OFF selection, can be easily performed using an extremely unified and easy-to-understand operation. That is, according to the present invention, modification is required so that the modification state can be called, the modification target can be selected, and the modification signal inputted in exactly the same procedure in both the normal mode and the alarm mode. For each function mode, the same external operation switch (correction mode selection switch and correction signal input switch) can be used to perform corrections using the same operating procedure, making the operation itself very easy to understand, and making special This also eliminates the need for additional safety switches.

またアラーム機能については、アラームメモリ
ーとは独立してアラームのON〜OFFを選択的に
設定するためのアラームON〜OFF制御手段と、
該制御手段でOFF状態が設定されたときアラー
ム装置の動作を禁止するアラーム動作禁止手段と
を設けるとともに、アラームモードが選択され
て、しかもアラーム時刻の修正状態がまだ呼び出
されてはいないときのみ、修正信号入力スイツチ
で前記アラームON〜OFF制御手段の設定状態を
変更するための信号を入力できるように制御する
入力制御手段を設けているために、何ら新たな外
部操作スイツチを増加させることなく、非常に簡
単な操作でアラーム装置のON〜OFFの状態を任
意に選択することができる。しかも上記のように
アラームメモリーとアラームON〜OFF制御手段
とは互いに独立して設けられているために、上記
制御手段でOFF状態が設定されたときにも、ア
ラームメモリーをリセツトすることなくアラーム
メモリーの内容自体には何らの影響を与えること
なしに、アラーム装置をOFF状態に制御するこ
とが可能となる。この結果、日曜日等の特定な日
だけアラーム装置をOFF状態にして、他の日は
同一の時刻にアラームを動作させたいような場合
についても、アラーム装置をON状態に復帰させ
るたびに、あわせてアラームメモリーの中にアラ
ーム時刻をセツトしなおすような必要もなくな
り、使用上においても便利なものとなる。
Regarding the alarm function, an alarm ON/OFF control means for selectively setting the alarm ON/OFF independently of the alarm memory;
and an alarm operation prohibition means for prohibiting operation of the alarm device when the OFF state is set by the control means, and only when the alarm mode is selected and the alarm time correction state has not yet been called. Since an input control means is provided for controlling the correction signal input switch so that a signal for changing the setting state of the alarm ON-OFF control means can be input, there is no need to increase any new external operation switch. You can arbitrarily select the ON-OFF state of the alarm device with a very simple operation. Moreover, since the alarm memory and the alarm ON-OFF control means are provided independently from each other as described above, even when the OFF state is set by the above control means, the alarm memory can be reset without having to reset the alarm memory. It becomes possible to control the alarm device to the OFF state without having any effect on the content itself. As a result, even if you want to turn off the alarm device only on a specific day, such as Sunday, and set the alarm to operate at the same time on other days, the alarm will be activated every time the alarm device is turned back on. There is no need to reset the alarm time in the memory, making it more convenient to use.

また前述の実施例では、アラームON〜OFFの
状態を識別するために、時刻表示部はアラームモ
ードではアラームON状態が設定されるとアラー
ムメモリー内のアラーム時刻を表示し、アラーム
OFF状態が設定されると“OFF”なる文字を表
示する状態に切換えられるように構成されている
が、このような構成によればアラーム時刻の修正
等を行なおうとした場合に、誤操作でアラーム
OFF状態を設定してしまつたようなときでも、
表示状態から一目瞭然で直ちに誤操作したことを
気づかせることができる。
In addition, in the above embodiment, in order to identify the alarm ON to OFF state, the time display section displays the alarm time in the alarm memory when the alarm ON state is set in the alarm mode, and displays the alarm time in the alarm memory.
It is configured so that when the OFF state is set, the state is switched to the state where the word "OFF" is displayed, but with such a structure, if an attempt is made to adjust the alarm time, etc., the alarm will be reset due to an erroneous operation.
Even if you accidentally set the OFF state,
It is possible to immediately notice an erroneous operation at a glance from the display state.

さらにアラームモードにおける上記のON〜
OFFの識別表示手段とは別に、通常モードにお
いてもON〜OFFの状態を識別できる表示手段が
設けられているために、普通の携帯時(通常モー
ド)においては、アラームモードを呼び出すこと
なしにON〜OFFの状態を識別することが可能で
ある。
Furthermore, the above ON in alarm mode ~
In addition to the OFF identification display means, there is also a display means that can identify the ON to OFF state even in normal mode, so when you are carrying it normally (normal mode), you can turn it ON without calling the alarm mode. ~ It is possible to identify the OFF state.

なお前述の実施例では、アラームモードで修正
状態が選択されると、ランプ点灯用スイツチが高
速修正用スイツチとして機能するように構成され
ているが、ランプ点灯用スイツチが設けられてい
る場合には、このような構成とすることも可能で
ある。
In the above-mentioned embodiment, when the correction state is selected in the alarm mode, the lamp lighting switch is configured to function as a high-speed correction switch, but if the lamp lighting switch is provided, , such a configuration is also possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の1実施例によるアラーム装置
付き電子光学式電子時計が時刻表示状態にあると
きの外観を示す平面図、第2図は本発明の時計が
カレンダー表示状態に切換えられた場合の表示装
置の状態を示す平面図、第3図a,b,cは本発
明の時計の第1アラームに関する各表示状態を示
す平面図、第4図は本発明の回路構成を示す回路
構成図である。 1……液晶表示装置、2……水晶発振回路、3
……分周回路、4……時刻系カウンター、5……
第1アラームメモリー、6……第2アラームメモ
リー、7,8……第1、第2一致検出回路、9…
…表示制御回路、10……デコーダ・ドライバ
ー、11……ブザー駆動回路、12……ブザー、
14……機能選択用シフトレジスタ、19……時
刻修正対象選択用シフトレジスタ、20,21…
…第1、第2アラーム時刻修正対象選択用シフト
レジスタ、24……時刻修正信号入力ゲート群、
33,37……第1、第2アラーム時刻修正信号
入力ゲート群、45……ランプ、S1……機能選択
スイツチ、S2……修正モード選択スイツチ、S3
…修正信号入力スイツチ、S4……ランプ点灯用ス
イツチ。
FIG. 1 is a plan view showing the external appearance of an electro-optical electronic timepiece with an alarm device according to an embodiment of the present invention when it is in a time display state, and FIG. 2 is a view when the timepiece of the present invention is switched to a calendar display state. FIGS. 3a, b, and c are plan views showing each display state regarding the first alarm of the timepiece of the present invention. FIG. 4 is a circuit configuration diagram showing the circuit configuration of the present invention. It is. 1...Liquid crystal display device, 2...Crystal oscillation circuit, 3
...Frequency dividing circuit, 4...Time system counter, 5...
First alarm memory, 6... Second alarm memory, 7, 8... First and second coincidence detection circuits, 9...
... Display control circuit, 10 ... Decoder driver, 11 ... Buzzer drive circuit, 12 ... Buzzer,
14...Shift register for function selection, 19...Shift register for time correction target selection, 20, 21...
...Shift register for selecting the first and second alarm time correction targets, 24...Time correction signal input gate group,
33, 37...First and second alarm time correction signal input gate group, 45...Lamp, S1 ...Function selection switch, S2 ...Modification mode selection switch, S3 ...
...Correction signal input switch, S 4 ...Lamp lighting switch.

Claims (1)

【特許請求の範囲】 1 現在時刻を計数する計数手段と、アラーム時
刻を記憶するアラームメモリー、前記の現在時刻
とアラーム時刻との一致を検出する一致検出手
段、該一致検出手段の出力に応じて動作するよう
に構成されたアラーム素子等より構成されるアラ
ーム装置とを少くとも有する電子光学表示式電子
時計において、現在時刻またはカレンダーの少く
とも一方を表示する通常モードと一つ以上のアラ
ームモードを含む複数の機能モードの中から、任
意の一つの機能モードを選択する機能を付与され
て成る機能モード選択スイツチと、該機能モード
選択スイツチによつて選択される複数の機能モー
ドに対して修正モードを指定するために共用して
設けられ、少くとも前記の通常モードとアラーム
モードとのいずれにおいても修正状態の呼び出し
と修正対象の選択とを行なう機能を付与されて成
る唯一の修正モード選択スイツチと、前記機能モ
ード選択スイツチによつて選択される複数の機能
モードに対して修正信号を入力するために共用し
て設けられ、前記修正モード選択スイツチによつ
ていずれかの修正対象が選択されているときの
み、この選択された修正対象を修正するための修
正信号を入力できるように制御されて成る修正信
号入力スイツチと、少くともアラームON状態と
アラームOFF状態とのいずれかを選択的に設定
するために、前記アラームメモリーとは独立して
設けられたアラームON〜OFF制御手段と、前記
機能モード選択スイツチによりアラームモードが
選択され、かつ前記修正モード選択スイツチによ
つて前記アラーム時刻のいずれの桁も修正対象と
して選択されていないときのみ、前記修正信号入
力スイツチに前記アラームON〜OFF制御手段の
設定状態を変更するための信号を入力する機能を
付与する入力制御手段と、前記アラームON〜
OFF制御手段によつてアラームOFF状態が設定
されたときに、前記アラームメモリーをリセツト
することなく前記アラーム装置の動作を禁止する
ためのアラーム動作禁止手段と、前記アラーム
ON状態とアラームOFF状態のいずれが設定され
ているかを識別するためのON〜OFF識別用表示
手段とを備えたことを特徴とする電子光学表示式
電子時計。 2 ON〜OFF識別用表示手段は、アラームモー
ドにおいてのみ識別のための表示が付与されるよ
うに制御された第1の識別用表示手段と、少くと
も通常モードにおいて識別のための表示が付与さ
れるように制御された第2の識別用表示手段より
成り、前記第1の識別用表示手段は、アラーム
ON状態が設定されるとアラーム時刻を表示し、
かつアラームOFF状態が設定されると“OFF”
という文字の表示状態に切換えられる表示手段よ
り成ることを特徴とする特許請求の範囲第1項記
載の電子光学表示式電子時計。
[Scope of Claims] 1. A counting means for counting the current time, an alarm memory for storing the alarm time, a coincidence detection means for detecting coincidence between the current time and the alarm time, and a coincidence detection means for detecting coincidence between the current time and the alarm time, and according to the output of the coincidence detection means. An electro-optical display type electronic watch having at least an alarm device consisting of an alarm element etc. configured to operate, which has a normal mode in which at least one of the current time or a calendar is displayed and one or more alarm modes. a function mode selection switch provided with the function of selecting any one function mode from a plurality of function modes, and a correction mode for the plurality of function modes selected by the function mode selection switch. The only correction mode selection switch which is provided in common to specify the correction mode and which is provided with the function of calling up the correction state and selecting the correction target at least in both the normal mode and the alarm mode. , is provided in common for inputting correction signals to a plurality of function modes selected by the function mode selection switch, and one of the correction targets is selected by the correction mode selection switch. A correction signal input switch is controlled such that a correction signal for correcting the selected correction target can be input only when the selected correction target is corrected, and at least one of an alarm ON state and an alarm OFF state is selectively set. Therefore, an alarm mode is selected by an alarm ON-OFF control means provided independently of the alarm memory and the function mode selection switch, and which digit of the alarm time is selected by the correction mode selection switch. input control means for providing a function of inputting a signal for changing the setting state of the alarm ON to OFF control means to the correction signal input switch only when the alarm ON to OFF control means is not selected as a correction target;
an alarm operation prohibition means for prohibiting the operation of the alarm device without resetting the alarm memory when the alarm OFF state is set by the OFF control means;
An electro-optical display electronic timepiece characterized by comprising an ON-OFF identification display means for identifying whether an ON state or an alarm OFF state is set. 2 The ON-OFF identification display means includes a first identification display means that is controlled so that an identification display is provided only in the alarm mode, and a first identification display that is controlled so that an identification display is provided at least in the normal mode. the first identification display means is controlled to display an alarm.
When the ON state is set, the alarm time will be displayed,
And “OFF” when the alarm OFF state is set.
An electro-optical display type electronic timepiece according to claim 1, characterized by comprising a display means that can be switched to a display state of the characters .
JP56203566A 1981-12-18 1981-12-18 Electronic timepiece of electrooptical display Granted JPS57141586A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56203566A JPS57141586A (en) 1981-12-18 1981-12-18 Electronic timepiece of electrooptical display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56203566A JPS57141586A (en) 1981-12-18 1981-12-18 Electronic timepiece of electrooptical display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14103277A Division JPS5473679A (en) 1977-11-24 1977-11-24 Time correction device of digital electronic watch

Publications (2)

Publication Number Publication Date
JPS57141586A JPS57141586A (en) 1982-09-01
JPS628160B2 true JPS628160B2 (en) 1987-02-20

Family

ID=16476249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56203566A Granted JPS57141586A (en) 1981-12-18 1981-12-18 Electronic timepiece of electrooptical display

Country Status (1)

Country Link
JP (1) JPS57141586A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60219875A (en) * 1984-04-16 1985-11-02 Sony Corp Video camera
WO1999045426A1 (en) * 1998-03-03 1999-09-10 Citizen Watch Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
JPS57141586A (en) 1982-09-01

Similar Documents

Publication Publication Date Title
US4180969A (en) Electronic timepiece with global time zone display
US4216649A (en) Function selection circuit for multi-function timepiece
US4152887A (en) Digital electronic alarm timepiece
US4115993A (en) Digital alarm watch
US4178750A (en) Control circuit for electronic timepiece
JPS628160B2 (en)
US4089159A (en) Electronic timepiece
JPS6153672B2 (en)
US4117657A (en) Electronic timepiece calendar circuit
JPS6145504Y2 (en)
JPS5815797B2 (en) calendar display device
US4207731A (en) Electronic timepiece control circuit
US4114362A (en) Electronic timepiece
JPS6149630B2 (en)
JPS6257957B2 (en)
CA1079986A (en) Digital alarm and subsidiary time electronic timepiece
JPS6045388B2 (en) Electronic equipment with notification function
JPH0330874Y2 (en)
JPS625677Y2 (en)
JPS5939716B2 (en) electronic clock
JPH0224353B2 (en)
JPS5916868Y2 (en) Calendar display electronic clock
JPS6335949B2 (en)
JPS6314314B2 (en)
JPS5840186B2 (en) electronic clock with calendar