JPS5839263A - ゼロ電位制御装置 - Google Patents
ゼロ電位制御装置Info
- Publication number
- JPS5839263A JPS5839263A JP13589581A JP13589581A JPS5839263A JP S5839263 A JPS5839263 A JP S5839263A JP 13589581 A JP13589581 A JP 13589581A JP 13589581 A JP13589581 A JP 13589581A JP S5839263 A JPS5839263 A JP S5839263A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- collector
- point
- zero point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は交流電源に負荷と直列に接続されたスイッチン
グ素子を開閉制御する装置シこ係り、特にスイッチング
素子を交流電源のゼロ電位で点弧せしめるよう1こした
ゼロ電位制御装置に関する。 従来より交流電源に接続された負荷を開閉する場合、交
流電源のゼロ電位で開閉(特tこ投入)しないと高周波
雑音を生じ放送周波数に妨害を与えることはよく知られ
ている。 そこで、スイッチング素子を電源電圧波形のゼロ電位で
点弧させるものとしては、例えば】・/図tこ示すよう
なものがある。これは負荷がヒータでスイッチング素子
の開閉制御により温度制御を行うもので、交流電源10
/#こ負荷102とトライブック等双方向性の3端子サ
イリスタからなるスイッチング素子103とが直列に接
続されて主回路が形成されてお名07O5は交流電源i
oiから接続された定電圧電源回路1011の全波整流
出力端に接続されて交流電源10/のゼロ点を検出して
パルス信号を送出するようにしたゼロ点検出回路である
。このゼロ点検出回路10Sの出力は、上記スイッチン
グ素子103のゲートに出力端を接続したアンド回路7
0乙の入力端の一方1こ送出し、このアンド回路10乙
の入力端の他方tこけ上記負荷102Ttこよって発生
した温度を検出する温度センサ10りの検出値を基準値
設定回路10fの基準値と比較して検出値が基準値より
低いとき″H’レベルの出力信号を送出するようにした
比較回路107の出力端を接続して、ゲート回路/10
が形成されておる。そして、上記定電圧電源回路IO’
lは矛Ω図(こ示すようQこ、上記各回路に動作用の定
71丁圧電源VDを供給するため、交流電源10/を電
源トランスTrヲ介してダイオードブリッジtこ形成し
た全波整流回路DBtこ入力させ、この全波整流回路の
出力をコンデンへ定電圧ダイオード、制御トランジスタ
により形成した定電圧回路により定電圧η電源■。を出
力すると共に、上記全波整流回路DBの出力を、ゼロ点
検出回路10Sのエミッタを接地しコレクタを負荷抵抗
RL″f、介して定電圧電源■ゎに接続したトランジス
タQのベースに、ベース抵抗RB′fr、介して入力せ
しめて、上記トランジスタQのコレクタから入力のゼロ
点で1Hルベルのパルス信号を検出信号としてアンド回
路10乙tこ送出する。これをうけたアンド回路70乙
は他方の入力との論理積で11Pレベルの出力信号をゲ
ート信号としてスイッチング素子103
グ素子を開閉制御する装置シこ係り、特にスイッチング
素子を交流電源のゼロ電位で点弧せしめるよう1こした
ゼロ電位制御装置に関する。 従来より交流電源に接続された負荷を開閉する場合、交
流電源のゼロ電位で開閉(特tこ投入)しないと高周波
雑音を生じ放送周波数に妨害を与えることはよく知られ
ている。 そこで、スイッチング素子を電源電圧波形のゼロ電位で
点弧させるものとしては、例えば】・/図tこ示すよう
なものがある。これは負荷がヒータでスイッチング素子
の開閉制御により温度制御を行うもので、交流電源10
/#こ負荷102とトライブック等双方向性の3端子サ
イリスタからなるスイッチング素子103とが直列に接
続されて主回路が形成されてお名07O5は交流電源i
oiから接続された定電圧電源回路1011の全波整流
出力端に接続されて交流電源10/のゼロ点を検出して
パルス信号を送出するようにしたゼロ点検出回路である
。このゼロ点検出回路10Sの出力は、上記スイッチン
グ素子103のゲートに出力端を接続したアンド回路7
0乙の入力端の一方1こ送出し、このアンド回路10乙
の入力端の他方tこけ上記負荷102Ttこよって発生
した温度を検出する温度センサ10りの検出値を基準値
設定回路10fの基準値と比較して検出値が基準値より
低いとき″H’レベルの出力信号を送出するようにした
比較回路107の出力端を接続して、ゲート回路/10
が形成されておる。そして、上記定電圧電源回路IO’
lは矛Ω図(こ示すようQこ、上記各回路に動作用の定
71丁圧電源VDを供給するため、交流電源10/を電
源トランスTrヲ介してダイオードブリッジtこ形成し
た全波整流回路DBtこ入力させ、この全波整流回路の
出力をコンデンへ定電圧ダイオード、制御トランジスタ
により形成した定電圧回路により定電圧η電源■。を出
力すると共に、上記全波整流回路DBの出力を、ゼロ点
検出回路10Sのエミッタを接地しコレクタを負荷抵抗
RL″f、介して定電圧電源■ゎに接続したトランジス
タQのベースに、ベース抵抗RB′fr、介して入力せ
しめて、上記トランジスタQのコレクタから入力のゼロ
点で1Hルベルのパルス信号を検出信号としてアンド回
路10乙tこ送出する。これをうけたアンド回路70乙
は他方の入力との論理積で11Pレベルの出力信号をゲ
ート信号としてスイッチング素子103
【こ送出するこ
とになるが、このようなゼロ点でスイッチング素子の点
弧動作を行わせるためのゲート信号は、ゼロ点検出回路
のパルス信号がゼロ電位の点でパルス幅の狭いパルス(
牙3図(イ))を加えることになるため主回路の電流立
上りの点でスイッチング素子のラッチング電流tこ達す
ることができず、点弧失敗を生ずるおそれがある。こ′
t1.全1.ヲるためtこ、上記ゼロ点検出回路のパル
ス信号のパルス幅を広げて点弧失敗を防ぐことも考えら
れるが、このパルス幅は牙3図←)で示すように、交流
′電源のゼロ電位を中心tこして両方(図示a、:b−
/:/)1こ広がって雑音の発生が増加し、ゼロ電位制
御の長所が減殺されるという問題がある。 本発明は上述した点tこかんがみてなされたもので、そ
の目的とするところは、簡単な構成で雑音の発生を防止
してゼロ点検出のパルス幅を広げてスイッチング素子の
点弧が的確tこ行えるようにしたものを提供することt
?−ある。 以下本発明の実施例をツノグ図及び牙S図によって説明
する。尚、)・1図は牙/図におけるゼロ点検出回路1
03に代って形成された回路図で、他はツ・7図と同様
tこ構成された実施例として説明し、上述と説明が重複
する点は省略することとする。 1・り図において、Sはゼロ点検出回路である。これば
定電圧電源回路10ilの全波整流回路DBの出力端に
】//のトランジスタQ工のベースをベース抵抗R1t
l−介して接続し、トランジスタQ□のコレクタは定電
圧電源VD’こ負荷抵抗R2th介して接続し、エミッ
タは順方向に挿入したダイオードD1を介して接地する
と共に、該エミッタを、ベースtこカソードを接続した
ダイオードD2のアノードに接続し、ベースと接地間に
抵抗R33挿入して、上記抵抗R0とR3で入力の分圧
回路を形成し、上記トランジスタQ□のコレクタを、コ
レクタを負荷抵抗R4ヲ介して定電[E電源■。に接続
しエミッタが順方向tこ挿入したダイオードD3を介し
て接地した牙2のトラン(5) ジスタQ2のベース1こ接続し、このトランジスタQ。 のコレクタと接地間に、低抵抗R5と1/2のコンデン
サC2ヲ直列に挿入して、トランジスタQ2のオンによ
りコンデンサ02′(ffC2→R5→Q2−D3−0
2の回路で瞬時に放電させ、トランジスタQ、のコレク
タとトランジスタQのベース間tこ、低抵抗のR6と牙
/のコンデンサC1を直列に挿入して、トランジスタQ
2のオン1こよりコンデンサC1はC1→R6−C2”
D3→R3−C工の回路でコンデンサC2と同時に放
′irf、を開始するが上記コンデンサC3より時定数
分だけ長い時限で放電するようをこなっており、上記ト
ランジスタQ2のオフにより、コンデンサC1はc、R
4(lR6<<R4)の時定数で、また、コンデンサC
3はc 2114c I(5<<R4,’)の時定数で
充電させ、上記トランジスタQ、□のコレクタ出力を該
回路Sの検−小信号としてゲート回路llOのアンド回
路10乙に送出するようになっている。 次に、その動作tこついて説明する。今、坩−s図の時
点t。で、全波整流回路DI3の出力がゼロ点検出回路
Sに入力されると、この入力を抵抗R□、R3(6) (こ9]:り分圧した出力(m点の出力)がトランジス
タQ、1のベースに印加される。これによりトランジス
タq1、がオンし、q、2がオフとなるため、コンデン
サC1,c2kl:抵抗R4全通してそれぞれ充電され
、この充″混X−1+:圧の」二別によりn点の電位は
牙S図nで示すよう(こ上昇する。そして、ゼロ点検出
回路S■ とダイオ−ドロ工の順方向電圧■、を加算し
た電Tu 圧(■お□; + V f)以下になったとき、トラン
ジスタQ、1がオフし、トランジスタQ、がオンするた
め、コンデンサC2はC2→R5→Q、2→D3→C2
の径路で瞬時に放電して11点の電位を急激に下げる。 一方コンデンサC1もC1→R6→Q2→D3−hR3
→C□の径路で同時tこ放電を開始するが、時定数分だ
けコンデンサC2より長い時限で放゛Iπする。しかし
、上記n点の電位ナス電位tこ引つげられる(矛夕図m
)。このため、トランジスタq、□のベース・エミッタ
間をこけ逆バイアスがかかるが、この逆バイアスはダイ
オードD2の順方向電圧以下tこなるとダイオードD、
が梼通ずるので、トランジスタQ□のベース・エミッタ
間の逆耐圧値以上tこなることはない。?21ノら、上
記m点の電位ハ、トランジスタq、□のオフによりダイ
オードD2の順方向電圧分だけマイナスに引っばられた
後、コンデンサC工の放電時の時定数tこより」二昇し
て牙S図mで示すよう(こゼロ点近傍でV字状の波形を
呈し、この上昇値がトランジスタQ1のベース・エミッ
タ間電圧■BつとダイオードD1の順方向電圧■律加算
した電圧(”BE ” ■f)以上tこなったとき、ト
ランジスタQ□は再びオンし、Q2がオフする。従って
、ゼロ点検出回路Sの出力即ちトランジスタQのコレク
タ出力は、該トランジスタQ工がオフしま た時点で1L′からlHルベルに反転し、I・ランジス
タQ工がオンした時点でlH′からlLルベルtこ反転
するパルス信号をゼロ点の検出信号として検出すること
になる。そしてこのパルス信号のパルス幅u a +b
であるCA−3図Sの出力)が、bの幅11Sl:aの
幅より拡げられてa (b (例えばa:b=/:/ニ
ア)の関係で送出さ力、る。即ち、上記パルス信号のb
の幅はC□とR3の時定数により任意に選定できる。 そして、上記ゼロ点検出回路Sのパルス信号は上述した
ようtこゲート回路/10のアンド回路lO乙tこ送出
され、アンド回路10乙のIHIレベルの出力信号(ゲ
ート信号)の期間を長くすることとなるので負荷102
の立上りが遅れてもこれtこ十分対応するゲート信号を
送出し点弧失敗を生ずることなくスイッチング素子10
3がゼロ電位で点弧される。 上述した工う(こ、本発明eこよれば、交流電源に負荷
と直列に接続されたスイッチング素子のゲートに、上記
交流電源pこ接続された全波整流回路の出力を分圧回路
tこ印加させこの分圧回路の分圧点を、定電圧電源にエ
ミッタ接地の矛/及び牙2のトランジスタのコレクタを
負荷抵抗を介して各々接続した上記第/のトランジスタ
のベースtこ接続すると共tこ、1)/のコンデンサを
介して牙2のトランジスタのコレクタに接続し、この牙
2のトランジスタのベースシこ】//のトランジスタの
コレン(9) りを接続し、上記第2のトランジスタのコレクタと接地
間に】ノΩのコンデンサを挿入して、−に記塔//のト
ランジスタのコレクタから出力するよつ)こしたゼロ点
検出回路を設けて、」二記交流電源のゼロ点検出のパル
ス信号のパルス幅を交流電源のゼロ点通過側のみ拡げる
よう?こしであるから、負荷の立上りが遅くても点弧失
敗を生ずることなくスイッチング素子を的確に点弧せし
めることができ、しかも、交流電源のゼロ点以降のパル
ス幅のみ拡げただけであるから、パルス信号のパルス幅
を拡げもパルス信号の立上りはゼロ点近傍であるから高
周波雑音の発生を防止することができ、放送周波数の妨
害を生じせしめることなくスイッチング素子の点弧を確
実をこ行うことができる。又、交流電源のゼロ点を電源
トランスを介して検出する場合、電源トランスの2次側
電圧の位相が進み側になってもΩ次側のゼ内点以降のパ
ルス幅が拡カルので交流電源のゼロ電位制御を不能とす
るようなことは全くなく、ゲート点弧制御の信頼性を一
段と向上せしめることができ、しかも構成は簡略化(1
0) したものであるから、装置を経済的に製することができ
ることは勿論、種々の電力制御に適用し得る等著しい効
果を有するものである。
とになるが、このようなゼロ点でスイッチング素子の点
弧動作を行わせるためのゲート信号は、ゼロ点検出回路
のパルス信号がゼロ電位の点でパルス幅の狭いパルス(
牙3図(イ))を加えることになるため主回路の電流立
上りの点でスイッチング素子のラッチング電流tこ達す
ることができず、点弧失敗を生ずるおそれがある。こ′
t1.全1.ヲるためtこ、上記ゼロ点検出回路のパル
ス信号のパルス幅を広げて点弧失敗を防ぐことも考えら
れるが、このパルス幅は牙3図←)で示すように、交流
′電源のゼロ電位を中心tこして両方(図示a、:b−
/:/)1こ広がって雑音の発生が増加し、ゼロ電位制
御の長所が減殺されるという問題がある。 本発明は上述した点tこかんがみてなされたもので、そ
の目的とするところは、簡単な構成で雑音の発生を防止
してゼロ点検出のパルス幅を広げてスイッチング素子の
点弧が的確tこ行えるようにしたものを提供することt
?−ある。 以下本発明の実施例をツノグ図及び牙S図によって説明
する。尚、)・1図は牙/図におけるゼロ点検出回路1
03に代って形成された回路図で、他はツ・7図と同様
tこ構成された実施例として説明し、上述と説明が重複
する点は省略することとする。 1・り図において、Sはゼロ点検出回路である。これば
定電圧電源回路10ilの全波整流回路DBの出力端に
】//のトランジスタQ工のベースをベース抵抗R1t
l−介して接続し、トランジスタQ□のコレクタは定電
圧電源VD’こ負荷抵抗R2th介して接続し、エミッ
タは順方向に挿入したダイオードD1を介して接地する
と共に、該エミッタを、ベースtこカソードを接続した
ダイオードD2のアノードに接続し、ベースと接地間に
抵抗R33挿入して、上記抵抗R0とR3で入力の分圧
回路を形成し、上記トランジスタQ□のコレクタを、コ
レクタを負荷抵抗R4ヲ介して定電[E電源■。に接続
しエミッタが順方向tこ挿入したダイオードD3を介し
て接地した牙2のトラン(5) ジスタQ2のベース1こ接続し、このトランジスタQ。 のコレクタと接地間に、低抵抗R5と1/2のコンデン
サC2ヲ直列に挿入して、トランジスタQ2のオンによ
りコンデンサ02′(ffC2→R5→Q2−D3−0
2の回路で瞬時に放電させ、トランジスタQ、のコレク
タとトランジスタQのベース間tこ、低抵抗のR6と牙
/のコンデンサC1を直列に挿入して、トランジスタQ
2のオン1こよりコンデンサC1はC1→R6−C2”
D3→R3−C工の回路でコンデンサC2と同時に放
′irf、を開始するが上記コンデンサC3より時定数
分だけ長い時限で放電するようをこなっており、上記ト
ランジスタQ2のオフにより、コンデンサC1はc、R
4(lR6<<R4)の時定数で、また、コンデンサC
3はc 2114c I(5<<R4,’)の時定数で
充電させ、上記トランジスタQ、□のコレクタ出力を該
回路Sの検−小信号としてゲート回路llOのアンド回
路10乙に送出するようになっている。 次に、その動作tこついて説明する。今、坩−s図の時
点t。で、全波整流回路DI3の出力がゼロ点検出回路
Sに入力されると、この入力を抵抗R□、R3(6) (こ9]:り分圧した出力(m点の出力)がトランジス
タQ、1のベースに印加される。これによりトランジス
タq1、がオンし、q、2がオフとなるため、コンデン
サC1,c2kl:抵抗R4全通してそれぞれ充電され
、この充″混X−1+:圧の」二別によりn点の電位は
牙S図nで示すよう(こ上昇する。そして、ゼロ点検出
回路S■ とダイオ−ドロ工の順方向電圧■、を加算し
た電Tu 圧(■お□; + V f)以下になったとき、トラン
ジスタQ、1がオフし、トランジスタQ、がオンするた
め、コンデンサC2はC2→R5→Q、2→D3→C2
の径路で瞬時に放電して11点の電位を急激に下げる。 一方コンデンサC1もC1→R6→Q2→D3−hR3
→C□の径路で同時tこ放電を開始するが、時定数分だ
けコンデンサC2より長い時限で放゛Iπする。しかし
、上記n点の電位ナス電位tこ引つげられる(矛夕図m
)。このため、トランジスタq、□のベース・エミッタ
間をこけ逆バイアスがかかるが、この逆バイアスはダイ
オードD2の順方向電圧以下tこなるとダイオードD、
が梼通ずるので、トランジスタQ□のベース・エミッタ
間の逆耐圧値以上tこなることはない。?21ノら、上
記m点の電位ハ、トランジスタq、□のオフによりダイ
オードD2の順方向電圧分だけマイナスに引っばられた
後、コンデンサC工の放電時の時定数tこより」二昇し
て牙S図mで示すよう(こゼロ点近傍でV字状の波形を
呈し、この上昇値がトランジスタQ1のベース・エミッ
タ間電圧■BつとダイオードD1の順方向電圧■律加算
した電圧(”BE ” ■f)以上tこなったとき、ト
ランジスタQ□は再びオンし、Q2がオフする。従って
、ゼロ点検出回路Sの出力即ちトランジスタQのコレク
タ出力は、該トランジスタQ工がオフしま た時点で1L′からlHルベルに反転し、I・ランジス
タQ工がオンした時点でlH′からlLルベルtこ反転
するパルス信号をゼロ点の検出信号として検出すること
になる。そしてこのパルス信号のパルス幅u a +b
であるCA−3図Sの出力)が、bの幅11Sl:aの
幅より拡げられてa (b (例えばa:b=/:/ニ
ア)の関係で送出さ力、る。即ち、上記パルス信号のb
の幅はC□とR3の時定数により任意に選定できる。 そして、上記ゼロ点検出回路Sのパルス信号は上述した
ようtこゲート回路/10のアンド回路lO乙tこ送出
され、アンド回路10乙のIHIレベルの出力信号(ゲ
ート信号)の期間を長くすることとなるので負荷102
の立上りが遅れてもこれtこ十分対応するゲート信号を
送出し点弧失敗を生ずることなくスイッチング素子10
3がゼロ電位で点弧される。 上述した工う(こ、本発明eこよれば、交流電源に負荷
と直列に接続されたスイッチング素子のゲートに、上記
交流電源pこ接続された全波整流回路の出力を分圧回路
tこ印加させこの分圧回路の分圧点を、定電圧電源にエ
ミッタ接地の矛/及び牙2のトランジスタのコレクタを
負荷抵抗を介して各々接続した上記第/のトランジスタ
のベースtこ接続すると共tこ、1)/のコンデンサを
介して牙2のトランジスタのコレクタに接続し、この牙
2のトランジスタのベースシこ】//のトランジスタの
コレン(9) りを接続し、上記第2のトランジスタのコレクタと接地
間に】ノΩのコンデンサを挿入して、−に記塔//のト
ランジスタのコレクタから出力するよつ)こしたゼロ点
検出回路を設けて、」二記交流電源のゼロ点検出のパル
ス信号のパルス幅を交流電源のゼロ点通過側のみ拡げる
よう?こしであるから、負荷の立上りが遅くても点弧失
敗を生ずることなくスイッチング素子を的確に点弧せし
めることができ、しかも、交流電源のゼロ点以降のパル
ス幅のみ拡げただけであるから、パルス信号のパルス幅
を拡げもパルス信号の立上りはゼロ点近傍であるから高
周波雑音の発生を防止することができ、放送周波数の妨
害を生じせしめることなくスイッチング素子の点弧を確
実をこ行うことができる。又、交流電源のゼロ点を電源
トランスを介して検出する場合、電源トランスの2次側
電圧の位相が進み側になってもΩ次側のゼ内点以降のパ
ルス幅が拡カルので交流電源のゼロ電位制御を不能とす
るようなことは全くなく、ゲート点弧制御の信頼性を一
段と向上せしめることができ、しかも構成は簡略化(1
0) したものであるから、装置を経済的に製することができ
ることは勿論、種々の電力制御に適用し得る等著しい効
果を有するものである。
牙/図は従来のゼロ電位制御装置を例示するブロック図
、牙2図はオ/図の定電圧電源回路及びゼロ点検出回路
を例示した回路図、牙3図はゼロ点検出を説明したもの
で、同図(イ)はゼロ点検出の波形図、同図←)は同図
(イ)のゼロ点検出部の拡大波形図である。17グ図は
本発明の実施例tこおけるゼロ点検出回路の回路図、牙
j図は牙1図の動作を説明するタイムヅーヤート図であ
る。 10/:交流電源 102=負 荷 103ニスイツチング素子 103 、3 :ゼロ点検出回路 /10:ゲート回路 DB:全波整流回路 Ql、ニオ/のトランジスタ Q2ニオI−のトランジスタ (1l ) C1:矛/のコンデンサ C2:牙Ωのコンデンサ R2,R4:負荷抵抗 ■D=定電圧電源 時許出願人 1:式会社愛知電機主作所 (12)− 83図 ぽ5μs 343
、牙2図はオ/図の定電圧電源回路及びゼロ点検出回路
を例示した回路図、牙3図はゼロ点検出を説明したもの
で、同図(イ)はゼロ点検出の波形図、同図←)は同図
(イ)のゼロ点検出部の拡大波形図である。17グ図は
本発明の実施例tこおけるゼロ点検出回路の回路図、牙
j図は牙1図の動作を説明するタイムヅーヤート図であ
る。 10/:交流電源 102=負 荷 103ニスイツチング素子 103 、3 :ゼロ点検出回路 /10:ゲート回路 DB:全波整流回路 Ql、ニオ/のトランジスタ Q2ニオI−のトランジスタ (1l ) C1:矛/のコンデンサ C2:牙Ωのコンデンサ R2,R4:負荷抵抗 ■D=定電圧電源 時許出願人 1:式会社愛知電機主作所 (12)− 83図 ぽ5μs 343
Claims (1)
- 交流電源に負荷と直列に接続されたスイッチング素子の
ゲートに、上記交流電源から全波整流回路を介して接続
されたゼロ点検出回路の検出信号をこよりゲート回路を
介して、上記スイッチング素子を開閉するものにおいて
、上記ゼロ点検出回路は定電圧電源tこエミッタ接地の
オl及び第2のトランジスタのコレクタを負荷抵抗を介
して各々接続し、上記牙/のトランジスタのコレクタを
第2のトランジスタのベースに接続し、この牙2のトラ
ンジスタのコレクタを、牙/のトランジスタのベースt
こ牙/のコンデンサを介して接続すると共に、該コレク
タと接地間に牙2のコンデンサを挿入し、上記i/のト
ランジスタのベースに全波整流回路の出力端を分圧回路
を介して接続して成ることを特徴とするゼロ電位制御装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13589581A JPS5839263A (ja) | 1981-08-29 | 1981-08-29 | ゼロ電位制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13589581A JPS5839263A (ja) | 1981-08-29 | 1981-08-29 | ゼロ電位制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5839263A true JPS5839263A (ja) | 1983-03-07 |
JPH0254024B2 JPH0254024B2 (ja) | 1990-11-20 |
Family
ID=15162314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13589581A Granted JPS5839263A (ja) | 1981-08-29 | 1981-08-29 | ゼロ電位制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5839263A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5346590A (en) * | 1976-10-04 | 1978-04-26 | Dba Sa | Electronic antiskid control apparatus |
-
1981
- 1981-08-29 JP JP13589581A patent/JPS5839263A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5346590A (en) * | 1976-10-04 | 1978-04-26 | Dba Sa | Electronic antiskid control apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH0254024B2 (ja) | 1990-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5003230A (en) | Fluorescent lamp controllers with dimming control | |
US5089751A (en) | Fluorescent lamp controllers with dimming control | |
JPS648366B2 (ja) | ||
US4232252A (en) | Lighting network including a gas discharge lamp and standby lamp | |
GB2147162A (en) | Gas discharge lamp control circuits for absorbance monitors | |
JPS5839263A (ja) | ゼロ電位制御装置 | |
JPS61260598A (ja) | ガス放電灯点灯回路配置 | |
JP2001209441A (ja) | 定電圧電源回路 | |
JPS5947971A (ja) | 安定化電源回路の保護回路 | |
JP2830555B2 (ja) | 燃焼機器 | |
JPS5936109B2 (ja) | 点火装置 | |
JPS6348282Y2 (ja) | ||
JP3433343B2 (ja) | 電源制御回路 | |
JPH0937547A (ja) | スイッチング電源回路 | |
JPH073833Y2 (ja) | スイッチング電源装置の過電流保護回路 | |
JPS5850458B2 (ja) | 発振装置 | |
JP3123385B2 (ja) | 高周波加熱装置 | |
JPH07274534A (ja) | インバータ装置 | |
JPH0311074B2 (ja) | ||
JPH0256034B2 (ja) | ||
JPS59188565A (ja) | 瞬断検知装置 | |
JP3479866B2 (ja) | 位相制御装置 | |
KR930003748Y1 (ko) | 스위칭 모드전력 공급장치(smps)용 단락 모드 회복시간 단축 장치 | |
JPH0370208A (ja) | ゼロクロス形無接点スイッチ | |
JP2589820Y2 (ja) | スイッチング電源装置 |