JPS5836551B2 - テレビジヨンジユゾウキ - Google Patents

Description

【発明の詳細な説明】 本発明はテレビジョン受像機に係り、特にテレビジョン
受像機ＯＮ，ＯＦＦ時共に連続して安定な動作を保障す
るテレビジョン受像機に関する。

従来テレビジョン受像機を映像信号以外の表示装置とし
て使用する場合、表示文字の位置決め等に水平方向、垂
直方向のカウンタ回路が使用されていた。

このカウンタが水平カウンタ、垂直カウンタと一般的に
言われるものである。

この２つのカウンタは表示のためのものであり、テレビ
ジョン受像機がＯＦＦＬ，表示を行わない時は非動作と
なっており、ＯＮして表示を行う場合にカウンタ動作を
行うようなものであった、又一般的に、水平カウンタは
水平同期信号に同期して発振する発振器の出力をカウン
トし、垂直カウンタは水平同期信号をカウントするだけ
のものであった。

最近になって出現した全電子的なテレビジョンの番組予
約装置のように、予めチャンネルの切り換りをプログラ
ムして指定し、そのプログラムの内容を表示したり、表
示しながらプログラムを行い得るような装置においては
、テレビジョン受像機がＯＦＦＬ，同期信号が発生され
ない間もプログラムの時刻データと時計装置の時刻デー
タとを連続して比較する必要が生じる。

この比較タイミングはその機能上、上記水平、垂直カウ
ンタ出力により指定される。

従って両カウンタはテレビジョン受像機のＯＮ，ＯＦＦ
時連続して動作を行い、所定のタイミング信号を発生す
る必要がある。

又、両カウンタはＯＮ，ＯＦＦ時共に動作しているが、
ＯＮ時は表示の関係からテレビジョン受像機の水平、垂
直同期信号に同期して動作する必要がある。

またＯＦＦ時はテレビジョン受像機の水平、垂直走査に
同期する必要はないがテレビジョン受像機がＯＦＦ時も
引き続きプログラムの時刻データと時計の時刻とを比較
するためのタイミング信号を発生し続けることが必要で
ある。

ところがテレビジョン受像機のＯＦＦ時の水平垂直同期
信号の発生と消滅の状態をみると、ＯＮ時同期信号は乱
れながら発生し、しかもＯＮになって瞬間に発生する訳
ではなく数ｍ Ｓｅｃ以後に発生してくると考えられ、
ＯＦＦ時の同期信号の消滅も数ｍｓｅｃ，乱れながら消
滅してゆくと考えられる。

従って両カウンタが水平、垂直同期信号を単純に受け入
れるように構成されている場合には、両カウンタはこの
水平、垂直同期信号の発生、消滅の過渡時にミスカウン
トし、前記時刻の比較タイミング等が誤まって発生され
ることが起り、装置の信頼性が低下することになる。

このことは特に前記カウンタをダイナミック型のカウン
タで構成する場合に顕著である。

本発明は上記したテレビジョン受像機のＯＮ時ＯＦＦ時
共に連続、かつ安定した動作を行うテレビジョン受像機
のカウン夕方式を提供する。

すなわち本発明はテレビジョン受像機がＯＮになった場
合、例えばテレビジョン受像機の垂直同期信号の発生を
検出し、水平同期信号が安定に発生されるようになった
ことを確認した後に水平カウンタおよび垂直カウンタに
それぞれ水平同期信号および垂直同期信号を供給し、テ
レビジョン受像機の水平、垂直走査に同期した表示タイ
ミング信号を発生せしめ、テレビジョン受像機がＯＦＦ
になったときには瞬時に水平同期信号の水平カウンタヘ
の供給を遮断するようにしたものである。

以下本発明を図面を参照して詳細に説明する。

本発明の具体的１実施例としてテレビジョン受像機（以
下単にＴ．■．という）の番組予約装置に応用した場合
について図面を用いて詳細に説明する。

番組予約装置とは、Ｔ，Ｖ，等の番組を予め定められた
プログラムに従って自動的にチャンネル等を選択し、あ
るいはＴ，Ｖ．の動作を制御するものである。

特に本実施例の番組予約装置はこのような装置を全電子
的に行う装置である。

本装置の操作方法およびアウトラインをまず説明する。

第１図に本実施例の番組予約装置を組み込んだＴ，Ｖ，
の画面と、チャンネル操作部を示す。

１５はこのセットの電源をＯＮ ＯＦＦするスイッチ
（スイッチを以下単にＳ．Ｗという）であり、今このス
イッチ１５をＰＵＬＬ−ＯＮＬ、１のチャンネル人力Ｓ
Ｗ■を押すと６チャンネルが受像され画面１６に映像が
映し出される。

この通常の受像状態をＮｏｒｍａｌモード（以下単にＮ
モードという）といい、一般的な電子選局Ｔ，Ｖ，セッ
トと同様１のチャンネル群の中から希望するチャンネル
を押して入力することによりその希望チャンネルが選択
され受像される。

１７はＮモードで、後述する時計装置（以下単に時計と
いう）の時刻と選局されたチャンネルポジション番号（
以下単にチャンネル番号あるいはチャンネルという）を
白色で画面表示したものである。

この表示はＤｉ ｓｐｒａｙＳＷ３により表示消去をサ
イクリックに行うように制御される。

４はＰｒｏｇｒａｍ ＳＷでプログラムモードを指定す
るＳＷである。

４を押すとＮモードはプログラムモード（以下単にＰモ
ードという）に切り換わり、プログラムを受け付ける状
態に装置はセットされ、ビデオ信号を切り内部発生の文
字信号のみを表示し、プログラムの内容を画面に表示し
ながらプログラムを行うことができる。

この時Ｎモードでチャンネル選択の機能を有していたＳ
Ｗ群１はプログラムのデータ人力ＳＷとしての機能に切
り換えられる。

ＳＷ群１はＮモードにおいて入出力共通（Ｉ／Ｏ共通）
となり指定されたチャンネルをフィードバックして保持
し選局しているが、Ｎモード以外ではこのフィードバッ
クループを切って入力だけを受け付けるようになされて
いる。

プログラムの入力方式は円状に配置されたＳＷ群１を時
計の文字盤に対応付けて順次入力することにより行われ
る。

例えば始めに■を押すと２時のデータが入力され画面に
は「２：」のみが表示され、次に■を押すと３０分が入
力され表示は「２：３０」となり、３番目の入力は指定
するチャンネル番号を意味し例えば■を押すと８チャン
ネルが入力され「２：３０−８Ｊと画面に表示され１つ
のプログラムが完了する。

このｒ２：３０一８」のプログラム内容は後述する時計
の時刻が２時３０分になると、後述する比較回路が動作
しその動作信号により自動的に８チャンネルを受像させ
ることを意味している。

このようにプログラム内容に従って自動的にチャンネル
が切り換わることを以下単にプログラムの実行という。

プログラムの入力は上記したように、時間、分、チャン
ネル番号の３進のサイクリック入力により行われる。

１つのプログラムが完了し、次のプログラムの指定はＳ
ｔｅｐＳＷ５により画面上の書き込み位置を変化させる
ことにより行われる。

この書き込み位置は画面上に「一」なる記号を表示して
指定する。

第２図にプログラムされた画面の１例を示す。

本装置のプログラム数は図示したように、表示画面の範
囲を考慮しＡＤ１，ＡＤ２・・・ＡＤ１６のプログラム
が可能である。

ＡＤ，１にーが表示されており、この位置にプログラム
入力が可能であることを示しており、第１図のＳＷ群１
の中から■を押して２：と表示されている。

プログラムの入力を変更したい場合は、第１図のＥｒａ
ｓｅ ＳＷ７により−で指定されたアドレスのメモリー
を一度クリア（何の表示もなされていない状態）し、新
たに時間、分、チャンネル番号の順序で入力するか、サ
イクリックな入力順序であることを利用して表示を見な
がら書き換えを行っても良い。

第２図中人Ｄ７で示したチャンネル番号のＯＦＦは第１
図１５で示したセットの電源ＯＦＦを意味するものでは
なく、単にセットがプリヒートの状態であるＯＦＦを意
味するものであり第１図２の（ＯＦＦ）ＳＷにより入力
する。

ＡＤ１，の表示はＶＴＲ等をＯＮさせるためのタイマの
プログラムを示し、第１図Ｔｉｍｅｒ ＳＷ１ Ｂをチ
ャンネル番号と同様に押して入力する。

このタイマ情報はＴ．■．のチャンネルプログラムＡＤ
１，ＡＤ２・・・等とは別に取り扱い、Ｔ．■．セット
外部のＳＷをＯＮ，ＯＦＦする情報である。

ＡＤ１６がタイマのＯＦＦ時間のプログラムの１例を示
す。

なお本装置の時間表示は１２時間表示であり、時間の午
前、午後の指定を第１図ＡＭＳＷｌ ｌ ，ＰＭＳＷＩ
２により指定する。

Ｐモードにおけるプログラム内容の表示、および第２図
１９の時計の時刻表示等の表示は予め定められた午前午
後の色分けにより行う。

プログラムの実行は入力されたプログラムの時刻データ
と基準クロツクを計数する時計の時刻とを比較すること
により行われ、同時刻のプログラム入力例えば第２図の
ＡＤ１，ＡＤ４，ＡＤ１ｏ等がない限り、その表示位置
による実行の順序は規定されない。

なおプログラム入力の不完全なもの例えばチャンネル指
定のないプログラム等は無視され実行されない。

本装置はプログラムの画面表示されたものについて（第
２図を参照）、画面の左側ＡＤ，〜ＡＤ８にプログラム
されたもの（以下単に左プログラムという）はそのプロ
グラムの変更がないかぎり毎日実行され実行後消去され
ないが、画面の右側ＡＤ９〜ＡＤ１６にプログラムされ
たもの（以下単に右プログラムという）は実行後消去さ
れるものとして予め決定して回路を構成している。

複数の同時刻のプログラム入力の取り扱いは予め実行の
順序を決定することにより優先順位が決定されている。

すなわち左右の同時刻プログラム入力に対しては左側の
プログラムが優先し、左側だけの同時刻プログラム入力
に対しては画面の上の位置にあるプログラムが優先し、
同様に右側だけのプログラム入力に対しては画面の下の
位置にあるプログラムが優先するように決定されている
。

次に時計の時刻セットはＮモードである時、第１図のＴ
ｉｍｅ Ｓｅｔ／Ｓｔａｒｔ ＳＷ９を押すことにより
時刻セットモード（以下単にＴＳモードという）に切り
換わる。

ＮモードがＴＳモードに切り換わると第１図８のＴＳモ
ード（時計回路のストップ状態）を示すＬＥＤが点灯し
、同時にビデオ信号が切れて時刻すなわち第２図で１９
だけが表示された状態となる。

このＴＳモード時第１図のＳＷ群１はＰモードと同様に
時刻の入力データＳＷの機能に切り換えられ、時間、分
の順序にＳＷを押し入力することにより時刻セットが行
われ、２進のサイクリック入力により行われる。

例えば１１，１２ＳＷにより午前午後を指定し、■→■
と押すと「１：」→「１：１５」と色表示されることに
なる。

時刻のセットが終り時計を動作させる時刻のスタートは
第１図ＳＷ９を再び押すことにより行われる。

なおこのスタート状態への移行はＴＳモードから直接に
、あるいはＴＳモードから１度Ｎモードにもどしてから
、の二通りの方法により行われる。

以上概要を説明したが、本装置に使用したＳＷは、第１
図１３のプログラム実行動作を行わせるか行わせないか
を指定するＳｙｓｔｅｍＳＷを除いて、押しボタン式の
ＳＷ構造のものを使用した。

本装置はＳＷ等の外部付属部を除いて、電子回路をＣ−
ＭＯＳの１チップＬＳＩで実現するものである。

それ故に奏子数の減少、高築積度化、消費電力の減少等
が考慮されたシステム構成となっている。

集積度の関係からカウンター等の回路構或はダイナミッ
ク構成を主体に考え、そのクロツク系は時計回路からの
クロツク系、Ｔ．Ｖ，の同期信号等のクロツク系の互い
に非同期なクロック系二系統を使用している。

又そのＬＳＩの電源はＴＶセット電源ＯＮ時はセットの
ＡＣ電源から作成し、セット電源ＯＦＦ時はＤＣバッテ
リー電源により時計とプログラムメモリーだけはそのま
Ｓ動作させ別の部分はトランジスタが不動作状態となる
ように構成している。

すなわち、このＯＮ，ＯＦＦにより二系統の電源を自動
的に切り換えて使用している。

以下ブロック図および具体的回路図を中心にこのシステ
ムとその動作を詳細に説明する。

以下の説明において、第１図とＬＳＩ全体のシステムの
ブロック図である第３図を中心に説明することとし、そ
の説明は負論理を主体とする。

第３図は本発明装置の全体の構成を示すブロック図であ
る。

同図中５８は前記した各モードの切り換え回路であり、
その具体的回路を第４図に示す。

今Ｎモードで時計が正常動作をしている時、第４図（又
は第３図）の接続線５９Ｎ信号が論理ゝ１“■ＳＳレベ
ル（Ｌレベル）で第４図２７’のＰチャンネルトランジ
スタをＯ Ｎ ｌ， Ｎｏｍａ ｌのＩ／Ｏ共通線２７
は論理″０“ＶＤＩ）レベル（Ｈレベル）となりＮモー
ドが保持される。

プログラムするために第１図Ｐｒｏｇｒａｍ ＳＷ４を
押すと、第３図２８がＸＸＯ“となり第４図に示したよ
うにＰモードのＲ−８フリツプフロツプがセットされＰ
１１“となる。

同時にＰでゲートされたＮが“０“となり前記トランジ
スタ２ｒがＯＦＦＬ，出力線２７はゝ１“となりＮモー
ドがＰモードに切り換わる。

Ｐモードから次のモードへの切り換わりは第１図Ｎｏｍ
ａｌ ＳＷ５のみによって行われる。

すなわちＰモードからＴＳモードへの移行は１度Ｎモー
ドにした後に行われる。

ＮモードからＴＳモードへの移行は第１図のＳＷ９が押
れ第３図の信号線２６の入力信号からトリがパルス発生
回路５２でトリがパルスを発生し、接続線５γによりモ
ード切り換え回路５８へそのトリガパルスを送ることに
より行われる。

第４図５γツはＰ＝１１“のときトリガパルスを入力と
し、そのパルスで動作するバイナリーのフリツプフロツ
プ回路で、出力Ｑがゝ１“となるとＴＳモードになりｇ
，のタイミングでＮ＝’０“とする。

前記した時計の時刻セット方式によりセットが終了し、
時計の動作開始させるのは第１図９のＳＷをもう一度押
してトリがパルスを発生させフリツプフロツプを再び反
転させて行われ、この時ＴＳ＝“１“となり時計回路は
スタートする。

このスタートへの切り換えは第４図より明らかなように
、ＴＳモードから直接に、あるいは一度Ｎモードに切り
換えて、受像中の画面に映像信号から表示された時刻を
見それに合せてスタート動作ができるような構成となっ
ている。

第４図中のｇｌ ｔ ｇ２の信号は第３図のクロツクタ
イミング発生回路４５から互いに位相の異なる適当な信
号を取り出して使用しており、上記モード切り換えを確
実に動作させるためのタイミング信号である。

第３図１６３はＴＳモードの時加“となる信号で、この
信号により第１図のＬＥＤ８を点灯し、時計が動作を止
めていることを知らせるものである。

時計がスタートすると第３図の信号１６３はゝ１“とな
り、ＬＥＤは消えて時計が動作をしていることを示して
いる。

第４図中ＩｎｉｌはＴ．■．セットのＰＵＬＩ，−ＯＮ
ＳＷがＯＦＦからＯＮになる時、予め決められた状態に
回路を設定するための初期条件設定信号である。

この■旧１信号はＰＵＬＬ−ＯＮＳＷのＯＮ時にＡＣ電
源の立ち止りより数ｍｓｅｃ遅れて′１“となる信号で
ある。

このＩｎｉｌによりＯＮ時にモードは実用的にＮモード
に、時計はスタート状態に設定されることになる。

なお、第４図中の破線内は第３図６１のＮモードのＩ／
Ｏ端子のフィードバック回路を示したものである。

第１図のＳＷ群１はＮモードでチャンネル選局ＳＷ１Ｐ
モードＴＳモードでデータ入力ＳＷとなる。

第３図２９．３０〜３３は前記ＳＷ群に対応したＩ／Ｏ
パスを示し、第３図６２はＮモードでのＩ／Ｏ共通の各
チャンネルのフィードバック回路である。

第５図はこのフ不一ドバツク回路６２およびラッチ回路
６６の詳細な回路図である。

Ｎモードで今第１図１の■ＳＷが押れ１チャンネルが受
像中であると仮定する。

第５図フリツプフロツプＲ−ＳｉのＱが“１“となり、
Ｒ−８２，〜Ｒ−８１３のＱ出力は全てゝ０“となって
いる。

このラッチの出力バスは図示したように〔１〕〔２〕．
・・〔１３〕から成り、第３図の符号化回路（以下単に
エンコーダという）６８の入力となり４ｂｉｔにエンコ
ードされる。

エンコード出力が６９でありチャンネルレジスタ７０に
入力されその４ｂｉｔを保持する。

チャンネルレジスタ７０で保持された４ｂｉｔ信号７１
はチャンネル復号化回路（以下単にデコーダという）７
２に入力されデコードされる。

デコードされた出力がバス７３で、第５図に記したフィ
ードバック信号Ｉｆ，２ｆ，・・・１３ｆとしてそれぞ
れの入力に対応してフィードバックされる。

すなわち、Ｒ−ＳｌのＱ＝１１“信号により、デコード
出力バス７３中で１ｆだけが１１“となりそのフィード
バックループが或立しＩＣＨ端子は加“を保持し１チャ
ンネルが選局されていることになる。

次に第１図１の■が押れると、第５図Ｒ−８２がセット
されその出力〔２〕が１１“となる。

この時〔１〕は依然として“１“となっている。

前記ラッチ回路出力バス６７のラッチ出力のうち〔１〕
，〔２〕が１１“となり、２つのチャンネルが押された
状態となる。

このラッチ回路出力バス６７は第３図排他的論理回路７
４の入力ともなっている。

この排他的論理回路７４は２つ以上のチャンネルが押さ
れたことを検出する回路で、ラッチ出力６７が２つ以上
１１“であれば、そのラッチ回路６６にリセット信号７
５を発生する。

このリセット信号７５によりラッチ回路６６は１度全て
リセットされた状態となり前記したように、第３図のバ
ス６γ、エンコーダ６８、バス６９チャンネルレジスタ
γ０、バスＴ１、デコーダ７２を経て、フィードバック
バス７３の中の１ｆ＝１０“となり前に保持されていた
１チャンネルが切れる。

依然として第１図１の■ＳＷが押れていると、１度全て
リセットされたラッチの出力のうち〔２〕、すなわちチ
ャンネルデコーダ出力バス７３の２ｆのみが１１“とな
り■ＳＷをはなしても依然として２ＣＨのＩ／Ｏ共通線
３０は１０“となり２チャンネルが保持され受像される
。

なおＯＦＦは、信号としては１３チャンネルとして便宜
上取り扱っており、出力バス７３の１３ｆがＯＦＦチャ
ンネルへのフィードバック信号となる。

このＯＦＦチャンネルがＴ，Ｖ，のプリヒート状態のＯ
ＦＦを示す信号となる。

Ｎモードで選局されたチャンネルはＩ／Ｏ共通端子がゝ
０“となりそのチャンネルを保持しているが、このチャ
ンネル端子は信号を受けるトランジスタとチューニング
用可変抵抗器へと結合され電子チューナーを制御する。

それ故にチャンネルの選局というのは、実際はチャンネ
ルのポジションＳ，Ｗを選択することであり、そのチャ
ンネルで受像される映像は前記可変抵抗器により予めプ
リセットチューニングされたチャンネルの映像である。

第６図に第３図のエンコーダ６８、チャンネルレジスタ
７０、書き込みレジスタ８５の詳細な回路図を示す。

図中〔１〕〔２〕・・・〔１３〕は第３図バス６７のラ
ッチ出力であり、ＮはＮモードを示す信号でＮモードで
１１“となる。

ＣＩ，ＢＰはプログラムの実行時にそれぞれＸＸＯ１“
となる信号９１で、実行時以外はＣＩ＝ゝ１“Ｅ Ｐ
：ｌ： Ｓ ｏ ／／である。

第６図中１００は後述する読み出しタイミングで送られ
たプログラムデータのうちチャンネル情報４ｂｉｔを示
す。

Ｎモード時の手動選局はエンコーダ６８の出力４ ｂｉ
ｔ ５ ９をタイミング信号図中Ｃでスタティックレジ
スタ７０ａ〜７０ｄに読み込み保持し、そのレジスタの
出力４ｂｉｔバス１１をチャンネルデコーダ第３図１２
でデコードし、前記したように所定のチャンネルを保持
し選局する。

この７０ａ〜７０ｄの４ｂｉｔの回路が第３図チャンネ
ルレジスタ７０である。

なお７０ｅはＵＨＦ帯であるかＵＨＦ帯であるかを示す
ためのレジスタであり、Ｎモードの表示のためのもので
ある。

プログラムの実行による自動的チャンネル選局は前記Ｃ
Ｉ，ＢＰの信号によりプログラムのチャンネル情報第３
図１００４ｂｉｔをこのチャンネルレジスタ７０に書き
込むことにより行われる。

プログラムは後述する読み出しアドレスによって読み出
され、時計の時刻とプログラムの時刻データを比較回路
で比較し、この一致が取れると一致パルスを発生する。

この一致パルスは比較タイミングの関係から約３０μｓ
ｅｃのパルスでしかないので、このパルスでチャンネル
情報をレジスタに書き込みチャンネルを切り換えるには
、チャンネル入力の時定数等の関係から不可能である。

それ故に、この一致パルスにより、次の比較タイミング
までの約９５０μｓｅｃのパルス幅を有するＥＰと、チ
ャンネルが切り換り安定するまでの十分な時間を保障す
る約１ ５ ｍ ｓｅｃの長さを持ったＣＩ信号を作成
する。

第３図９１が一致パルスにより発生されたＣＩ，ＢＰ信
号である。

今一致パルスが比較回路から発生すると上記の時間でＣ
Ｉ＝’０“ＥＰ＝’ｌ“が発生する。

第６図に示したように、このＣＩ信号で前記したエンコ
ーダ出力バス６９のチャンネルレジスタ７０へのエンコ
ード入力を止め、ＥＰ信号のタイミングでプログラムの
チャンネル情報４ｂｉｔ１００をこのレジスタに入力す
る。

この時チャンネルレジスタ７０はプログラムのチャンネ
ル情報を保持し、その出力バス７１がデコーダ７２に入
力され入力フィードバック回路６２のそのチャンネルに
フィードバックされ選局を保持する。

プログラム実行により選局されたチャンネルと実行する
前に選局されていたチャンネルが異ると、その前のチャ
ンネルのフィードバック信号が切れ１０′′となるから
そのチャンネルの■／０端子はある時定数をもって１１
“となりそのチャンネルが切れる。

一方、プログラムの実行によりチャンネルレジスタ７０
に書き込まれたチャンネルは依然として保持されており
、ＣＩが前チャンネルが切れるのに十分な時間１０“の
あと１１“となると、実行されたチャンネルがエンコー
ダ６８からレジスタ７０に再び書き込まれ、フィードバ
ックループが成立し、そのチャンネルが保持され選局さ
れることになる。

今３チャンネルが受像されていたと仮定しよう。

この時このＮモードがプログラムをしたり、時刻セット
をするためにＰモードあるいはＴＳモードに切り換わる
と、前記したように第３図人カフィードバック回路６２
のフィードバック信号は切られ、どのチャンネルも保持
することな＜Ｉ／Ｏ端子はデータを受けるだけの状態に
セットされる。

しかしチャンネルレジスタ７０は依然としてＮモード時
の３チャンネルを記憶保持しており、チャンネルデコー
ダ７２の出力７３は３ｔだけが１λ“となっている。

再びＰモードあるいはＴＳモードからＮモードに切り換
ると、チャンネルレジスタ７０に記憶されていた３チャ
ンネルが受像されることになる。

ＰモードＴＳモードにおけるデータの書き込みは前記し
たように第１図１のＳＷ群をデータの入力ＳＷとして使
用することにより行われる。

第３図７６はＰモードの時３進、ＴＳモードの時２進と
なる切り換え回路を付加されたカウンタ回路であり、例
えばＮモードからＰモードになるとプロダラムの時間入
力データを受ける状態に回路がセットされる。

今第１図１のＳＷ群の中から例えば■を押し入力すると
、入力信号はフィードバックの切れた入力フィードバッ
ク回路６２を経て入力バス６３からＰモードＴＳモード
でＳＷが押れたという信号を得てトリがパルスを発生す
る回路６４およびラッチ回路６６に入力される。

この６４回路は入力バス６３のＯＲ回路とチャタリング
防止およびトリがパルス発生回路等から構成されている
。

２つ以上の入力ＳＷが同時に押れたとみなされる場合は
、Ｎモードの動作と同様に排他論理回路７４の出力７５
によりトリガパルス発生回路６４ランチ回路６６をリセ
ットし、トリがパルス発生器６４のトリがパルスの発生
を止めることから、データの入力が無いものとみなしデ
ータは書き込まれないように制御される。

Ｐモード時のデータ書き込みの主なタイムチャートを第
７図に示すが、各タイミングは基本クロツクφ１，φ２
に同期した信号として動作する。

この第７図に示した第１領域がプログラム内容の時間デ
ータを書き込む領域である。

今第１図１の、ＳＷ■が押れ、前記トリガパルス発生器
６４のＯＲ回路の出力を示したものが図中６４′とする
と、６５にトリがパルスが出力される。

第３図で８２はデジットパルス発生器８９のメモリータ
イミング発生器からの同期パルス１６６を得て書き込み
のタイミングパルス８３，８４および１６２を発生する
回路であり、このタイミングパルス発生器８２回路から
ｓｅｔ １パルス第７図３４が出力される。

一方入力されたデータすなわち書き込みエンコーダ６８
の４ｂｉｔ出力は高位ビットから順に″０ ０ ０ ”
１となっている。

第６図に示したように４ｂｉｔのデータはこのｓｅｔｌ
パルスタイミングで、８５の書き込みレジスタ８５ａ
，ａｓｂ ，８５ｃ ，８５ｂに各ｂｉｔに対応したエ
ンコーダ６８の出力６９を書き込む。

８５ｅのレジスタには時間情報の場合ＡＭ／ＰＭの情報
を第３図フリツプフロツプ回路４６からの出力線４７を
通して書き込まれる。

全体として５ｂｉｔの時間情報は後述する第３図８３書
き込みタイミングパルスＷＰ中の所定の読み出しタイミ
ングでシリアルデータとして出力線８６に出力され、第
３図のデータ書き込み回路８７へ入力される。

書き込みレジスタ８５のデータを書き込み回路８７に、
書き込むタイミングが図中Ｔｌｍｉ ｎｇ Ｐｕｌｓｅ
で、後述するデジットパルスにより指定される。

ＷＰの期間で時間の書き書みレジスタ８５からの読み出
しが完了すると第１図１６２に示したパルスを３進カウ
ンタ７６に発生し、３進カウンターの状態を第７図に示
したように時間書き込み状態Ｔから分書き込み状態Ｍに
設定する。

次に書き込まれるデータは何の情報を表すかを記憶する
カウンター７６の出力がＴ７で時間入力の時Ｔ＝１１“
分入力の時Ｍ＝１１“チャンネル入力の時ＣＨ＝２１“
となる。

実際のプログラムメモリーへのデータの書き込みについ
ては後述する。

上記したように時間データが書き込まれ、カウンタはＭ
＝″″１“に設定されたが、時間が書き込まれたプログ
ラムメモリーの表示は色表示で「１：」となる。

第６図には省略したが時間の１２時はＯ時と表示するた
め、第１図１の＠が押されると、時間、分情報であれば
図中８５ａ，８５ｂの高位２ビットを″ＯＯ′′とし、
実質的に”００００”に変換してデータを入力する。

第７図第２領域が分情報入力の領域である。

今第１図１のＳＷ群の中から■が押れると前記時間（第
１領域）の動作と同様に書き込みパルスＷＰ期間で分の
データ４ ｂｉｔが前記出力線８６からシリアルに読み
出される。

分データのプログラムメモリーへの書き込みが完了する
と、第３領域になりチャンネル情報を受け付ける状態と
なる。

この表示は「１ ： １ ０Ｊとなる。第１図１のＳＷ
■を押してチャンネル情報とすると、チャンネルデータ
が書き込まれ「１：１０−３Ｊと表示され、カウンタは
第１の領域に移行することになり、この３進のＴ．Ｍ，
ＣＨの状態が入力数に対応してサイクリックに変化し、
データを次々に入力することになる。

第１図１のＳＷ群は時計の文字盤に対応しており、分情
報入力は５分単位で行われることになる。

この分の情報入力についてみると、例えばＳＷ■の入カ
データはエンコーダでエンコードされ４ｂｉｔに変換さ
れると、高位ビットから順に″０１０１”となる。

この４ｂｉｔを３ｂｉｔとｌｂｉｔに分離し、” ０
１ ０ ” ，″″１′′と考え最低位１ｂｉｔを５分
単位のＯ分、５分に対応させる。

このｌｂｉｔがゝ１“の時５分、ゝ０“のときＯ分とみ
なすと、前３ｂｉｔは分の１０位の情報”０１０”＝２
を示し、結果的に■の入力は２と５に分離され表示は２
５として分を表す。

同様に■ＳＷ入力を例にとると、８＝”ｌＯＯＯ”で”
１ ０ ０ ” ，”０′′と考え４０分として取り
扱える。

このように２桁の分情報を単に４ｂｉｔで別の何の変換
も必要なく入力が可能である。

チャンネル入力データは４ｂｉｔであるが、前記時間入
力時のＡＭ／ＰＭと同様に、ＵＨＦ帯かＶＨＦ帯かを示
す信号を電子チューナーから得、第３図３４として入力
し前記チャンネル情報４ｂｉｔにｌｂｉｔを加え５ｂｉ
ｔとして取り扱う。

そのチャンネルの表示はＶＨＦ帯では「−３」、「−１
２Ｊのように表示し、ＵＨＦ帯のチャンネルでは「Ｕ
５」 ，「Ｕ１１Ｊと表示するように決定した。

この付加されたｌｂｉｔは第６図に示した信号をｓｅｔ
１のタイミングで８５ｅに書き込み、書き込みレジスタ
８５からの読み出しは各情報のデジットに対応して読み
出され、そのレジスタｌｂｉｔ目からシリアルに第３図
８６として出力されることになる。

このレジスタ８５はパラレルイン、パラレル、シリアル
アウトのレジスタであり、具体的な１ビットのＲＯＭ回
路構成を第８図ａに示す。

なおこれらＲＯＭ回路は同図ｂの論理回路と等価である
。

このレジスクのパラレル出力１７５はＰモードでは使用
しないで、時計の時刻セット用データである。

前記詳細に説明したように、この書き込みレジスタ８５
は基本的にはエンコーダ出力を入力とする４ｂｉｔで構
成されており、この４ｂｉｔに付加されたこのエンコー
ダ回路を使用しないデータは前記４ｂｉｔの後に別のピ
ットレジスタを設けている。

本装置のＡＭ／ＰＭデータ、Ｕ／Ｖデータがそれにあた
り、その情報が存在するものについては、４ ｂｉｔ
＋ １ ｂｉｔ構成となし、５ｂｉｔを１つの情報デー
タ、１デジットとして取り扱い得る。

後述するがプログラムメモリーの書き込みは、それ故に
、時間、チャンネルは１デジット５ｂｉｔとして取り扱
っている。

当然付加ビットを必要としない分情報については４ｂｉ
ｔをｌデジットとして取り扱う。

この方式は、所定の読み出しタイミングで４ｂｉｔの最
初のビットから必ず読み出せる為に回路的に有効な手段
である。

第９図に本装置の１プログラムメモリーのｂｉｔ構成と
データに対応したデジット構成を示す。

第１０図に第３図のデジットハルス発生器８９を示す。

このデジットパルス発生器８９がプログラムメモ’）−
１５ｂｉｔのタイミングを発生している。

第１１図に第１０図のデジットパルスＤ１，Ｄ２，Ｄ３
，Ｄ４の波形を示す。

第９図のｂｉｔ構成は前記した書き込みレジスタ８５の
方式から決定された。

この図でタイマｌｂｉｔは前記した第１図ｓｗ１ ３に
より入力されるもので、タイマ出力をＯＮ，ＯＦＦする
信号の入力である。

第２図のＡＤ１５のプログラムにおいて、実行時チャン
ネル情報は無視されタイマ出力をＯＮし、ＡＤ１６のプ
ログラムではタイマ出力をＯＦＦさせることを意味して
いる。

前第６図に示した書き込みレジスタ８５の読み出しパル
ス、図中Ｔｉｍｉｎｇ Ｐｕｌｓｅは、第１１図、およ
び第７図から容易に理解されるように、Ｔ−Ｄ１千Ｍ．
Ｄ２＋ＣＨ−Ｄ３となっている。

前記した第３図エンコータ６３、チャンネルレジスタ７
０モード切り換え回路５８の回路等は、実際のＬＳＩに
おいてはできる限りのＲＯＭ構成．クロツク同期ゲート
により達成されており、集積度を向上させている。

第１２図に第３図データ書き込み回路８７の具体的な回
路を示す。

各入力は前第６図、第７図、第１１図に示したタイミン
グ信号と、データ入力を表す。

図中Ｅ入力は第１図のＥｒａｓｅＳＷ７により入力され
第３図のチャタリング防止回路５０から出力されるプロ
グラムメモリーの消去信号である。

この消去信号は「一」で指定されたアドレスのプログラ
ムメモリーをオールクリアするもので、実質的に１５ｂ
ｉｔメモリーに１１“を書き込む信号で、表示は消去さ
れそこの位置には何の表示もなされない状態となる。

この実質的に１１“を書き込むという意味は後述する第
１３図の１１３信号で見た場合であり、例えば、数値０
，７を４ｂｉｔで″″ｏ ｏ ｏ ｏ ” ， ” ｏ
ｉ ｉ ｉ ”を表した場合にクリアされ１１”が書
き込まれたとは゛’ １ １ １ １ ”・・・１″と
なった状態の意味である。

すなわち消去されると第１３図に示したようにメモリー
１５ｂｉｔはオール“０“で循環しているのが実際デー
タとして読み出され取り扱われる信号は１７３でオール
ゝ１“となっている。

第１２図中の８６は前第６図に示したＴｉｍｉｎｇ Ｐ
ｕｌｓｅによってレジスタから読み出されたシリアルデ
ータ入力を示す（第６図参照）第１２図出力α，γは第
３図の信号８８で、プログラムメモリーに同期して所定
のデータを書き込む書き込みデータ信号である。

この第１２図を見ると容易に理解できるように、時間情
報がＡＭ／ＰＭ１ｂｉｔを付加され５ｂｉｔで入力され
ると、そのデータはα信号出力としてタイミングをとら
れ出力される。

一方γはこの５ｂｉｔの間′ＸＯ“となっている。

このγの信号は時間データを書き込む時時間データ以外
の１０ｂｉｔを全て実質的に１１“を書き込むタイミン
グ信号としても使用される。

このα，γの書き込み方式は表示方式と関係しており、
時間データのみが書き込まれたプログラムは、分情報の
中の所定の″１“を読み取り分以下を表示しないすなわ
ち表示を消去することになる。

次に分情報４ｂｉｔをαで書き込む。この時チャンネル
情報中の所定の１１“を読み取り上記したと同様にチャ
ンネル部の表示を消すようになる。

次にチャンネル情報を書き込む。

前記したようにこの入力方式は３進で行われるが、今、
第１図の１ＳＷ群の中からのＳＷを３回以上連続して押
して入力すると、 「１：」→「１：０５」→「１：０
５−１ｊ→「１：」→・・・をくり返し表示することに
なり、それに対応してメモリーは書き込まれていること
になる。

第１２図に示したように、時間分チャンネル情報につい
ては書き込みデータはαにより書き込まれるが、タイマ
データについてはＴｍｒ信号によりγで書き込まれる。

それ故にタイマの入力は実質的に１０“信号により入力
されている。

結果的にこの１ ５ ｂｉｔメモリーはＷＰのタイミン
グに同期しており、各デジットはＷＰに同期しており、
各デジットで書き込まれるデータは、所定のタイミング
でメモリーに書き込まれる。

なおこのデータ書き込み回路８７は実際のＬＳＩ内では
集積度を向上させるためＲＯＭにより構成され実現され
た。

本装置の時計装置は、ＬＳＩ内で基本的にはカウンター
で構成された一般的な電子時計である。

第３図３５は時計の基準クロツクを発生する発振器で名
付けの水晶とで構成される。

その発振器の出力が第３図３６で第３図３７は複数段か
らなるパイナリカウンタである。

第３図４０はダイナミック動作の基本クロツクφ１，φ
２を発生するクロツク発生回路である。

本装置のクロツク発生回路４０から発生するクロツクφ
，，φ２は３２ＫＨｚの周波数となっており、そのφ１
，φ２の位相関係は第１１図に示した。

第３図カウンク３７の出力３８はさらにカウントダウン
されるため第３図のバイナリーカウンター４１に入力さ
れる。

カウンタ４１の出力が第３図４２で、時間分等を計時す
るのが第３図の時間、分力ウンタ回路４３である。

第３図１５８は時刻のデータ第３図１７６の内容を第３
図の出力線１２４を通して時刻読み出しパルスのタイミ
ングで時刻ストコ回路１５８に読み込み一時記憶し、第
３図のバス１５９に出力する。

このバス１５９に出力された時刻テ゛一夕は、プログラ
ムの時刻データとの比較および表示に使用される。

第３図のクロツクタイミング発生回路４５は前記したｇ
ｔ ？ ｇ２等の必要なタイミングパルスを発生する回
路で第３図時間、分力ウンタ回路４３の出力バス４４を
入力としている。

時計の時刻セットはＴＳモードで行われ、第１図の１Ｓ
Ｗ群は時刻のデータ人力ＳＷに切り換る。

ＴＳモードにおいて第３図７６のカウンタを２進カウン
クとなし、前記データ入力ＳＷ群を時計の文字盤とみな
し時間分と２回の入力によりサイクリックに入力される
。

時刻セット時のデータの流れはプログラム入力方式で前
述した時間、分情報の入力の場合と同様であるが、第６
図書き込みレジスタのパラレル出力１７５のデータが第
３図時間、分力ウンク回路４３に入力される。

一方第７図のＴ，Ｍ，のサイクリックな信号（この場合
ＣＨはない）が第３図７７としてこのカウンタ回路４３
に入力される。

時間、分力ウンタ回路４３ではＴ．Ｍの状態によりデー
タ１７５をブリセツタブルカウンタに入力し、データの
人力が終了し時計スタート状態になると計時を開始する
。

実際はまず第１図９ＳＷを押してＴＳモードにし、（こ
の時８のＬＥＤが点灯しＴＳモードであることがわかる
）ビデオ信号を切りＴ，Ｖ画面にその時計時していた時
刻だけが表示され、時計回路の計時をストップする。

第１図１１．１２のＳＷにより午前午後いずれかを選択
し、希望の時刻を入力する。

今第１図１の■ＳＷを押して時間を入力すると、前に指
定した午前．午後の色で「１：」と表示され時間が入力
されたことを示す。

次にＳＷ■を押して分を入力すると、「１：１０」と表
示され時刻セットが完了する。

今、前記１：１０の入力が誤入力であり、２：１５に時
刻をセットしたい場合は、さらに第１図１のＳＷ■、Ｓ
Ｗ■と押して入力することにより行われる。

スタート状態に切り換えるのは第１図９を再び押すこと
により行われるが、１度第１図５ＳＷによりＮモードに
もどして、この時依然として第１図８は点灯しておりＴ
Ｓモード（時計回路がストップしている）であることを
示している、映像内に送信側より伝送された時刻が存在
すればその時刻と本装置のセットされた時刻を画面で見
比べながら両者が一致する瞬間にＳＷ９を押してスター
ト状態にすることもできる。

なおこの時計はＤＣバッテリー電源を有しているので前
記したようにＴ．Ｖ，セット電源ＯＦＦ時も動作してお
り、基準クロツクが安定していると、時刻のセットは頻
繁に行う必要はなく、±３０秒以内の誤差は第１図Ｓｅ
ｃｏｎｄ Ａｄｊｕｓｔ ＳＷ１ ０を押すことにより
、３０秒以下の遅れに対しては分の桁上げを行うと共に
秒以下をＯとし、３０秒未満の進みに対しては分の桁上
げなしに秒以下をＯとすることにより行われる。

例えば本装置の時刻表示を映像内に表示された時刻と比
較して、本装置の表示が若干（数秒）異なっていたら、
映像内に表示された時刻が変化する瞬間にＳｅｃｏｎｄ
ＡｄｊｕｓｔＳＷを押すと、本装置は自動的に修正さ
れることになる。

第３図１７９信号によりこの秒修正が行われる。

書き込み読み出しのアドレスに従った本装置の１６プロ
グラムメモリーの書き込み読み出しおよびプログラム実
行時のプログラムの消去方式について説明する。

この読み出しおよび消去はＴ．Ｖ画面の位置に対応した
アドレスによって行われるのでそのタイミング等は詳細
に後述する。

第１３図に各アドレスに従ったデータの書き込み読み出
しＲＯＭ第３図１６９とプログラムメモリ第３図１７１
の部分を示す。

第８図は、使用したＲＯＭの基本回路を示したものであ
る。

この図中、ＲＯＭの内容はゲート回路の内容と等価であ
るのはいうまでもない。

■プログラム１５ｂｉｔのメモリはダイナミックシフト
レジスタで構成されクロツクφ，，φ２のタイミングで
動作し、データは第１３図１７２ａを通り循環している
。

第３図で循環ループを示したのが１７２であり、第１３
図においては１７２ａ １７２ｂ １７２ｃ−であ
る。

この部分は、前記したα，γ、書き込みアドレスバス７
９読み出し、消去を指定するアドレスバス１２９、消去
パルスＥＰ２９２、ＥＰ２を制御するパルス鳥１２８、
読み出しパル同時に分チャンネルのデジットにはαによ
りメモリに１０“を書き込む。

時間データ書き込みの間Ｄ１，γは加“であり例えばア
ドレス７９によりメモリ１７１ａが選択されていれば１
７２ａの循環データを実質的にゲートし？めることにな
る。

分のデータ入力はその所定のタイミングＤ２でαにより
入力され書き込まれることになるが、γは循環メモリー
の時間データが入力されているタイミングＤ１では１１
“となりデータをそのま＼循環させ、αの書き込み期間
だけＩ）２ＳＳ “となり循環データを実質的に止めα
からデータをメモリーに書き込むことになる。

同様にチャンネルデータの書き込みは、γがチャンネル
データを書き込む期間Ｄ３で１０“となりαからデータ
を書き込むことになる。

書き込みはサイクリックに行われるので、再び時間デー
タが入力されると前記の時間データ書き込みと同様の動
作をくり返すことになる。

なおタイマのデータはその所定のタイミングＤ４でγを
ＸＸＯ“とすることによりメモリー内に１１“を書き込
むことにより行われる。

スＲｐ１６８、ｉｎｉｔｉａｌｉｚｅ ２、メモリーの
循環データ（例えば１γ２ａ）を入力信号とするＲＯＭ
構成により達成される。

このｉｎｉｔｉａｌｉｚｅ ２はＤＣ電源投入時この１
５ｂｉｔメモリーをクリアするに十分な間１１“となり
その後１０“となる初期設定信号である。

このｉｎｉｔｉａｌ ｉｚｅ ２でＤＣ’厩源投入時１
６プログラム全てをオールクリア１７３の出力信号でオ
ーノい１“の状態にセットする。

この時メモリデータの表示は何もなされない状態となる
書き込み指定は第１図のＳｔｅｐＳＷ６により第３図７
８のアドレスカウンタに入力し、その出力バス７９の４
ｂｉｔを決める。

画面表示では「一」の位置を変化させることにあたる。

この４ｂｉｔアドレスが第１３図の７９であり、この４
ｂｉｔで指定されたアドレスにα，γでデータを書き込
み、１７１ａ，１７１ｂ，１７１ｃ，１７１ｄで代表さ
れるメモリに記憶されることになる。

α，γによる書き込みは前に若干述べたが、まず時間の
データが入力されるとαが前記した所定のタイミングで
出力され、７９書き込みアドレスとＡＮＤがとられ、結
果的にそのＮＡＮＤ出力でメモＩＪ ｌこ入力される
。

プログラム１ ５ ｂｉｔごとの読み出しはバス１２９
により出力される読み出しアドレス３ｂｉＮこ従って画
面表示の左右に対応した２本の出力線１７３でシリアル
に読み出される。

そのアドレスのタイミングは画面の表示位置によって決
定され、アドレスに同期した読み出し命令信号第３図１
２５ＲＧ信号から、読み出しパルスＲｐ １ ６ ８を
作り、Ｒｐでメモ’） １５ｂｉｔを読み出す。

この読み出された１５ｂｉｔデータが時計の時刻との比
較に使用され、文字パターンに変換され表示される。

この・くス１２９より出力されるアドレス信号とＲＧと
Ｔ■の垂直同期信号ＶＩ／０との関係を第１４図に示す
。

この図中ＭＧはゝ１“の区間で１６プログラムの内容を
表示する表示期間を表す信号である。

Ｂ，，Ｂ２，Ｂ３がアドレス３ビットである。

第１５図にＴ．Ｖ，クロツク系に同期したＲＧと時計の
クロツク系に同期したＲｐのタイミングを示す。

ＲｐはＲＧの信号の″′０“からゝ１“への変化点を取
り出して作られた信号であり、ＲＧの変化点に対して１
回Ｒｐを発生する詳細なブロック図を第１６図に示す。

この第１６は第３図読み出しパルス発生回路１６７の回
路を表わす。

図中１６５Ｄ４は第１１図に示したタイミング信号で読
み出しパルスＲｐＩ６８のプログラムメモリーに対する
読み出しのタイミングを与える。

第１６図で１６７ａ，１６７ｂはそれぞれ、ＲＧ信号１
２５の前記変化点を回路的に取り出し、Ｒｐを出力する
クロツク発生器とゲート回路を表わしている。

このＤ４とＲＧのタイミングはクロツクが異なり、全く
非同期と考えられる。

それ故にＲＧ信号に対して任意のタイミングにあるＤ４
の周期が１ ５ ｂｉｔ Ｘφ２＝約４７０μＳＳＣで
あるから、ＲＧの′１“の幅は２×Ｄ４以上必要であり
実際は９６０μＳｅｃとなっている。

当然なから、Ｒｐの幅はプログラムメモリー１５ｂｉｔ
分の幅を有し、位相はＤ１〜Ｄ４をちょうど含むような
タイミングに設定されていることはいうまでもない。

第１１図にそのタイミングを示した。第１３図に示した
ように、メモリーの読み出しはＢ１，Ｂ２，Ｂ３の３ｂ
ｉｔアドレスと読み出しパルスＲｐ１および循環信号の
ＡＮＤを取ることにより行われる。

この読み出し方式はＲＯＭ構成で実現することにより、
各ＲＯＭ出力のワイアードＯＲとして信号が得られそれ
ぞれ左右プログラム出力が１本の配線で取り出せること
になる。

この２本の出力線が１３７で、読み出されたデータはシ
リアルに出力され、画面の左右のプログラム出力に対応
して第３図のバツファレジスタ１７４にそのプログラム
の表示期間ストアされる。

第１γ図にこのバツファレジスタ１７４の具体的構成ヲ
示す。

画面左側プログラムのレジスタについてみると、左プロ
グラムデータ出力１７３左がシリア？に１ ７４ａの１
５ｂｉｔシリアルインパラレルアウトのスタティックレ
ジスタに入力される。

１７４ａのパラレル出力は１γ４ｅ（第２５図参照）の
タイミングで１７４０に移され表示期間ストアされる。

ここで図中に示したようにデータをシリアルに１７４ａ
に書き込むタイミングはＲｐφ１となる。

右プログラムについても全く同様な動作で１７４ｄにプ
ログラムデータはストアされる。

この１ ７ ４ ｃ，１７４ｄの出力バスが第３図９７
で、その出力バスは左右プログラム区別され９７Ｌ，９
７Ｒとして第３図９６に入力される。

第３図１７４のべツファレジスタは上記した回路より構
成されたが第１４図を見ると、読み出し命令信号ＲＧと
表示区間を表す信号ＭＯのタイミングは１アドレスずれ
ている。

このことは第１７図で説明のように１７４ｃの出力を表
示している間に１７４ａに次の表示データを入力してい
ることから生じたもので、表示とプログラム読み出しの
時間的関係からとられた方式である。

すなわち読み出し番地を基準に考えると第１４図に示し
たようにアドレスＢ３，Ｂ２，Ｂとすると、アドレス゜
” １ １ １ ”で読み出されたデータは”ｏｏｏ”
アドレスで表示され、アドレス″１１１”で読み出され
たデータが表示されている間にアドレス” ｏ ｏ ｏ
”のデータは読み出され前記１７４ａ，１７４ｂに入
力される。

次の” ０ ０ １ ”アドレスに移ると同時に前記１
７４ｅで１７４ｃ ，１７４ｄにデータを移し表示され
ることになる。

すなわち１プログラムメモリデータの読み出しアドレス
と表示アドレスが１アドレスずれていることになる。

一方プログラムの書き込み位置を指定する「一」の表示
はこの読み出しアドレス第３図１２９と書き込みアドレ
ス７９が一致した時に行われる。

第３図８０がこの両者の比較を取るアドレス比較器であ
る。

第１８図にこの比較アド１／スの対応を示す。

この図で２°，２１，２２ ． ２３はそれぞれ第３図
書き込みアドレスカウンタ７８の各カウンターの出力バ
ス６９を示す。

一方の入力はＢ１，Ｂ２，Ｂ３の読み出しアドレス３ｂ
ｉｔに、画面の左右を示す第２１図に記す信号ＲＨをｌ
ｂｉｔ付加する。

このＲＨは１水平走査期間で画面左側で１０“、画面右
側で１１“となる信号である。

第３図、第１８図の８１がアドレス一致信号である。

この一致信号により「一」を表示するので、麺１図６の
ｓｔｅｐ ＳＷにより順次書き込みアドレスを変化させ
てゆくと、「一」の表示位置はそのアドレスに対応して
、第２図に示したＡＤ１〜ＡＤ９，ＡＤ１ｏ〜ＡＤ１６
，ＡＤ１〜と順次動いてゆくことがわかる。

「一」を表示する一致信号は両アドレスの一致により得
られ、しかも前記したように読み出しアドレスと表示ア
ドレスは１アドレスずれている。

書き込みアドレスカウンタの出力バス７９のうち２３に
相当するｌｂｉｔは単に水平周期における画面中央より
右の部分に相当するＲＨに対するｂｉｔと考え１０“の
時左プログラムを示し、′１“の時右プログラムを示し
ているので画面位置の指定は２° ２１ ． ２３の３
ｂｉｔでよく読み出しアドレス”ｏｏｏ”に対してそ
のプログラムメモリーの書き込みアドレスは” ｏ ｏ
ｉ ”となる。

すなわち、読み出しをアドレス゛’ｏｏｏ”で行うとそ
の読み出されたプログラムはアドレス”００１”で表示
されることになり、このプログラムの書き込み指定アド
レスが″′Ｏ Ｏ １ ”であるために読み出しアドレ
ス”Ｏ Ｏ １ ”の場所に「一」が表示されることに
なる。

同様に読み出しアドレスを基準に考えるとプログラム実
行時の消去アドレスについても同様のことがいえる。

本装置において、プログラムの実行後消去されるプログ
ラムは右プログラムだけであるから第１３図１７１０の
プログラムメモリーについてみると、アドレス”ｏｏｏ
”で読み出され、″′００１”でそのプログラムの時刻
データと時計の時刻データは第３図ｂｂ較回路９３にお
いて比較され一致すると一致パルスが第３図の出力線９
４を通して一致パルス制御回路９０に出力され、この制
御回路９０からは出力線９２を通して消去パルスＥｐ２
が出力される。

この比較のタイミングはこの一致パルスと共に後述する
が、アドレスが”００１”になって９０μｓｅｃ程度後
に発生してＥｐ２を出力する。

それ故に、′″ｏ ｏ ｏ ”で読み出されたプログラ
ムは実行後の消去はアドレス”Ｏ Ｏ １ ”で行う。

すなわち、前記した読み出しアドレスと書き込みアドレ
スとの関係と同様読み出しアドレスと消去アドレスとは
１アドレスずれていることがわかる。

第１３図のＲＯＭにおいて、消去を行うＲＯＭの直列に
入力されているＢ。

信号第３図１２８は時刻比較のタイミングを左右プログ
ラムに対して与えるもので、Ｂｏ＝ゝＯ“時左プログラ
ムの時刻比較、Ｂｏ＝１１“の時右プログラムの時刻比
較を行う。

なおＢ。の詳細については後述する。第３図１７４が前
記第１７図で説明したバッファレジスタでその出力バス
が第３図９７である。

このプログラムの左右の出力バスはＰモードでその表示
に使用され、Ｎモードにおいては時刻比較に使用される
。

第３図９６は表示および時刻の比較のタイミングｌこよ
るデータの切り換え回路と、データチェック回路から構
成される。

第１９図にこの切り換えチェック回路の主要タイミング
信号を示す。

第２０図に切り換えられるデータ信号の流れとチェック
回路を示す。

第２０図で記したＳは１文字を表示するのに要する水平
方向パルスＳ１，Ｓ３，・・．Ｓ９，Ｓ１ｏのキャラク
タ表示タイミング信号でこのＳ信号と水平同期信号Ｈの
タイミングチャートを示したのが第２１図である。

ＬＨ ＲＨの信号はそれぞれ水平方向の左半面、左半
面時に１１“となる左右を決定する表示タイミング信号
である。

第２２図に表示キャラクタに対する各Ｓのタイミングと
ＬＨ，ＲＨの対応関係を示す。

この図より明らかに８１〜Ｓ１ｏは画面左右にそれぞれ
１０文字ずつ表示可能なタイミングパルスを与える。

第１９図に垂直同期信号ＶＩ／０に対して垂直方向の表
示タイミングを示したが、図中ＴＣＧは時計の時刻、チ
ャンネル番号の表示区間を示すタイミング信号であり、
Ｂｏは後述する時刻比較および一致した場合のチャンネ
ルレジスタの入力データの制御、プログラム消去信号Ｅ
Ｉ）２を制御する信号でＭＯの立ち上りで変化するカウ
ンタの出力である。

第２０図は説明のための信号の流れを示したが、第２０
図９７Ｌ，９７Ｒは前記第１７図に示したバツファレジ
スタの左右プログラムのデータ出力バスであり、表示の
左右を決定する信号ＭＧＡＮＤＬＨ（ＭＧ−ＬＨ）信号
とＭＧＡＮＤＲＨ（ＭＯ・ＲＨ）の信号でそれぞれ図示
したようにＡＮＤを取られ、その出力は各ビットごとに
ＯＲを取られ、第２１図、第２２図Ｃと示した表示タイ
ミングに従ってＳでＡＮＤをとられる。

各データは上記したように所定のタイミングで切り換え
られチェック回路に入力されることになる。

一方、時刻チャンネルの表示はＴＣＧの期間で右側に表
示されるので、そのデータ第３図チャンネルレジスタ出
力バス１５７時刻データバス１５９はＴＣＧとＲＨとで
ＡＮＤを取り、その出力データは表示に従ったＳタイミ
ングで各キャラクタ毎に表示のＩｌｌｌｆｆｌ ｉに帛
力されチェック回路に入力される。

時刻のＡＭ／ＰＭの信号はデコードされ第３図１６０と
して出力される。

チェック回路は所定のＳのタイミングで入力されたデー
タをＯＦＦ，Ｕ，Ｔ，一等の記号を表示するものと、デ
コーダへの数値データを出力するものと、所定のデータ
ｂｉｔを所定のタイミングでチェックし画面に表示しな
いものであれば画面における表示制御を指定する信号を
出力するものとに選別するものである。

このチェック回路は１種のデコーダ回路であり、記号出
力を第３図のバス１１１へ、数値データを第３図のバス
９９へ、表示制御指定する信号を第３図の・くス９８に
出力する。

例えばこのチェック回路の１部は、プログラムデータの
１分の位の情報１ｂｉｔが１０“であるか１１“である
かを８６タイミングで調べ、ＸＸＯ“であれば０を、′
１“であれば５を表示するようバス１１１に数値ではな
く記号として出力させる。

あるいはタイマ入力が存在するか否ををＳ１ｏタイミン
グで調べ存在すればＴを表示するようバス１１１に出力
させる。

前記ＡＭ／ＰＭ出力信号１６０は後述する出力制御回路
第３図１１０へ入力され、この出力部において表示キャ
ラクタを色表示するために使用される。

第３図１０２はチェック出力バス９８を入力とする表示
を阻止するＳｔｏｐ ２信号を発生するＳｔｏｐ回路で
あり、第２３図に詳細な回路を示す。

この出力制ＮＳｔｏｐ回路の回路構成は前述したプログ
ラムの入力方式と関係し、あらかじめ表示消去のデータ
は何であるかを決定しておくことにより実現される。

すなイつち、プログラムの入力データが、時間情報につ
いては１２以上の数値入力は無いこと、分の１０位情報
は６以上の入力は無いこと、チャンネル番号情報につい
ては１４以上の入力が無いことに着目し消去データは入
力されている。

Ｓｔｏｐ回路では上記の条件を調べることによって、Ｓ
ｕｏｐ２ 出力を出力するか否かを決定するものである
。

この第２３図で、９８ａ信号はプログラムデータの時間
４ｂｉｔが″１１００”以上すなわち数値１２以上が入
力されていれば“１“となる信号であり、９８ｂは１０
分の位３ｂｉｔが・″１ １ ０ ”以上すなわち数値
６以上が入力されていれば１１“となる信号であり、９
８ｃはチャンネル番号情報４ ｂｉｔが” １ １ １
０ ”以上すなわち数値１４以上が入力されていれば
″１“となる信号である。

各９８ａ ９８ｂ９８ｃ入力はそれぞれＳ２，Ｓ５，Ｓ
７と図示したようにＡＮＤ ＯＲ Ｉｎｖｅｒｔｅｒ
を過てＲ−Ｓフリツプフロツプのセット入力となる。

リセットはＳ１であり、セット入力によりＳｔｏｐ２
第３図１３０が出力される。

プログラムデータの入力方式で述べたように、プログラ
ムの消去（表示をしない）データは実質的にオール１１
“を書き込んだが、このオーノい１“のデータのうちＳ
２のタイミングで時間データ４ｂｉｔのうち高位の２ｂ
ｉｔを調べ゛１１″となっていたら１２以上のデータで
あるから第２３図９８ａが１１“となりＳ２タイミング
でＳｔｏｐ２を出力し、すなわち表示を行わないように
表示出力をゲートする。

時間データの書き込みは分以下を′″１“とじて書き込
んだが、この１０分情報の所定のｂｉｔをＳ，で調べ前
記したように９８ｂに１１“が出力されるからこのＳ５
タイミングでＳｔｏｐ２を出力する。

このプログラムの表示は時間データだけが表示され、以
下は消去されて例も表示されない。

次に分の情報が入力されると同様に８７タイミングでＳ
ｔｏｐ２が出力されチャンネル表示がされない。

このように各情報のデジットのうち高位ｂｉｔの符号を
検出するだけで画面における表示を制御でき、すべての
ｂｉｔｌこついて調べる必要がなく、更に１行すべての
非表示を１５ｂｉｔのうち２ｂｉｔのみの検出により実
現でき回路的に非常に簡単である。

この方式によれば画面における表示、非表示を指定する
ｂｉｔを別に付加する必要もなく、特にＬＳＩ化に際し
ては回路規模縮少の点で非常に有利である。

上記したようにプログラムの入力方式と表示を対応付け
て表示することにより、プログラムは画面を見ながら、
次に何の情報を入力すればよいかが１目で理解できるこ
とになる。

さらに前記９８ｃの信号はまた、ＴＳモード、Ｐモード
においてチャンネル番号を表示しないのでこのモードの
ＴＣＧのタイミングで′１“となる信号でもある。

第３図９３は時刻比較を行う比較器である。

第３図１０１がこの比較のプログラムデータの時間、分
チャンネル情報で左右のプログラムに対して前記第２０
図の１０１信号として第３図の比較回路９３に入力され
る。

この比較回路のもう一方の入力は時計の時間、分情報第
３図１５９である。

比較回路９３の他の入力信号は両情報の比較タイミング
の信号である。

比較回路の構成を第２４図に示す。

第３図、第２４図９４は比較回路の出力で比較タイミン
グ信号９３ａで一致が戒立すると一致パルスを出力する
。

また図示したように比較データはＢ。

によりゲートされＢ。一ゝＯ“のとき左プログラムの比
較を、Ｂｏ＝″ｌ“の時右プログラムの比較を行う。

第２４図中の９７Ｌ′は、第２０図に示した１０１信号
バスのうち左プログラムの時間、分情報を示し、９７Ｌ
はその左プログラムのチャンネル情報を示す。

同様に右プログラムの時間、分情報を９７Ｒ′で示し、
チャンネル情報を９ ７ Ｒ”で示す。

第２４図に示したごとく、９７Ｌ”，９７Ｒ”は９７Ｌ
’，９７Ｒ’に対応してＢ。

で制御され、チャンネルデークバス１００として出力さ
れる。

このチャンネルデータバス１００は一致パルスによりこ
のチャンネル情報を前記７０のチャンネルレジスクに書
き込むためのデータパスである。

第３図９０が一致パルス９３を制御する一致パルス制御
回路である。

この一致パルスによりプログラム実行時の消去信号ＥＰ
２９２を発生し、Ｂｏ信号１８２により左右プログラム
の実行の優先順位を決定する回路である。

第６図に示したＣＩ，Ｅｐ信号を制御することで優先順
位は決定される。

第２４図ｌこ示した９３ａタイミング信号の位相を、Ｍ
Ｇおよび前第１７図に示した１７４ｅに対して示したの
が第２６図で、９３ ｂ，９３ｃがその左右プログラム
の比較タイミング信号を与えるものである。

この９３ｂ，９３ｃから成っているタイミング信号９３
ａの１１“の幅はＬＨおよびＲＨとなっており約３０μ
Ｓｅｃである。

実際の比較タイミング信号９３ａは次の論理から成って
いる。

Ｎ・ω・ＭＧ・２Ｈ・（Ｂｏ−ＬＨ十ＢｏＲＨ）の論理
で、ＮはＮモードのときゝ１“となる信号。

ωは第１図１３ＳｙｓｔｅｍＳＷがＯＮの時ゝ１“とな
り、第１図１４のＬＥＤを点灯し、プログラムの実行を
行う状態になっていることを示している。

２Ｈ信号は前記１１４ｅパルスの次のＩＨ（１水千期間
）間ゝ１“となる信号である。

すなわち、一致パルスの出力は上記論理の成立と時刻デ
ータの一致成立により、前記したタイミングでＬＨある
いはＲＨの幅３０μＳｅｃで発生する。

第２５図に示したＥＰ２は一致した右プログラムを所定
のアドレスに従って消去する信号で、一致パルス９４で
セットされ前第１７図、第２６図に示す１７４ｅでリセ
ットされるＲ−８フリツプフロツプの出力でプログラム
１５ｂｉｔを消去するに十分な幅約１ｍＳｅｃの幅で出
力される。

図中、ＣＩ，ＥＰは前記したプログラム実行時にチャン
ネルデータ第３図１００をチャンネルレジスタ７０に書
き込みチャンネルを切り換え選局する信号であるが、左
プログラムは一致実行されても消去されないので、左側
同時刻プログラム入力が存在すると、５分間は発振状態
となりチャンネルが定まらないことになる。

それ故に、左プログラムの実行に対しては、一致パルス
が出力され実行されて後５分間はＣＩ，ＥＰ信号を出力
しないように一致信号を制御する。

当然ながら、この５分間の間も手動のチャンネル選局は
可能である。

第２５図に示した５分間制御信号で上記一致信号を制御
することになる。

図中９１ａ ９１ｂはプログラム実行時の自動的なチ
ャンネル切り換え選局を確実ｌこ行わせるために必要な
幅のＣＩ ＥＰを作成する回路であり、クロツクによる
一種の時定数回路である。

第３図１１３はタイマ出力の制御回路で、第３図９５人
力はタイマプログラムに対する一致パルスで前記した第
３図９４と同一と考えてよい。

第３図１３５人カバスは、一致時にタイマ情報が存在す
るか否か、あるいはタイマ情報が存在すればＯＮ情報で
あるかＯＦＦ情報であるかを示す信号でチェック回路９
６から出力される。

一致パルス発生時にタイマ入力が存在し、ＯＮ情報であ
ればフリツプフロツプをセットし、ＯＦＦ情報であれば
リセットし第３図１１４にその出力をＴｉｍｅｒＯｕｔ
として出力する。

時計の時刻出力バスは第３図１５９であるが、その時刻
は第３図１２４の信号で読み出された時刻で次の読み出
し信号が来るまで第３図時刻ストア回路１５８にストア
されたものである。

この読み出し信号１２４はＭＧ信号が１垂直期間で終っ
たのちに発生される時計時刻読み出し信号である。

この時刻読み出し方式は、時刻比較がＭＧ期間で行われ
ることから、そのＭＧの後で時刻読み出し信号１２４を
作成し、時刻データバス１５９の時刻データの変化がＭ
Ｏの比較中に起るのを防いだものである。

第３図９９の信号バスはＳ信号で表示に従ってタイムシ
ェアリング的に伝送される表示データバスで、そのデー
タバスはチェック回路第３図９６であらためチェックさ
れ、数値デコーダが必要なデータのみを出力しているバ
スである。

すなわち、Ｐモードにおけるプログラムデータ表示の時
間の位、１０位の位、チャンネル番号とＮモードにおけ
る時刻、チャンネル表示等の場合の時間の位、１０分の
位、１分の位およびチャンネル番号の最大４ｂｉｔデー
タバスである。

第３図１０４は表示用デコーダ回路である。

前述したように表示される時間は最犬１１まで、チャン
ネル番号は最犬１２まで存在し、チャンネル番号１３は
ＯＦＦ表示となるためにこのデコーダでデコードする必
要はなく前記チェック回路９６であらかじめチェックさ
れている。

このことを考慮し、本装置に使用した詳細な表示用デコ
ーダ回路を第２７図に示す。

この図中、４ｂｉｔの信号ｄ。

，ｄ１，ｄ２，ｄ３が前記第３図９９の出力バスであり
、それぞれのｂｉｔは２値情報２° ２１ ， ２２
． ２３に対応している。

このデコーダ回路は入力データの表示を第１に考えて構
或されている。

まず、４ｂｉｔ入力を１０以上の数であるかを図中１０
４ｄ，１０４ｅ出力で調べ、１０以上であればデータ４
ｂｉｔをその数の１位の数とするようなｂｉｔに切り換
え変換して次のデコーダに入力する。

次のデコーダは変換された４ｂｉｔのデータを入力とし
、１位の数をデコードする。

１０位の表示は第２２図に示したように８２，Ｓ３のタ
イミングである。

それ故Ｃこ、１０位の出力が１０４ｅに存在すると８２
，Ｓ３のタイミングで１０４ｂに出力し、〈１〉に出力
する。

この時Ｓ２，Ｓ３のタイミングで１０４ａにより１位の
数のデコーダを制御している。

この１位のデコーダを制御する信号が１０４ａであり、
このデコーダを使用しない期間はゲートをかけて、デコ
ーダ出力が無い状態にセットしている。

この信号はＳ１＋Ｓ２＋Ｓ４＋Ｓ７＋Ｓ８＋Ｓ１ｏと１
０４ｃとからなっており、第２２図に示した表示形態が
決められた信号である。

この制御信号を使用しないと、この制御信号期間に何ら
かの数値がこのデコーダから出力されており、その出力
がそのま＼表示されることになる。

１０４ｃの信号はプログラム表示でチャンネル情報が１
３の時そのタイミングで出力されるもので、チェック回
路９６から出力され表示はＯＦＦという記号を選択する
ことになる。

第２７図中の〈０′〉はプログラム表示の１分の位の０
分表示と、ＯＦＦ表示の場合の０の表示が同一であるた
め両者のＯＲ入力信号であり、その所定のタイミングで
１０“で入力されるものである。

同様に〈５〉はプログラム１分の位の５分表示の５の入
力である。

なおこのデコーダの出力＜０＞〈１〉・・・〈９〉は図
示したように数値１のデコーダ出力と上記した０，１．
５の数値および記号はＯＲ出力として得られ、選ばれた
数値信号が１１“出力として得られる。

デコーダ回路１０４の出力バスが第３図１０５で数値以
外の記号出力第３図１１１と前記アドレス比較器の出力
８１と共に第３図１０６に入力される。

１０６は所定のタイミングで出力された数値および記号
（以下キャラクタという）の表示セグメントを選択する
セグメントデコーダ回路である。

本装置のキャラクター表示は第２図に示したように８セ
グメントによる表示である。

セグメントデコーダ回路１０６に入力されたキャラクタ
ーに従ってセグメントが選択され、その出力バスが第３
図１０７である。

このキャラクタ出力バス１０７を入力とする第３図１０
８の回路が、選ばれたセグメントをキャラクタ表示パタ
ーンに変換するキャラクタジエネレータである。

このキャラクタジエネレータは各セグメント出力とキャ
ラクタの垂直方向或分パルス１３４とキャラクタの水平
方向戒分パルス１４６の所定のＡＮＤを取るゲート回路
より構成されており、キャラクタを表示パターンに変換
し、変換されたキャラクタをシリアルに第３図１０９に
出力する。

当然この変換されたキャラクタパターンはＴ．Ｖ，の走
査に同期して出力される。

第３図１１０はキャラクタ表示を制御する出力回路で、
Ｎモードにおける表示制御信号第３図５５、前記時刻デ
ータのＡＭ，ＰＭを示すＡＭ／ＰＭ信号１ ６ ０ 、
ＳｔＯｌ）２信号１０３、水平方向表示制御信号１５０
、垂直方向表示制御信号１２３と、キャラクタ出力１０
９とを入力とし、Ｐモード、ＴＳモードにおけるキャラ
クタの色表示を行うための色指定信号ＡＭＧ，ＰＭＧを
出力する回路と、あらかじめ決められた画面の表示領域
以外をゲートし表示を消す回路とから構成されている。

第３図１１２出力バスは表示キャラクタパターンを画面
表示する出力で、例えばキャラクタ出力、午前を指定す
るＡＭＧ１午後の色を指定するＰＭＧの各出力として出
力されＴ，Ｖ，糸の色出力を制御する。

出力制御回路１１０の具体的回路を図示したのが第２８
図である。

図中、１５０，１２３信号はあらかじめ決められた表示
領域″１“となり他の領域で″Ｏ“となる信号である。

第２７図の表示デコーダを見ると、表示領域以外の領域
ではｄ。

，ｄ，，ｄ２，ｄ３人力が全て１０“となり、１０５の
出力バスは〈０〉が出力されることになり、画面の不必
要な部分にＯが表示されることｌこなる。

その０表示を消去する信号がこの第３図１５０，２２３
信号である。

図中出力制御回路はＰモードＴＳモード時にキャラクタ
パターンとＡＭＧ ＰＭＧの色指定信号を出力するも
のでＡＭ／ＰＭ１６０と第２１図８１およびＮモード信
号とのゲート回路から戒っている。

このＳ１タイミング信号はＰモードでプログラムの書き
込み位置を示す「一」の色を時刻の色とは別の独立の色
として表示するための「一」タイミング信号である。

Ｎモード時の時刻チャンネル番号表示を白色表示とする
と、ＡＭＧ，ＰＭＧの色指定信号は１０“でありキャラ
クタパターン出力の，みが出力されることになる。

次に本発明の特徴部である画像表示のためのタイミング
信号およびプログラムされた時刻データと時計の時刻と
の比較のタイミング信号等の信号発生部の構成および動
作について説明する。

画面の水平方向の各成分は第３図水平同期信号Ｈ１３８
でゲートされ発振するゲーテイツド発振器１３９の出力
クロツクＣＰをカウントすることにより得られる。

ゲーテイツド発振器１３９の発振周波数は約４． ５
ＭＨｚでありその出力ＣＰ１４０が第３図１４１のカウ
ンターの入力となる。

本装置のＴ，Ｖ，クロツク系のカウンタはＬＳＩの集積
度向上の要求から、全てシフトレジスタタイプのダイナ
ミックカウンタを使用している。

第３図のカウンタ１４１は８進カウンタで、テレビジョ
ン受像機がＯＮの状態で信号線１３８、後述する入力切
換回路１３６そして信号線１３７を介して供給される水
平同期信号（水平フライパック信号）Ｈに同期してクロ
ツクＣＰをカウントする。

このカウンタ１４１の出力バスが１４２である。

また第３図１４３はゲート回路であり、８進カウンタ出
力１４２を入力として、各部ｌこ必要なクロツクを供給
するための回路であり、先述したキャラクタの水平方向
成分パルス１４６を発生し、さらにゲート回路出力バス
１４４を径てクロツク発生器１４５でクロツクφｃ１，
φｃ２を発生する。

クロツクφｃ１，φｃ２は土ＣＰ、即ち約５ ０ ０
ＫＨｚの周波数で動作８ している。

第３図１４７は水平方向第２のカウンタでφ。

１，φ。２をカウントする４０進のカウンタである。

このカウンター４７もテレビジョン受像機がＯＮのとき
水平同期信号Ｈに同期しカウント動作する。

４０進カウンター４７の各部の出力バスが１４８で１４
９のゲート回路に入力される。

ゲート回路１４９は先述した、第２１図に示したＳタイ
ミングパルスの発生ＬＨ，ＲＨ信号発生回路等から或り
水平方向表示制御信号線１５０、水平方向タイミングパ
ルスバス１５１に各タイミング信号を出力する。

ゲート回路１４９は又、クロツク発生器１５４に信号１
５２を出力する。

クロツク発生器１５４はＣＰ１，ＣＰ２のクロツク発生
回路で、ＣＰ２の周波数はテレビジョン受像機がＯＮの
状態において水平同期信号Ｈの周波数と同一となるよう
に設定されている。

このクロツクＣＰ１，，ＣＰ２は次の垂直方向カウンタ
ーをダイナミックに動作させるためのクロツクである。

第２９図にＮ・〔１３〕時、すなわちＮモードでＯＦＦ
以外のとき、およびＮ・〔１３〕時、すなわちＮモード
でＯＦＦのときのＨ入力とＣＰ１，ＣＰ２の関係を示す
。

図示したようにＮ・〔１３〕の場合はＨに相当するパル
スを作成することになる。

図示したＣＰ，が読み込みパルス、ＣＰ２が読み出しパ
ルスとなり、次の垂直方向各成分タイミング信号を発生
ずる第３図のカウンター３０，１１９のクロツクとなる
。

Ｎ・〔１３〕すなわちＮモードでＯＦＦ時は、Ｔ，Ｖ，
はプリヒートの状態でＨ入力が存在しないが、本装置は
依然として時刻の比較を行い読けプログラムの実行を行
わなければならない。

それ故に、前述した必要なタイミング信号を発生する必
要があり、Ｈ入力が無くなるとＣＰ２のクロックパルス
をゲート回路１４９の出力から得ることになる。

カウンター３０はこのようなＣ Ｐ１，ＣＰ２をクロツ
クとする１６進カウンタで各部の出力１３１がゲ゛一ト
回路１３２に入力される。

ゲ゛一ト回路１３２は、キャラクタの垂直方向戒分パ１ ルス第３図１３４、および第３図１３３として一１６ ＣＰ２パルス等を発生する。

この１６進のカウンターは、キャラクタ表示の１行分が
１６Ｈの幅から成っていることから来たものである。

カウンタ１１９は同じくＣＰ１，ＣＰ２をクロツクとす
る２６２進のカウンタであり、このカウンタが垂直方向
のキャラクタ表示の位置決め、読み出しアドレス発生等
のタイミングを発生するカウンタである。

垂直方向用のカウンタ１３０，１１９を２組使用したの
は、カウンタがシフトレジスタのダイナミックカウンタ
であることから、ゲ′一ト回路でキャラクタの垂直方向
成分パルス１３４等の信号を作成するより２つのカウン
タを使用する方がゲート回路がかなり減少し集積度が結
果的に向上するからである。

第３図１２１は２６２進カウンタ１１９の各部の出力バ
スで１２２はゲート回路、Ｒ−Ｓフリツプフロツプ回路
等から成る垂直タイミング発生回路である。

この垂直タイミング発生回路１２２の出力が先述した垂
直方向の各信号、ＭＧ，ＲＧ，読み出しアドレスＢ１，
Ｂ２，Ｂ３，比較タイミング信号、Ｂｏ等の信号バスで
あり第３図１２３， １２４， １２５， １２６，
１２７，１２８， １２９として出力される。

第３図１１６は入力制御回路で２６２進カウンタ１１９
のリセット発生回路、垂直同期信号の入出力共通信号Ｖ
Ｉ／０の切り換えゲート回路から構成されている。

Ｎ・〔１３〕の状態では第３図１１５を通ってＴ，Ｖ，
の垂直フライバックパルスが入力され第３図１１７から
２６２進カウンタ１１９にリセットをかける。

Ｐモード、ＴＳモードの場合はデータ入力の際第１図１
により空チャンネルが選択された場合、同期信号の欠如
あるいはノイズ等による水平、垂直各同期の乱れをなく
し同期的に安定な表示を行うために映像信号を切り、垂
直タイミング発生回路１２２で疑似垂直同期信号１５６
を作成し、入力制御回路１１６を過て第３図１１５に逆
に出力し、この出力によりＴ，Ｖ．の垂直発振器をトリ
ガし同期信号とする。

垂直タイミング発生回路の出力１５５はこの時のカウン
タ１１９のリセット信号であり、入力制御回路１１６、
信号線１１７を介してカウンタ１１９に供給される。

Ｎ・〔１３〕すなわちＯＦＦの場合も同様の動作を行う
。

２６２進カウンタ１１９の出力１２０は１６進カウンタ
１３０を２６２進カウンタ１１９に同期させるためのリ
セット信号である。

第３図１３６の回路は８進カウンタ１４１４０進カウン
タ１４７のリセット信号切り換え回路、と第３図水平フ
ライバックパルス１３８Ｈの制御回路から構成される。

Ｎ・〔１３〕すなわちＯＦＦの場合は第３図１３８Ｈ入
力が無いので、１４９ゲート回路で作成した１５３信号
をリセット信号１３７として使用する。

Ｎ・〔１３〕の時はこのＨ第３図１３８をリセット信号
１３７として使用するが、Ｎ・〔１３〕からＮ・〔１３
〕への状態の切り換りは、このＨ周期のみだれから回路
を安定に動作させるために、Ｎ・Ｃ １３ ）信号（Ｏ
ＦＦ信号）でこの１３７リセット信号をＨから前記ゲー
ト回路で作成したリセット信号１５３に切り換えること
になるが、一方、Ｎ・〔１３〕からＮ・〔１３〕の状態
に変化する時、すなわちＯＦＦからチャンネルがＯＮす
る時、このＨの発生をみるとＯＮになってからＨが発生
するまでかなり長い時間がかかり、かつ発生されたＨは
始めのうちかなり不安定なものである。

それ故に、ＯＮ？こなってそのま″＞Ｈを使用すると、
１６進カウンタ１３０２６２進カウンタ１１９がミスカ
ウントをすることが考えられる。

このＯＮ時の誤動作を防止するために第３図１３６人力
切り換え回路が考えられ第３０図に詳細な回路を示す。

図示するようにこの回路はＲ−８のフリツプフロツプの
出力により所定の信号を切り換えるゲート回路よりなっ
ている。

Ｒ−８フリツプフロツプのリセットはＮ・〔１３〕信号
で行われ、内部で発生した出力１５３をリセット信号１
３７として出力する。

一方前記ＣＰ２は第２９図に示したように内部で発生さ
れる。

Ｎ．（１３）になると第３図１１８のＶＩ／０信号が発
生してセットがかかりフリツプフロツプを反転させるま
で、以前の状態で動作しつづけることになる。

垂直フライバックパルスＶＩ／０信号が発生されフリツ
プフロツプが反転すると内部で発生された１５３をＨ１
３８に切り換え１３７のリセットとするとともに入力切
り換え回路１３６の出力１７８にＨを出力し、ＣＰ２を
Ｈに切り換え第２９図に示したＮ・〔１３〕の状態とな
る。

前記したＶＩ／Ｏ信号はＮモードにおいてはＴ，Ｖ．の
同期信号入力であり、ＯＮになり、このＶＩ／０信号が
Ｔ，Ｖ，セットから発生されるまでには水平信号Ｈ１３
８、発振出力は安定していると考えられる。

以上説明したように本発明によると、テレビジョン受像
機のＯＮ，ＯＦＦに応じ、水平および垂直カウンタの動
作を切り換え制御回路により切り換えることにより、テ
レビジョン受像機のＯＮ時にはテレビジョンの水平、垂
直走査に同期した安定な画像表示用のタイミング信号を
得ることができ、またテレビジョン受像機のＯＦＦ時に
も、プログラムされた時刻情報と時計の時刻とを比較す
る比較タイミング信号等を引き続いて安定に発生するこ
とができ、ＯＮ，ＯＦＦ時共に安定した動作を期待でき
る。

尚、実施例ではテレビジョン受像機がＯＦＦからＯＮに
変化したとき、垂直同期信号の発生を検出してカウンタ
の動作を切り換え制御回路により切り換えたが、切り換
え制御回路は水平同期信号が安定して発生されるように
なったと考えられるタイミングをとって切り換えられれ
ばよく、必ずしも垂直同期信号の発生を検出して行うも
のに限られることはない。

【図面の簡単な説明】

第１図は本発明の１実施例、番組予約装置を組み込んだ
テレビジョン受像機の正面図、第２図は本発明の１実施
例番組予約装置を組み込んだテレビジョンのプログラム
入力の１例を示す図、第３図は本発明の１実施例番組予
約装置の全体のブロック図、第４図はモード切り換え回
路５８、Ｎｏ ｒｍａ １フィードバック回路６１の具
体的回路図、第５図は入力フィードバック回路６２、ラ
ッチ回路６６の具体的回路図、第６図はエンコーダ６８
、チャンネルレジスタ７０、書き込みレジスタ８５の具
体的回路図、第７図はプログラム時のタイミングチャー
トを示した図、第８図ａは書き込みレジスタ８５の１ビ
ットのＲＯＭ回路構成を示す図、また同図ｂはこのＲＯ
Ｍ回路と等価な論理回路図、第９図は１プログラムのｂ
ｉｔ構成図、第１０図はデジットパルス発生器８９の具
体的回路図、第１１図は第１０図のデジットパルス発生
器の各部のタイムチャート図、第１２図はデータ書き込
み回路８７の具体的回路図、第１３図は書き込み、読み
出しＲＯＭ１６９、プログラムメモリ１７１の具体的回
路図、第１４図は読み出しアドレスのタイムチャート図
、第１５図は読み出し命令信号と読み出しパルスのタイ
ムチャート図、第１６図は第１５図を説明するブロック
図、第１７図はバツファレジスタ１７４を説明するタイ
ムチャート図、第１８図はアドレス比較器８０を説明す
る図、第１９図は説明に使用した垂直方向のタイムチャ
ート図、第２０図はチェック回路９６に供給されるデー
タ信号の流れを説明するブロック図、第２１図は説明に
使用した水平方向のタイムチャート図、第２２図は表示
キャラクターとＳ信号の対応を示す図、第２３図は表示
制御（Ｓｔｏｐ２）回路１０２の具体的回路図、第２４
図は時刻比較回路９３を説明するブロック図、第２５図
は一致パルス制御回路９０を説明するブロック図、第２
６図は比較タイミングを示すタイムチャート図、第２７
図は表示用デコーダ１０４の具体的回路図、第２８図は
出力制御回路１１０を説明する回路図、第２９図は説明
に使用したクロツクのタイムチャート図、第３０図は入
力切り換え回路１３６の具体的回路図である。 １・・・・・・選局スイッチ群、２・・・・・・ＯＦＦ
スイッチ、３・・・・・・Ｄｉｓｐｌａｙスイッチ、４
・・・・・・Ｐｒｏｇｒａｍスイッチ、５・・・・・・
Ｎｏ ｒｍａ ｌスイッチ、６・・・・・・Ｓｔｅｐス
イッチ、７・・・・・・’Ｅｒａｓｅスイッチ、８・・
・・・・ＬＥＤ、９−Ｔｉｍｅ Ｓｅｔ，Ｓｔａｒｔス
イッチ、１０・・・・・・Ｓｅｃｏｎｄ Ａｄｊｕｓｔ
スイッチ、ｌ ｌ ．．．．．．ＡＭスイッチ、１ ２
．．．．．．ＰＭスイッチ、１ ３−＝−Ｓｙｓｔｅｒ
ｎスイッチ、１４・・・・・・ＬＤＥ１ ｌ５・・・・
・・Ｔ，Ｖ，セットＯＮ，ＯＦＦスイッチ、１６・・・
・・・Ｔ．■．画面、１７・・・・・・時刻、チャンネ
ル表示、１８・・・・・・Ｔｉｍｅｒ入力スイッチ、１
９・・・・・・時刻表示、３５・・・・・・水晶発振器
、３７，４１・・・・・・時計カウンタ回路、４０・・
・・・・クロツク発生回路、４３・・・・・・時間、分
カウンク回路、４５・・・・・・クロツクタイミング発
生回路、４６・・・・・・フリツプフロツプ回路、４８
・・・・・・タイマ入力回路、５０・・・・・・消去入
力回路、５２・・・・・・トリガパルス発生回路、５４
・・・・・・パイナリフリツプフロツプ回路、５８・・
・・・・モード切り換え回路、６１・・・・・・Ｎｏ
ｒｍａ Ｉフィードバック回路、６２・・・・・・入カ
フィードバック回路、６４・・・・・・トリガパルス発
生回路、６６・・・・・・ラッチ回路、６８・・・・・
・エンコーダ、７０・・・・・・チャンネルレジスタ、
７４・・・・・・排他論理回路、７６・・・・・・３進
、２進カウンタ、７８・・・・・・書き込みアドレスカ
ウンタ、８０・・・・・・アドレス比較器、８２・・・
・・・タイミングパルス発生器、８５・・・・・・書き
込みレジスタ、８７・・・・・・データ書き込み回路、
８９・・・・・・デジットパルス発生器、９０・・・・
・・一致パルス制御回路、９３・・・・・・時刻比較回
路、９６・・・・・・チェック回路、１０２・・・・・
・表示制御（Ｓｔ０１）２）回路、１０４・・・・・・
表示用デコーダ、１０６・・・・・・セグメントデコー
ダ、１０８・・・・・・キャラクタジエネレータ、１１
０・・・・・・出力制御回路、１１３・・・・・・タイ
マ出力回路、１１６・・・・・・入力制御回路、１１９
・・・・・・２６２進カウンタ、１２２・・・・・・垂
直タイミング発生回路、１３０・・・・・・１６進カウ
ンタ、１３２・・・・・・ゲート回路、１３６・・・一
・・入力切り換え回路、１３９・・・・・・ゲーテツド
発振器、１４１・・・・・・８進カウンタ、１４３・・
・・・・ゲート回路、１４５・・・・・・クロツク発生
器、１４７・・・・・・４０進カウンタ、１４９・・・
・・・ゲート回路、１５４・・・・・・クロツク発生器
、１５８・・・・・・時刻ストア回路、１６１・・・・
・・読み出しパルス発生回路、１６９・・・・・・書き
込み、読み出しＲＯＭ１ １７１・・・・・・プログラ
ムメモリ、１７４・・・・・・バツファレジスタ。

Claims (1)

1. 【特許請求の範囲】 １ テレビジョン受像機の水平走査に同期して発振する
   発振器と、この発振器の出力を分周し画面の水平方向の
   表示に必要な所定のタイミング信号及びデータ処理に必
   要な信号を発生する第１の信号発生回路と、この第１の
   信号発生回路からの信号を分周し画面の垂直方向の表示
   に必要な所定のタイミング信号及びデータ処理に必要な
   信号を発生する第２の信号発生回路と、前記第１および
   第２の信号発生回路の動作をテレビジョン受像機のオン
   およびオフの状態により制御する制御回路とを備え、前
   記制御回路はテレビジョン受像機がオフからオンに変化
   したときテレビジョン受像機の水平同期信号の安定発生
   状態を検出した後前記第１および第２の信号発生回路に
   それぞれテレビジョン受像機の水平同期信号および垂直
   同期信号を供給してテレビジョン受像機の水平および垂
   直走査に同期した前記表示タイミング信号を発生せしめ
   、テレビジョン受像機がオフになった時は瞬間的に前記
   水平同期信号の前記第１の信号発生回路への供給を遮断
   し信号発生回路内部でつくられた同期タイミングに基い
   て前記第１および第２の信号発生回路から引き続いて前
   記データ処理に必要な信号を発生せしめることを特徴と
   するテレビジョン受像機。 ２ 前記制御回路は受像機のオン時に垂直走査入力の到
   来によりゲートを開き水平走査入力を可能とすることを
   特徴とする特許請求範囲第１項記載のテレビジョン受像
   機。