JPS5836552B2 - 番組予約装置 - Google Patents

Description

【発明の詳細な説明】 本発明はテレビジョン等の番組予約装置に係り、特にプ
ログラムデータを画面表示するようにした番組予約装置
に関する。

番組予約装置とは時刻情報およびチャンネル情報を１対
とし１こプログラムデータを入力し、時計装置からの時
刻情報とプログラムの時刻情報が一致した時、プログラ
ムデータのチャンネル情報に基き自動的に番組が切り代
わるものである。

このような番組予約装置においては、表示回路を付加す
ることによってテレビジョンのＣＲＴ画面を表示装置と
してプログラム内容を表示し見ることができる。

この場合１つのプログラムは少なくとも時間情報、分情
報、チャンネル情報より成る。

時間情報は０〜ｌｌ（又は０〜２３）、分情報はＯ〜５
９、チャンネル情報は１〜ｌ２と使用される数字は限定
されている。

般的に表示装置における表示の制御を行う場合、データ
の各ビットが全て所定の状態にあるか否かの判別回路を
設けたり、あるいはデータ記憶装置に表示制御ビットを
設け、それにより表示するか否かの判定をする方法が考
えられる。

いずれの場合においても、データが複雑になればビート
回路あるいは記憶回路が大きくなり回路規模としては大
きなものになりがちであり実用的でない面がある。

本発明は使用される数字が予め限定されているものにつ
いて、各データの必要最小ビット数の符号のみを検出し
、入力データであるか否かを判別し、入力データ以外の
符号を検出した時に画面における表示を制御する表示装
置を備えた番組予約装置を提供する。

以下本発明をテレビジョン受像機（以下単にＴ．■．と
いう）の番組予約装置に適用した実施例について図面を
用いて詳細に説明する。

番組予約装置とはＴ． Ｖ．等の番組を予め定められた
プログラムに従って自動的にチャンネル等を選択し、あ
るいはＴ． Ｖ．の動作を制御するものである。

特に本実施例の番組予約装置はこのような装置を全電子
的に行う装置である。

本装置の操作方法およびアウトラインをまず説明する。

第１図に本実施例の番組予約装置を組み込んだＴ． Ｖ
．の画面と、チャンネル操作部を示す，１５はこのセッ
トの電源をＯＮ，ＯＦＦするスイッチ（スイッチを以下
単にＳＷという）であり、今この電源ＳＷ１５をＰＵＬ
Ｌ−｛）Ｎ Ｌ、１のチャンネル入力ＳＷ■を押すと６
チャンネルが受像され画像１６に映像が映し出される。

この通常の受像状態をＮ ｏ ｒｍａ ｌモード（以下
単にＮモードという）といい、一般的な電子選局Ｔ．
Ｖ．セットと同様１のチャンネル群の中から希望するチ
ャンネルを押して入力することによりその希望チャンネ
ルが選択され受像される。

１ＴはＮモードで、後述する時計装置（以下単に時計と
いう）の時刻と選局されたチャンネルポジション番号（
以下単にチャンネル番号あるいはチャンネルという）を
白色で画面表示したものである。

この表示はＤｉｓｐｌａｙＳＷ３により表示、消去をサ
イクリックに行うように制御される。

４はＰｒｏｇｒａｍＳＷでプログラムモードを指定する
ＳＷである。

このＳＷ４を押すとＮモードはプログラムモード（以下
単にＰモードという）に切り換わり、プログラムを受け
付ける状態に装置はセットされ、ビデオ信号を切り内部
発生の文字信号のみを表示し、プログラムの内容を画面
に表示しながらプログラムを行うことができる。

この時Ｎモードチャンネル選択の機能を有していたＳＷ
群１はプログラムのデータ入力ＳＷとしての機能に切り
換えられる。

ＳＷ群１はＮモードにおいて入出力共通（Ｉ／Ｏ共通）
となり指定されたチャンネルをフィードバックして保持
し選局しているが、Ｎモード以外ではこのフィードバッ
クループを切って入力だけを受け付けるようになってい
る。

プログラムの入力方式は円状に配置されたＳＷ群１を時
計の文字盤に対応付けて順次入力することにより行われ
る。

例えば始めに■を押すと２時のデータが入力され画面に
は「２：」のみが表示され、次に■を押すと３０分が入
力され表示は１’−２：３０Ｊとなり、３番目の入力は
指定するチ？ンネル番号を意味し例えば■を押すと８チ
ャンネルが入力され「２：３０−８Ｊと画面に表示され
１つのプログラムが完了する。

この「２：３０８」のプログラム内容は後述する時計の
時刻が２時３０分になると、後述する比較回路が動作し
その動作信号により自動的に８チャンネルを受像させる
ことを意味している。

このようにプログラム内容に従って自動的にチャンネル
が切り換わることを以下単にプログラムの実行という。

プログラムの入力は上記したように、時間、分、チャン
ネル番号の３進のサイクリック入力により行われる。

１つのプログラムが完了し、次のプログラムの指定はＳ
ｔｅｐ Ｓ Ｗ ５により画面上の書き込み位置を変
化させることにより行われる。

この書き込み位置は画面上に「一」なる記号を表示して
指定する。

第２図にプログラムされた画面の１例を示す。

本装置のプログラム数は図示したように、表示画面の範
囲を考慮しＡＤ，，ＡＤ２・・・ＡＤ６のプログラムが
可能である。

ＡＤ，、に記号「一」が表示されており、この位置にプ
ログラム入力が可能であることを示しており、第１図の
ＳＷ群１の中から■を押して−２二と表示されている。

プログラムの入力変更したい場合は、第１図のＥｒａｓ
ｅＳＷ７により一で指定されたアドレスのメモリーを一
度クリア（何の表示もなされていない状態）し、新たに
時間、分、チャンネル番号の順序で入力するか、サイク
リックな入力順序であることを利用して表示を見ながら
書き換えを行っても良い。

第２図中人Ｄ７で表したチャンネル番号のＯＦＦは第１
図１５で示したセットの電源ＯＦＦを意味するものでは
なく、単にセットがプリヒートの状態であるＯＦＦを意
味するものであり、第１図２のＯＦＦＳＷにより入力す
る。

ＡＤ１５の表示はＶＴＲ等をＯＮさせるためのタイマの
プログラムを示し、第１図Ｔ ｉｍｅｒＳ Ｗ１８をチ
ャンネル番号と同様に押して入力する。

このタイマ情報はＴ． Ｖ．のチャンネルプログラムＡ
Ｄ１，ＡＤ２・・・等とは別に取り扱い、Ｔ． Ｖセッ
ト外部のＳＷをＯＮ，ＯＦＦする情報である。

ＡＤ１６がタイマのＯＦＦ時間のプログラムの１例を示
す。

なお本装置の時間表示は１２時間表示であり、時間の午
前、午後の指定を第１図ＡＭＳＷＩ１，ＰＭＳＷＩ２に
より指定する。

Ｐモードにおけるプログラム内容の表示、および第２図
１９の時計の時刻表示等の表示は予め定められた午前午
後の色分けにより行う。

プログラムの実行は入力されたプログラムの時刻データ
と基準クロツクを計数する時計の時刻とを比較すること
により行われ、同時刻のプログラム入力例えば第２図の
ＡＤ１，ＡＤ，，ＡＤ，ｏ等がない限り、その表示位置
による実行の順序は規定されない。

なおプログラム入力の不完全なもの例えばチャンネル指
定のないプログラム等は無視され実行されない。

本装置はプログラムの画面表示されたものについて（第
２図を参照）、画面の左側ＡＤ１〜ＡＤ，にプログラム
されたもの（以下単に左プログラムという）はそのプロ
グラムの変更がないかぎり毎日実行され実行後消去され
ないが、画面の右側ＡＤ９〜ＡＤにプログラムされたも
の（以下単に右プログラムという）は実行後消去される
ものとして予め決定して回路を構威している。

複数の同時刻のプログラム入力の取り扱いは予め実行の
順序を決定することにより優先順位が定められている。

すなわち左右の同時刻プログラム入力に対して目左側の
プログラムが優先し、左側だけの同時刻プログラム入力
に対しては画面の上の位置にあるプログラムが優先し、
同様に右側だけのプログラム入力に対では画面の下の位
置にあるプログラムが優先するように決定されている。

次に時計の時刻セットはＮモードである時、第１図のＴ
ｉｍｅＳｅｔ／ＳｔａｒｔＳＷ９を押すことにより時刻
セットよりモード（以下単にＴＳモードという）に切り
換る。

ＮモードがＴＳモードに切り換わると第１図８のＴＳモ
ード（時間回路のストップ状態）を示すＬＥＤが点灯し
、同時にビデオ信号が切れて時刻すなわち第２図で１９
だけが表示された状態となる。

このＴＳモード時第１図のＳＷ群１はＰモードと同様に
時刻の入力データＳＷの機能に切り換えられ、時間、分
の順序にＳＷを押し入力することにより時刻セットが行
われ、２進のサイクリック入力により行われる。

例えばＳＷＩ １ ． １ ２により午前午後のいずれ
かを指定し、■→■と押すと「ｌ：」→「ｌ：ｌ５Ｊと
色表示されることになる。

時刻のセットが終り時計を動作させる時刻のスタートは
第１図ＳＷ９を再び押すことにより行われる。

なおこのスタート状態への移行はＴＳモードから直接に
、あるいはＴＳモードから１度Ｎモードにもどしてから
、の二通りの方法により行われる。

以上概要を説明したが、本装置に使用したＳＷは、第１
図１３のプログラム実行動作を行わせるか行わせないか
を指定するＳ ｙ ｓ ｔ ｅｍＳＷを除いて、押しボ
タン式ＳＷ構造のものを使用した。

本装置はＳＷ等の外部付属を除いて、電子回路をＣ−Ｍ
ＯＳの１チップＬＳＩで実現するものである。

それ故に素子数の減少、高集積度化、消費電力の減少等
が考慮されたシステム構成となっている。

集積度の関係からカウンター等の回路構成はダイナミッ
ク構成を主体に考え、そのクロツク系は時計回路からの
クロック系、Ｔ． Ｖ．の同期信号等のクロツク系の互
いに非同期なクロツク系二系統を使用している。

又そのＬＳＩの電源はＴＶセット電源ＯＮ時はセットの
ＡＣ電源から作成し、セット電源ＯＦＦ時はＤＣバッテ
リー電源により時計とプログラムメモリーだけはそのま
ま動作させ別の部分はトランジスタが不動作状態となる
ように構成している。

すなわち、このＯＮ，ＯＦＦにより二系統の電源を自動
的に切り換えて使用している。

以下ブロック図および具体的回路図を中心にこのシステ
ムとその動作を詳細に説明する。

以下の説明においては、第１図とＬＳＩ全体のシステム
のブロック図である第３図を中氾・に説明することとし
、その説明は負論理を主体とする。

第３図は本システムの全体の構成を示すブロック図であ
る。

同図中５８は前記した各モードの切り換え回路、また６
１はＮｏ ｒｍａ ｌフィードバック回路であり、これ
らの具体的回路を第４図に示す。

第１図のＮ ｏ ｒｍａ ｌ ＳＷ５が押されると、パ
ルス信号が発生され、Ｉ／Ｏ共通接続線２１を介してＮ
ｏｒｍａｌフィードバック回路６１に送られ、更に接続
線６０を介してモード切り換え回路５８に供給される。

このときモード切り換え回路５８のＮ出力には論理“ｌ
”■ＳＳレベル（Ｌレベル）のＮ信号が得られ、この信
号は第４図に示すように接続線５９を介してモード切り
換え回路６１のＰチャンネルトランジスタ２、７′のベ
ースにフィードバックされ、このトランジスタ２７′を
ＯＮする。

従ってＮ ｏ ｒｍａ ｌのＩ／Ｏ共通線２７は、論理
“０″ＶＤＤレベル（Ｈレベル）となりＮモードカ保持
される。

次にプログラムするために第１図Ｐｒｏｇ一ｒａｍＳＷ
４を押すと、第３図接続線２８番ご０”の信号が発生し
第４図のＰ出力に“１”なる出力が得られる。

このとき同時にＮ出力が“０”となる。

従ってトランジスタ２７′がＯＦＦＬ出力線２１は“ｌ
ｊｌとなりＮモードがＰモードに切り換わる。

Ｐモードから次のモードへの切り換わりは第１図Ｎ ｏ
ｍａ ｌ Ｓ Ｗ ５によって一旦Ｍモードに戻したの
ち行われる。

すなわち例えばＰモードからＴＳモードへの移行は１度
Ｎモードに戻され、その後ＴＳモードに移行される。

ＮモードからＴＳモードへの移行は第１図のＳＷ９を押
すことにより第３図の信号線２６を介してトリガパルス
発生回路５２により信号を供給してトリガパルスを発生
させ、接続線５７を介してモード切り換え回路５８へそ
のトリガパルスを送ることにより行われる。

第４図５７′は７−“ｌ”のときトリガパルスを入力と
し、そのパルスで動作するバイナリーのフリツプフロツ
プ回路で、出力Ｑが“１ ｙｔとなるとＴＳモードにな
りｇ４のタイミングでＮ一”“０”とする。

前記した時計の時刻セット方式によりセットが終了し、
時計を動作開始させるのは第１図９のＳＷをもう一度押
してトリガパルスを発生させフリツプフロツプを再び反
転させて行われ、この時ＴＳ一“ｌ”となり時計回路は
スタートする。

このスタートへの切り換えは第４図より明らかなように
、ＴＳモードから直接に、あるいは一度Ｎモードに切り
換えて、受像中の画面に映像信号から表示された時刻を
見それに合わせてスタート動作ができるような構成とな
っている。

第４図中のｇ１ｐ ｇ２の信号は第３図のクロツクタイ
ミング発生回路４５から互いに位相の異なる適当な信号
を取り出して使用しており、上記モード切り換えを確実
に動作させるためのタイミング信号である。

第３図１６３はＴＳモード時“０”となる信号で、この
信号により第１図のＬＥＤ８を点灯し、時計が動作を止
めていることを知らせるものである。

時計がスタートすると第３図の信号１６３は“１”とな
り、ＬＥＤは消えて時計が動作をしていることを示して
いる。

第４図中ＩｎｉｌはＴ． Ｖ． セ”７ ｈ（７） Ｆ
Ｕ Ｌ Ｌ−ＯＮＳＷがＯＦＦからＯＮになる時、予
め決められた状態に回路を設定するための初期条件設定
信号である。

このＩｎｉｌ信号はＰＵＬＬ−ＯＮＳＷのＯＮ時にＡＣ
電源の立ち止りより数ｍｓｅｃ遅れて“ｌ”となる信号
である。

このＩｎｉｌによりＯＮ時にモードは自動的にＮモード
に、時計はスタート状態に設定されることになる。

なお、第４図中の破線内は第３図６１のＮモードのＩ／
Ｏ端子のフィードバック回路を示したものである。

第１図のＳＷ群１はＮモードでチャンネル選局ＳＷ，Ｐ
モードおよびＴＳモードでデータ人力ＳＷとなる。

第３図２９〜３３は前記ＳＷ群に対応したＩ／Ｏバスを
示し、第３図６２はＮモードでのＩ／Ｏ共通の各チャン
ネルのフィードバック回路である。

第５図はこのフィードバック回路６２およびラッチ回路
６６の詳細な回路図である。

フィードバック回路６２は各■／０バス２９，３３と接
地間にそれぞれ２個のＰチャンネルＦＥＴ２５０，２５
１を直列接続してなるＡＮＤ回路を有する。

この各ＡＮＤ回路の１個のＦＥＴ２５０のゲートにはモ
ード切り換え回路５８よりそれぞれＮ信号が供給され、
他の１個のＦＥＴ２５１のゲートには後述するチャンネ
ルデコーダ７２よりフィードバック信号が供給されてい
る。

すなわち各ＡＮＤ回路はＮ信号とフィードバック信号と
のＡＮＤをとる。

今Ｎモードで第１図１の■ＳＷが押され、１チャンネル
が受像されていると仮定する。

このとき第５図のラッチ回路６６のフリップフロップＲ
−８ １のＱが“ｌ”となり、Ｒ−８２，〜Ｒ−８１３
のＱ出力は全て“０”となっている。

このラッチ回路６６の出力バス６７は図示したように（
１）（２）・・・（１３，１から戒り、第３図の符号化
回路（以下単にエンコーダという）６８の入力となり４
ｂｉｔにエンコードされる。

エンコード出力が６９でありチャンネルレジスタ７０に
入力されその４ｂｉｔを保持する。

チャンネルレジスタ７０で保持された４ｂｉｔ信号７１
はチャンネル復号化回路（以下単にデコーダという）７
２に入力されデコードされる。

デコードされた出力がバス１３で、第５図に記したフィ
ードバック信号ＩＦ，２ｆ，・・・１３ｆとしてそれぞ
れのチャンネルのＡＮＤ回路にフィードバックされる。

すなわち、Ｒ−ＳｌのＱ一“ｌ”信号により、デコード
出力バス７３中で１ｆだけが“ｌ”となり、ＡＮＤ回路
が成立してそのフィードバックループが成立し１ＣＨ端
子は“０”を保持しｌチャンネルが選局されていること
になる。

次に第１図１の■が押されると、第５図Ｒ−８２がセッ
トされその出力（２）が“ｌ”となる。

この時０〕は依然として“ｌ”となっている。

前記ラッチ回路出力バス６７のラッチ出力のうち（１）
，（２Ｇ“１”となり、２つのチャンネルが押された状
態となる。

このラッチ回路出力バス６７は第３図排他的論理回路７
４の入力ともなっている。

この排他的論理回路７４は２つ以上のチャンネルが押さ
れたことを検出する回路で、ラッチ出力６１が２つ以上
“１”であれば、そのラッチ回路６６にリセット信号７
５を発生する。

このリセット信号Ｔ５によりラッチ回路６６は１度全て
リセットされた状態となり前記したように、第３図のバ
ス６７、エンコーダ６８、バス６９、チャンネルレジス
クγ０、バス７１、デコーダ７２を経て、フィードバッ
クバス７３の中の１ｆ一“０”となり前に保持されてい
た１チャンネルが切れる。

かかる動作は瞬時的なもので、通常この動作終了時依然
として第１図１の■ＳＷが押されている。

従って、このとき１度全てリセットされたラッチの出力
のうち、叫すなわちチャンネルテ゛コーダ出力バス１３
の２ｆのみが“ｌ”となり■ＳＷをはなしても依然とし
て２ＣＨのＩ／Ｏ共通線３０は“０′″となり２チャン
ネルが保持され受像される。

なおＯＦＦは、信号としては１３チャンネルとして便宜
上取り扱っており、出力バスＴ３の１３ｆがＯＦＦチャ
ンネルへのフィードバック信号となる。

このＯＦＦチャンネルがＴ． Ｖ．のプリヒート状態の
ＯＦＦを示す信号となる。

Ｎモードで選局されたチャンネルはＩ／Ｏ共通端子が“
Ｏ”となりそのチャンネルを保持しているが、このチャ
ンネル端子は信号を受けるトランジスタとチューニング
用可変抵抗器へと結合され電子チューナーを制御する。

それ故にチャンネルの選局というのは、実際はチャンネ
ルのポジションＳ−Ｗを選択することであり、そのチャ
ンネルで受像される映像は前記可変抵抗器により予めプ
リセットチューニングされたチャンネルの映像である。

第６図に第３図ノエンコータ６８、チャンネルレジスタ
７Ｑ、書き込みレジスタ８５の詳細な回路図を示す。

図中（１）（２）・・・〔ｌ３〕は第３図バス６７のラ
ッチ出力であり、ＮはＮモードを示す信号でＮモードで
“１”となる。

ＣＩ，ＥＰはプログラムの実行時にそれぞれ“０”１”
となる信号９１で、実行時以外はＣＩ−１″ＥＰ一“０
”である。

第６図中１００は後述する最み出しタイミングで送られ
たプログラムデータのうちチャンネル情報４ｂｉｔを示
す。

Ｎモード時の手動選局はエンコーダ６８の出力４ｂｉｔ
６ ９をタイミング信号図中０でスタティックレジス
タ７０ａ”７０ｄに読み込み保持し、そのレジスタの出
力４ｂｉｔバス７１をチャンネルデコーダ第３図７２で
デコードし、前記したように所定のチャンネルを保持し
選局する。

この７０ａ〜７０ｄの４ ｄｉｔの回路が第３図チャン
ネルレジスタ１０である。

なお７０ｅはＵＨＦ帯であるかＶＨＦ帯であるかを示す
ためのレジスタであり、Ｎモードの表示のためのもので
ある。

プログラムの実行による自動的チャンネル選局は前記Ｃ
Ｉ，ＥＰの信号によりプログラムのチャンネル情報第３
図１００４ｂｉｔをこのチャンネルレジスタγ０に書き
込むことにより行われる。

プログラムは後述する読み出しアドレスによって読み出
され、時計の時刻とプログラムの時刻データとが比較回
路で比較され、この一致が取れると一致パルスが発生さ
れる。

この一致パルスは比較タイミングの関係から約３０μ式
のパルスでしかないので、このパルスでチャンネル情報
をチャンネルレジスタ１０に書き込みチャンネルを切り
換えるには、チャンネル入力の時定数等の関係から不可
能である。

それ故に、この一致パルスにより、次の比較タイミング
までの約９５０μ城のパルス幅を有するＥＰと、チャン
ネルが切り換り安定するまでの十分な時間を保障する約
１５ｍｓｅｃの長さを持ったＣＩ信号を作成する。

第３図の一致パルス制御回路９０が時刻比較回路９３か
らの一致パルスによりＣＩ，ＥＰ信号を発生する回路で
ある。

今一致パルスが比較回路９３から発生すると上記の時間
で一致パルス制御回路９０よりＣＩ一〇”ＥＰ＝“ｌ９
１が発生する。

第６図に示したように、このＣＩ信号で前記したエンコ
ーダ出力バス６９のチャンネルレジスタ１０へのエンコ
ード入力を止め、ＥＰ信号のタイミングでプログラムの
チャンネル情報４ｂｉｔｌ００をこのレジスタに入力す
る。

この時チャンネルレジスタ７０はプログラムのチャンネ
ル情報を保持し、その出力バス７１がデコーダ７２に入
力され入力フィードバック回路６２のそのチャンネルに
フィードバックされ選局を保持する。

プログラム実行により選局されたチャンネルと実行する
前に選局されていたチャンネルが異なると、その前のチ
ャンネルのフィードバック信号が切れ“０″となるから
そのチャンネルのＩ／Ｏ端子はある時定数をもって“ｌ
”となりそのチャンネルかれる。

一万、プログラムの実行によりチャンネルレジスタ１０
に書き込まれたチャンネルは依然として保持されており
、ＣＩが前チャンネルが切るのに十分な時間“０”のあ
と“ｌ”となると、実行されたチャンネルがエンコード
６８からレジスク１０に再び書き込まれ、フィードバッ
クループが成立し、そのチャンネルが保持され選局され
ることになる。

今３チャンネルが受像されていたと仮定しよう。

この瞬このＮモードがプログラムをしたり、時刻セット
をするためにＰモードあるいはＴＳモードに切り換わる
と、後述するように第３図人カフィードバック回路６２
のフィードバック信号は切られ、どのチャンネルも保持
することなく■／０端子はデータを受けるだけの状態に
セットされる。

しかしチャンネルレジスタ７０は依然としてＮモード時
の３チャンネルを記憶保持してあり、チャンネルデコー
ダ７２の出力７３は３ｆだけが“ｌ”となっている。

再びＰモードあるいはＴＳモードからＮモードに切り換
ると、チャンネルレジスタ７０に記憶されていた３チャ
ンネルが受像されることになる。

次にＰモードやＴＳモードにおけるデータの書き込みは
前記したようにＰｒｏｇｒａｍ ＳＷ４やＴｉｍｅＳｅ
ｔ／ＳｔａｒｔＳＷ９を押し第１図１のＳＷ群をデータ
の入力ＳＷとして使用することにより行われる。

ＰモードやＴＳモードが選択されたとき第５図のＮ信号
は“０”となるため、各チャンネルのＮ■回路は必然的
にすべて不成立となり、フィードバックループ（■／０
共通状態）が切られる。

このため選局動作は行われず、プログラムや時刻セット
等入力データを受ける状態に回路がセットされる。

今第１図１のＳＷ群の中から例えば■を押し入力すると
、入力信号はフィードバックの切れた入力フィードバッ
ク回路６２を経て入カバス６３からトリガパルスを発生
する回路６４およびラッチ回路６６に入力される。

トリガパルス発生回路６４は入力バス６３のＯＲ回路と
チャタリング防止およびトリガパルス発生回路等から構
成されている。

２つ以上の入力ＳＷが同時に押れたとみなされる場合は
、Ｎモードの動作と同様に排他的論理回路Ｔ４の出力７
５によりトリガパルス発生回路６４ラ゛ンチ回路６６を
リセットし、トリガパルス発生器６４のトリガパルス発
生を止めることから、データの入力が無いものとみなし
データは書き込まれないように制御される。

Ｐモード時のデータ書き込みの主なタイムチャートを第
７図に示すが、各々タイミングは基本クロツクφ１，ψ
２に同期した信号として動作する。

この第１図に示した第１領域がプログラム内容の時間デ
ータを書き込む領域である。

今第１図１のＳＷ■が押されたとすると、前記トリガパ
ルス発生器６４のＯＲ回路に第７回６４′に示す出力が
発生し、トリガパルス発生器６４には第１図６５に示す
ようなトリガパルスが出力される。

このトリガパルス６５は第３図のタイミングパルス発生
器８２に供給される。

タイミングパルス発生器８２はこのトリガパルス６５お
よびジットパルス発生器８９のメモリータイミング発生
器から同期パルス１６６を得て書き込みのタイミングパ
ルス８３，１６２およびＳｅｔｌパルス８４を発生する
。

Ｓｅｔパルス１８４は書き込みエンコーダ６８の出力６
９と共に書き込みレジスタ８５に入力される。

書き込みエンコーダ６８の４ｂｉｔ出力は高位ビットか
ら順に“０００１”となっている。

第６図に示したようニ４ｂｉｔのデータはこのＳｅｔｌ
パルスタイミングで、書き込みレジスタ８５ａ，８５ｂ
，８５ｃ，８５ｄに書き込まれる。

８５ｅのレジスクには時間情報の場合ＡＭ／ＰＭの情報
が第３図のフリツプフロツプ回路４６から出力線４１を
通して書き込まれる。

全体として５ ｂｉｔの時間情報はタイミングパルス発
生回路８２で発生された書き込みタイミングパルスＷＰ
８３の所定の読み出しタイミングでシリアルテ゛−クと
して出力線８６に出力され、第３図のデータ書き込み回
路８Ｔへ入力される。

書き込みレジスタ８５からのデータを書き込み回路８７
に書き込むタイミングが第６図中のＴｉｍｉｎｇ Ｐｕ
ｌｓｅであり、後述するデジットパルスにより指定され
る。

第１図に示す書き込みパルスＷＰ８４の“ｌ”期間で書
き込みレジスク８５からの時間情報の読み出しが完了す
ると第１図１６２に示したパルスが第３図の３進カウン
タ７６に発生され、３進カウンター７６の状態が第７図
７１に示したように時間書き込み状態Ｔから分書き込み
状態Ｍ″ｌ ｙｔに切り換えられる。

そしてＳｅｔｌパルス８４のタイミングで次に分情報が
エンコーダ６８から書き込みレジスタ８５に書き込まれ
、ＷＰ ８ ４のタイミングでデータ書き込み回路８７
にシリアルに読み出される。

更にこのとき３進カウンター７６はチャンネル書き込み
状態ＣＨ″ｉ ｎに切り換えられ、同様にしてエンコー
ダ６８からのチャンネル情報が書き込みレジスタ８５を
介してデータ書き込み回路８ｌに読み出される。

データ書き込み回路８７に読み出されたデータは第３図
の書き込み、読み出しＲＯＭ１６９により、プログラム
メモリ１７１に書き込まれる。

その動作については後述するが、プログラムメモリ１１
１に時間データが書き込まれ、カウンタ７６がＭ一“ｌ
”に設定された時、時間が書き込まれたプログラムメモ
リーの内容がＴＶ画面上で色表示で「ｌ：」と表示され
る。

尚第６図では省略したが時間の１２時はＯ時と表示する
ため、第１図１の■が押されると、時間、分情報であれ
ば図中８５ａ ，ａｓｂの高位２ビットを“ＯＯ”とし
、実質的に“ｏｏｏｏ”に変換してデータを入力する。

また第Ｔ図第２領域で分情報が書き込みパルスＷＰ期間
で書き込みレジスタ８５からシリアルに読み出され、分
データのプログラムメモリ１７１への書き込みが完了す
ると、第３領域になりチャンネル情報を受け付ける状態
となるがこのとき表示は「１：１０Ｊとなる。

更にチャンネル情報がプログラムメモリ１７１に書き込
まれると「ｔ：１０−３Ｊと表示される。

このときカウンタは第１の領域に移行することになり、
この３進Ｔ．Ｍ．ＣＨ状態が入力数に対応してサイクリ
ックに変化し、データを次々に入力することになる。

前述のように第１図１のＳＷ群は時計の文字盤に対応し
ており、分情報入力は５分単位で行われる。

この分の情報入力についてみると、例えばＳＷ■の入カ
データはエンコーダでエンコードされ４ｂｉｔに変換さ
れると、高位ビットから順に“０１０１”となる。

この４ｂｉｔを３ｂｉｔとｌｂｉ ｔに分離し、“０１
０”，“ｌ”と考え最低位１ｂｉｔを５分単位のＯ分、
５分に対応させる。

このｌｂｉ ｔが“ｌ”の時５分“０″のときＯ分とみ
なすと、前３ ｂｉｔは分のｉｏ位の情報“０１０”−
２を示し、結果的に■の入力は２と５に分離され表示は
２５として分を表す。

同様に■ＳＷ入力を例にとると、８＝“ｉｏｏｏ”で“
１００”，“０”と考え４０分として取り扱える。

このように２桁の分情報を単に４ｂｉｔで別の何の変換
も必要なく入力が可能である。

チャンネル入力データは４ｂｉｔであるが、前記時間入
力時のＡＭ／ＰＭと同様に、ＵＨＦ帯かＶＨＦ帝かを示
す信号を電子チューナーから得、第３図３４として入力
し前記チャンネル情報４ｂｉｔにｌｂｉｔを加え５ｂｉ
ｔとして取り扱う。

そのチャンネルの表示はＶＨＦ帯ではｒ−３Ｊ ，ｒｌ
２Ｊのように表示さｔ１，，ＵＨＦ帯のチャンネルで
はｒＵ５ｊ，ｒＵ１１Ｊと表示される。

この付加されたｌｂｉｔは第６図に示した信号をＳｅｔ
ｌのタイミングで書き込みレジスタ８５ｅに書き込まれ
る。

書き込みレジスタ８５からの読み出しは各情報のデジッ
トに対応して読み出され、そのレジスタのｉｂ百目から
シリアルに第３図８６として出力されることになる。

このレジスタ８５はパラレルイン，パラレル、シリアル
アウトのレジスタであり、具体的な１ビットのＲＯＭ回
路構成を第８図ａに示す。

なおこれらＲＯＭ回路は同図ｂの論理回路と等価である
。

このレジスタのパラレル出力１１５はＰモードでは使用
しないで、時計の時刻セット用データである。

前記詳細に説明したように、この書き込みレジスタ８５
は基本的にはエンコーダ出力を入力とする４ｂｉｔで構
成されており、この４ｂｉｔに付加されたこのエンコー
ダ回路を使用しないデータは前４ｂｉｔの後に別のピッ
トレジスタを設けている。

本装置のＡＭ／ＰＭデータ、Ｕ／Ｖデータがそれにあた
り、その情報が存在するものについては、４ｂｉｔ＋ｌ
ｂｉｔ構成となし、５ｂｉｔを１つの情報データ、１デ
ジットとして取り扱い得る。

後述するがプログラムメモリーの書き込みは、それ故に
、時間、チャンネルは１デジット５ｂｉｔとして取り扱
っている。

当然付加ビットを必要としない分情報については４ｂｉ
ｔを１デジットとして取り扱う。

この方式は、所定の読み出しタイミングで４ ｂｉｔの
最初のビットから必ず読み出せる為に回路的に有効な手
段である。

第９図に本装置の１プログラムメモリーのｂｉｔ構成と
データに対応したデジット構成を示す。

第１０図に第３図のデジットパルス発生器８９を示す。

このデジットパルス発生器８９がプログラムメモリー１
５ ｂｉｔのタイミングパルスを発生している。

第１１図に第１０図のデジットパルスＤ，ｊＤ， ，
Ｄ３， Ｄ，の波形を示す。

第９図のｂｉｔ構成は前記した書き込みレジスタ８５の
方式から決定されている。

この図でタイマ１ ｂｉｔは前記した第１図ＳＷ１８に
より入力されるもので、タイマ出力をＯＮ，ＯＦＦする
信号の入力である。

第２図のＡＤ，，のプログラムにおいて、実行時チャン
ネル情報は無視されタイマ出力をＯＮＬＡＤ，，のプロ
グラムではタイマ出力をＯＦＦさせることを意味してい
る。

第６図に示した書き込みレジスタ８５の読み出しパルス
、図中Ｔ ｉｍｉｎｇ Ｐｕｌｓｅは、第１１図、およ
び第７図から容易に理解されるように、Ｔ・Ｄ１＋Ｍ−
Ｄ２＋ＣＨ−Ｄ３となっている。

前記した第３図のエンコータ６８、チャンネルレジスタ
７０、モード切り換え回路５８等は、実際のＬＳＩにお
いてはできる限りのＲＯＭ構成、５クロツク同期ゲート
により達成されており、集積度を向上させている。

第１２図に第３図データ書き込み回路８７の具体的な回
路を示す。

各入力は前第６図、第７図、第１１図に示したタイミン
グ信号と、データ入力を表す。

図中Ｅ入力は第１図のＥｒａｓｅ Ｓ Ｗ ７により入
力され第３図のチヤクリング防止回路５０から出力され
るプログラムメモリーの消去信号である。

この消去信号は「一」で指定されたアドレスのプログラ
ムメモリーをオールクリアするもので、実質的に１ ５
ｂｉｔメモリーに“ｌ”を書き込む信号で、表示は消
去されそこの位置には何の表示もなされない状態となる
。

この実質的に“ｌ”を書き込むという意味は後述する第
１３図の１７３信号で見た場合であり、例えば、数値０
．７を４ｂｉｔで“００００”，”０１１１”と表した
場合に，これがクリアされ“ｌ”が書き込まれたときは
“１１１１・・・ｌ”となった状態を意味する。

すなわち消去されると第１３図に示したようにメモ’Ｊ
−１ ５ ｂｉｔはオール“０”で循環しているが実際
データとして読み出され取り扱われる信号は１７３でオ
ール“ｌ”となっている。

第１２図中の８６は第６図に示したＴ ｉｍｉｎｇ Ｐ
ｕｌｓｅによってレジスタから読み出されたシリアルデ
ータ入力を示す（第６図参照）。

第１２図出力α，γは第３図のデータ書き込み回路８１
の出力信号８８で、プログラ仝メモＩＪ−１７１に同期
して所定のデータを書き込む書き込みデータ信号である
。

前述のように書き込みレジスタ８５からのデーク８６は
第７図に示す信号９Ｔの時間書き込み状態Ｔ、分書き込
み状態Ｍ・チャンネル書き込み状態ＣＨの各々の期間（
“ｌ”）に第１１図に示すデジットパルスＤ１〜Ｄ４お
よび書き込みパルスＷＰが供給され、これらのパルスの
タイミングで書き込み回路８１に書き込まれる。

すなわち先ず最初に時間書き込み状態Ｔ一“ｌ”におい
てデジットパルスＤ１が供給されると、第１２図に示す
書き込み回路りアンドゲート８７１が成立し、このとき
ＡＭ／ＰＭ１ｂｉｔが付加され全体で５ｂｉｔの時間デ
ータ８６が入力されると、この時間データ８６はアンド
ゲート８７１およびオアゲート８７２を通して出力αに
あらわれる。

この出力αは後述する書き込み、読み出しＲＯＭｉ６９
を介してプログラムメモリ１１１に供給される。

一方、このとき同様にパルスＴ，Ｄ，ＷＰを入力とする
アンドゲ゛−１−８７３が成立し、その出力はオアゲー
ト８Ｔ４インバータ８７５を通して出力γにあらわれる
。

すなわち出力γは上記５ｂｉｔの時間デ゛一夕が書き込
まれる期間Ｄ１４０″′となっている。

このγ一“Ｏ”は後述するように上記時間データαがプ
ログラムメモリ１７１に書き込まれる間メモリのデータ
の循環を止める働きをなす。

次にデジットパルスＤ２が供給されると、アンドゲー｝
８７１は不成立となるが、デジットパルスＤ２，Ｄ３お
よびＤ４を入力とするオアゲート８７６が成立し、その
出力はアンドゲ゛−１８７７、オアゲート８１２を通し
て出力αにあらわれる。

デジットパルスＤ３，Ｄ４が供給されたときも同様であ
り、従ってデジットパルスＤ２〜Ｄ４期間において出力
αは常に“ｌ”となる。

一方出力γはテ゛ジットパルスＤ２〜Ｄ４の期間アンド
’７’−１−８７３，８７８，８７９，８８０がすべて
不成立となるため“ｌ”となる。

従ってデジットパルスＤ２〜Ｄ４の期間において出力α
，γともに“ｌ”となり、この期間に後述するように時
間データ５ｂｉｔが書き込まれたプログラムメモリ１７
１の残りＩＯｂｉｔすべてに実質的に符号“１”が書き
込まれる。

このような書き込み方式は表示方式と関係しており、時
間データが書き込まれたとき分データ以降のデータをす
べて消去し表示画面上に表示されないようにする目的が
ある。

次に分書き込み状態Ｍに切り変わると、デジットパルス
Ｄ１の期間は書き込み回路のすべてのゲートは不成立と
なるため、出力α“０”，γ一“ｌ”となり、データの
書き込みは行われないが、デジツ１・パルスＤ２の期間
になると、アンドゲート８８１が成立し、このとき入力
された分データがこのアンドゲート８８１、オアゲート
８１２を通して出力αにあらわれる。

またこのときパルスＭ，Ｄ２，ＷＰを入力とするアンド
ゲ゛−｝８７９が成立しγ一“０”となる。

従って時間データの場合と同様にしてプログラムメモリ
１７１のデータの循環が止められ分データがプログラム
メモリ１７１に書き込まれる。

この書き込み６玉先にすべて“１″が書き込まれたプロ
グラムメモリの分データ対応ビットを上記分データ（α
）で書き換えることにより行われる。

その後デジットパルスＤ３，Ｄ４期間では、α一“ｌ”
，γ一“ｌ”となり、時間分データ以外のビットはすべ
て“ｌ”の状態におかれ、画面上で表示されない。

さらにチャンネル書き込み状態ＣＨにおいては、デジッ
トパルスＤ３が供給されたときに初めてアンドゲート８
８２が成立し、チャンネルデータが出力αにあらわれる
。

このときアンドゲ゛−１８７８が成立しγ一“０”なる
ので同様にしてチャンネルデータがプログラムメモリ１
７１に書き込まれる。

前記したようにこの入力方式は３進で行われるが、今、
第１図の１ＳＷ群の中から■ＳＷを３回以上連続して押
して入力すると、「ｌ：」→「ｌ二〇５」→ｒｌ：０５
−ＩＪ→「ｌ：」→・・・をくり返し表示することにな
り、それに対応してメモリーは書き込まれていることに
なる。

第１２図に示したように、時間分チャンネル情報につい
ては書き込みデータはαにより書き込まれるが、タイマ
データについてはＴｍｒ信号によりγで書き込まれる。

それ故にタイマの入力は実質的に“０”信号により入力
されている。

結果的にこの１５ｂｉｔメモリーはＷＰのタイミングに
同期しており、各デジットはＷＰに同期しており、各デ
ジットで書き込まれるデータは、所定のタイミングでメ
モリーに書き込まれる。

なおこのデータ書き込み回路８７は実際のＬＳＩ内では
集積度を向上させるためＲＯＭにより構成され実現され
る。

本装置の時計装置は、ＬＳＩ内で基本的にはカウンター
で構成された一般的な電子時計である。

第３図３５は時計の基準クロツクを発生する発振器で外
付けの水晶とで構或される。

その発振器の出力３６は複数段からなるパイナリカウン
タ３７？よりカウントされる。

第３図４０はダイナミック動作の基本クロツクφ１，φ
２を発生するクロツク発生回路である。

本装置のクロツク発生回路４０から発生するクロツクψ
１，φ２は３２ＫＨｚの周波数となっており、そのφ１
，φ２の位相関係は第１１図に示した。

第３図カウンク３１の出力３８はバイナリーカウンター
４１に入力され、さらにカウントダウンされる。

カウンタ４１の出力４２は、時間分等を計時する時間、
分カウンタ回路４３に供給される。

第３図１５８は時刻ストア回路であり、時間、分力ウン
ク回路４３の出力である時刻データ１７６を出力線１２
４を通して供給される時刻読み出しパルスのタイミング
で読み込み一時記憶し、バス１５９に出力する。

このバス１５９に出力された時刻データは、プログラム
の時刻Ｔ一夕との比較および表示に使用される。

第３図のクロツクタイミング発生回路４５は前記したｇ
ｙ ｇ２等の必要なタイミングパルスを発生する回路で
時間、分カウンク回路４３の出力バス４４を入力として
いる。

時間の時刻セットはＴＳモードで行われ、第１図のＳＷ
群１は時刻のデータ人力ＳＷに切り換わる。

ＴＳモードにおいてカウンタ７６を２進カウンタとなし
、前記データ入力ＳＷ群を時計の文字盤とみなし時間分
と２回の人力によりサイクリックにデータを入力する。

時刻セット時のデータの流れはプログラム入力方式で前
述した時間、分情報の入力の場合と同様であるが、第６
図の書き込みレジスタのパラレル出力１７５のデータが
時間、分力ウンタ回路４３に入力される。

一方第７図のＴ．Ｍ−のサイクリックな信号（この場合
ＣＨはない）が第３図１７としてこのカウンタ回路４３
に入力される。

時間、分カウンタ回路４３ではＴ−Ｍの状態によりデー
タ１１５をプリセツタブルカウンタに入力し、デ゛ータ
の入力が終了し時計スタート状態になると計時を開始す
る。

実際はまず第１図９８Ｗを押してＴＳモードにし、（こ
の時８）のＬＥＤが点灯しＴＳモードであることがわか
る）ビデオ信号を切りＴ．Ｖ画面にその時計時していた
時刻だけが表示され、時計回路の計時をストップする。

第１図１１．１２のＳＷにより午前午後いずれかを選択
し、希望の時刻を入力する。

今第１図１の■ＳＷを押して時間を入力すると、前に指
定した午前、午後の色で「ｌ：」と表示され時間が入力
されたことを示す。

次にＳＷ■を押して分を入力すると、Ｊ１：ｌＯＪと表
示され時刻セットが完了する。

今、前記１：１０の入力が誤入力であり、２：１５に時
刻セットしたい場合は、さらに第１図１のＳＷ■，ＳＷ
■と押して入力することにより行われる。

スタート状態に切り換えるのは第１図のＳＷ９を再び押
すことにより行われるが、１度第１図ＳＷ５によりＮモ
ードにもどして（この時依然として第１図ＬＥＤ８は点
灯しておりＴＳモード（時計回路がストップしている）
であることを示している）、映像内に送信側より伝送さ
れた時刻が存在すればその時刻と本装置のセットされた
時刻を画面で見比べながら両者が一致する瞬間にＳＷ９
を押してスタート状態にすることもできる。

なおこの時計はＤＣバッテリー電源を有しているので前
記したようにＴ．Ｖ．セット電源ＯＦＦ時も動作してお
り、基準クロツクが安定していると、時刻のセットは頻
繁に行う必要はなく、±３０秒以内の誤差は第１図Ｓｅ
ｃｏｎｄ Ａｄｊｕｓｔ ＳＷ１ ０を押すことによ
り、３０秒以下の遅れに対しては分の桁上げを行うと共
に秒以下をＯとし、３０秒未満の進みに対しては分の桁
上げなしに秒以下を０とすることにより行われる。

例えば本装置の時刻表示を映像内に表示された時刻と比
較して、本装置の表示が若干（数秒）異なっていたら、
映像内に表示された時刻が変化する瞬間にＳｃｃｏｎｄ
Ａｄｊｕｓｔ ＳＷを押すと、本装置は自動的に修正
されることになる。

第３図１１９信号によりこの秒修正が行われる。

書き込み読み出しのアドレスに従った本装置の１６プロ
グラムメモリーの書き込み読み出しおよびプログラム実
行時のプログラムの消去方式について説明する。

この読み出しおよび消去はＴ．Ｖ．画面の位置に対応し
たアドレスによって行われるのでタイミング等は後に詳
細に説明する。

第１３図に各アドレスに従ったデータの書き込み読み出
しＲＯＭ（第３図１６９）とプログラムメモリ（第３図
１７１）の部分を示す。

使用したＲＯＭの基本回路は第８図に示したものである
。

この図中、ＲＯＭの内容はゲート回路の内容と等価であ
るのはいうまでもない。

第１３図に示すようにプログラムンモリ１７１は１６個
の記憶部（シフトレジスタ）１７１ａ・−・１７１ｄ・
・・を有し、そのうち８個の記憶部１７１ａ，１７ｌｂ
，・・・は第２図？示したテレビジョン画面の左側ＡＤ
１〜ＡＤ８に対応し、残り８個の記憶部１γＩｃ，１７
１ｄ・・・は画面の右側ＡＤ，〜ＡＤ１６に対応する。

従って画面右側ＡＤ９〜ＡＤ６に対応する記憶部１γ１
ｃ，１７１ｄ・・・に記憶されたプログラムデータはプ
ロクラム実行後自動的に消去され、画面左１１１ＡＤ１
〜ＡＤ８に対応する記憶部１７１ａ，１７１ｂ・・・に
記憶されたプログラムデータはプロクラム実行後も消去
されないでそのまま残される。

■プログラム１５ｂｉｔのメモリはダイナミックシフト
レジスタで構成されクロツクφ１，φ２のタイミングで
動作し、データは第１３図１γ２ａを通り循環している
。

第３図で循環ループを示したが１７２であり、第１３図
においては１７２ａ，１７２ｂ，１７２ｃ・・・である
。

データの循環およびプログラムメモリ１７１へのデータ
の書き込み、読み出し、消去は前記したα，γ、書き込
みアドレスバス７９、読み出し、消去を指定するアドレ
スバス１２９、消去パルスＥＰ２９２，ＥＰ２を制御す
るパルスＢ。

１２８、読み出しパルスＲｐｌ６８，ｉｎｉｔｉａｌｚ
ｅ ２、メモリーの循環データ（例えば１７２ａ）を入
力信号とするデータの書き込み出しＲＯＭ１６９により
行かれる。

このＲ Ｏ Ｍｉ６９は複数のＲＯＭゲ゛一トからなる
。

すなわち図中ＲＯＭゲート２００は記憶部１７１ａの出
力データを入力端子に帰還するゲート、ＲＯＭゲート群
２０１は記憶部１７１ａにデータを書き込むよう指定す
る書き込みアドレス指定信号Ｔ９が供給される書き込み
アドレスＲＯＭゲート群、そしてＲＯＭゲート２０２は
下記込みアドレスＲＯＭゲート群２０１に書き込みアド
レス指定信号が供給されたときにデータを信号のタイミ
ングで記憶部１７１ａに書き込むゲートである。

またＲＯＭゲート２０３はデータが記憶部１１１ａに書
き込まれるときにＲＯＭゲート２００を閉じ、記憶部の
出力が帰還されないようにするゲ゛一トであり、さらに
ＲＯＭゲート群２０４は書き込みアドレスＲＯＭ２０１
にアドレス指定信号が供給されないときにＲＯＭゲート
２００を開き記憶部１１１ａの出力を入力に帰還するＲ
ＯＭゲート群である。

一方ＲＯＭゲート群２０５は記憶部１７１ａのデータを
読み出し指定する読み出しアドレス指定信号が供給され
る読み出しアドレス群、ＲＯＭゲ−１２０６は読み出し
アドレスＲＯＭゲート群２０５と直列に接続されＲｐ信
号が供給されるゲート、そしてＲＯＭゲート２０７は読
み出しアドレスＲＯＭゲート群２０５に読み出しアドレ
ス指定信号が、またＲＯＭゲート２０６にＲｐ信号がそ
れぞれ供給されたときに記憶部１７１ａの出力データを
読み出し線１７５に読み出すゲートである。

上記のＲＯＭ構成は他の記憶部１７１ｂ・・・１７１ｃ
，１７１ｄ・・・に対しても同様に設けられている。

また記憶部１７１ｃ，１７１ｄ・・・についてはその他
にプログラム実行後プログラムデータを消去するための
ＲＯＭゲート群２０８がそれぞれ設けられている。

この消去ＲＯＭゲート群２０８は消去パルスＥＰ２，制
御パルスＢ。

が供給されたときに記憶部１７１ｃ，１７１ｄ・・・に
記憶されていたプログラムデータを消去する。

一方、ｉｎｉｔｉａｌｉｚｅ２はＤＣ電源投入時この１
５ｂｉｔメモリーをクリアするに十分な間“ｌ”となり
その後“Ｏ”となる初期設定信号である。

このｉｎｉｔｉａｌ ｉｚｅ ２でＤＣ電源投入時ｌ６
プログラム全てをオールクリア１７３の出力信号でオー
ル“ｌ”の状態にセットする。

この時メモリデータの表示は何もなされない状態となる
。

書き込み指定は第１図のＳｔｃｐＳＷ５により第３図の
アドレスカウンタ７に人力し、その出力バスＴ９の４ｂ
ｉｔを決める。

画面表示では「一」の位置を変化させることにあたる。

この４ｂｉｔアドレスが第１３図の７９であり、この４
ｂｉｔで指定されたアドレスにα，γでデータを書き込
み、１７１ａ，１７１ｂ，１７１ｃ，１７１ｄで代表さ
れるメモリに記憶されることになる。

α，γによる書き込みは前に若干述べたが、まず時間の
データが入力されるとαが前記した所定のタイミングで
出力され、書き込みアドレス７９とＡＮＤがとられ、結
果的にそのＮＡＮＤ出力でメモリーに入力される。

時間データ書き込みの間Ｄ１ｊγは“０”であり、例え
ばアドレス信号Ｔ９によりメモリ１７１ａが選択されて
いれば、ＲＯＭゲート２０３により循環データ１７２ａ
が止められ時間データがＲＯＭゲート２０２を介してメ
モ’） １ ７ ａに書き込まれる。

時間データが書き込まれた後、α，γは前述のように共
に“１”となる。

従って循環データ１７２ａは再び循環を開始するが、こ
のときＲＯＭゲート？０２を介してα＝“ｌ”がメモ’
Ｊ１７１ａに供給されるので、メモＪ１７１ａの分デー
タに対応するビット以降にはすべて符号“ｌ”が書き込
まれていくことになる。

分データの書き込みは、前述のようにデジットパルスＤ
２のタイミングでα一“ｌ”，ｒ“０”となるため、同
様に循環データ１７２ａが止められ分データが書き込ま
れる。

この分データにより先にメモリ１７１ａに書き込まれた
符号“ｌ”が書き換えられることになる。

同様にチャンネルデータの書き込みは、γがチャンネル
データを書き込む期間Ｄ３で“Ｏ”となりαからデータ
を書き込むことになる。

書き込みはサイクリックに行われるので、再び時間デー
タが入力されると前記の時間データ書き込みと同様の動
作をくり返すことになる。

なおタイマのデータはその所定のタイミングＤ４でγを
“０”とすることによりメモリー内に“ｌ”をき込むこ
とにより行われる。

プログラム１５ｂｉｔごとの読み出しはバス１２９によ
り出力される読み出しアドレス３ｂｉｔに従って画面表
示の左右に対応した２本の出力線１１３でシリアルに読
み出される。

そのアドレスタイミングは画面の表示位置によって決定
され、読み出しパルス発生回路１６７においてアドレス
にＦＪＭした読み出し命◆信号ＲＧ１２５から、読み出
しパルスＲｐｌ６８を作り、このＲｐｌ６８を書き込み
読み出しＲＯＭｉ６９に供給することにより１５ｂｉｔ
のテ′一夕を読み出す。

この読み出された１ ５ ｂｉｔデータが時計の時刻と
の比較に使用され、文字パターンに変換され表示される
。

このバス１２９より出力されるアドレス信号とＲＧとＴ
．Ｖの垂直同期信号Ｖ／０との関係を第１４図に示す。

この図中ＭＧは“ｌ”の区間で１６プログラムの内容を
表示する表示期間を表す信号である。

Ｂ，，Ｂ２，Ｂ３がアドレス３ビットである。

第１５図にＴ．Ｖ．クロツク系に同期したＲＧと時計の
クロック系に同期したＲｐのタイミングを示す。

ＲＰはＲＧの信号の“Ｏ″から゛１ ｐｙへの変化点を
取り出して作られた信号であり．ＲＧの変化点に対して
１回Ｒｐを発生する詳細なブロック図を第１６図に示す
。

この第１６図は第３図読み出しパルス発生回路１６７の
回路を表わす。

図中１６５Ｄ４は第１１図に示したタイミング信号で読
み出？パルスＲｐ１６８のプログラムメモリーに対する
読み出しのタイミングを与える。

第１６図で１６７ａ，１６７ｂはそれぞれ、ＲＧ信号１
２５の前記変化点を回路的に取り出し、Ｒｐを出力する
クロツク発生器とゲート回路を表わしている。

このＤ４とＲＧのタイミングはクロツクが異なり、全く
非同期と考えられる。

それ故にＲＧ信号に対して任意のタイミングにあるＤ４
の周期が１５ｂｉｔ×φ２一約４７０μＳｅｃであるか
ら、ＲＧの“１″の幅は２×Ｄ４以上必要であり実際は
９ ６ ０ １ＪＳｅｃとなっている。

当然ながら、Ｒｐの幅はプログラムメモ”）−１５ｂｉ
ｔ分の幅を有し、位相はＤ１〜Ｄ４をちょうど含むよう
なタイミングに設定されていることはいうまでもない。

第１１図にそのタイミングを示した。

第１３図に示したように、メモリーの読み出しはＢｌ
ｙ Ｂ２ ｙ Ｂ３の３ ｂｉｔアドレスと読み出しパ
ルスＲｐおよび循環信号のＡＮＤを取ることにより行わ
れる、，この読み出し方式はＲＯＭ構成で実現すること
により、各ＲＯＭ出力のワイアーＦＯＲとして信号が得
られそれぞれ左右プログラム出力が１本の配線で取り出
されることになる。

この２本の出力線が第３図の１７３で、読み出されたデ
ータはシリアルに出力され、画面の左右のプログラム出
力に対応して第３図のバツファレジスタ１７４にそのプ
ログラムの表示期間ストアされる。

第１７図にこのバツファレジスタ１１４の具体的構成を
示す。

画面左側プログラムのレジスタについてみると、左プロ
グラムデ゛一夕出力１７３左がシリアルに１ ５ ｂｉ
ｔシリアルインパラレルアウトのスタティックレジスタ
１７４ａに入力されるこのレジスタ１７４ａのパラレル
出力はタイミングパレス１７４ｅ（第２５図参照）のタ
イミングでバツファレジスタ１７４ｃに移され表示期間
ストアされる。

ここで図中に示したようにデータをシリアルにバツファ
レジスタ１７４ａに書き込むタイミングはＲｐφとなる
。

右プログラムについても全く同様な動作でバツファレジ
スタ１７４ｄにプログラムデータはストアされる。

このバツファレジスタ１ ７４ｃ ，１ ７４ｄの出力
バスが第３図９７で、その出力バスは左右プログラム区
別され９７Ｌ，９７Ｒとして第３図のチェック回路９６
に入力される。

第３図のバツファレジスタ１７４は上記した回路より構
成されたが第１４図を見る？、読み出し命令信号ＲＧと
表示区間を表す信号ＭＧのタイミングは１アドレスずれ
ている。

このことは第１７図で説明したようにバツファレジスタ
１７４ｃの出力を表示している間にバツファレジスタ１
７４ａに次の表示データを入力していることから生じた
もので、表示とプログラム読み出しの時間的関係からと
られた方式である。

すなわち読み出し番地を基準に考えると第１４図に示し
たようにアドレスをＢａ ｙ Ｂ２ ｐ Ｂとすると、
アドレス゛１１１′″で読み出されたテ゛一夕は“ｏｏ
ｏ ”アドレスで表示され、次にアドレス“１１１”で
読み出されたデータが表示されている間にアドレス“０
００”のテ゛一夕は読み出されバツファレジスタ１ ７
４ａ ，１ ７４ｂに入力される。

次の゛’ ００１ ”アドレスに移ると同時にタイミン
グパルス１７４ｅでバンファレジスク１７４ｃ，１γ４
ｄにデータを移し表示されることになる。

すなわちｌプログラムメモリデータの読み出しアドレス
と表示アドレスが１アドレスずれていることになる。

一方プログラムの書き込み位置を指定する「一」の表示
は垂直タイミング信号発生回路１２２の出力バス１２９
を通して供給される読み出しアドレス信号と書き込みア
ドレスカウンタ７８の出力バスＴ９を通して供給される
書き込みアドレス信号のアドレスが一致した時に行われ
る。

第３図８０がこの両者の比較を取るアドレス比較器であ
る。

第１８図にこの比較アドレスの対応を示す。

この図で２０ ， ２１ ， ２２ ． ２３はそれぞ
れ第３図書き込みアドレスカウンタ７８ひ各カウンター
の出力バス７９を示す。

一方の入力はＢ１， Ｂ２， Ｂ３の読み出しアドレス
３ｂｉｔ？Ｃ、画面の左右を示す第２１図に記す信号Ｒ
ＨをｌｂＩｔ＋ｌＩ′加する。

このＲＨは１水平走査期間で画面左側で“Ｏ ｎ、画面
右側で“１′″となる信号である。

第３図、第１８図の８１がアドレス一致信号である。

この一致信号により「一」を表示するので、第１図６の
ＳｔｅｐＳＷにより順次書き込みアドレスを変化させて
ゆくと、「一」の表示位置はそのアドレスに対応して、
第２図に示したＡＤ１〜ＡＤ，，Ａ ＤＩ ６ −Ａ
Ｄ１６ ｔ Ａ Ｄ１〜と順次動いてゆくことがわかる
。

「一」を表示する一致信号は両アドレスの一致により得
られ、しかも前記したように読み出しアドレスと表示ア
ドレスは１アドレスずれている。

書き込みアドレスカウンタの出力バス７９のうち２３に
相当するｌｂｉｔは単に水平周期における画面中央より
右の部分に相当するＲＨに対するｂｉｔと考え“０″の
時左プログラムを示し、“１″の時右プログラムを示し
ているので画面位置の指定は２°，２１，２２の３ ｂ
ｉｔでよく読み出しアドレス“ｏ ｏ ｏ ”に対して
そのプログラムメモリーの書き込みアドレスは“ｏ ｏ
ｉ ”となる。

すなわち、読み出しをアドレス“ｏ ｏ ｏ ”で行う
とその読み出されたプログラムはアドレス“’ ０ ０
１ ”で表示されることになり、このプログラムの書
き込み指定アドレスが“００１″′であるために読み出
しアドレス“ＯＯ１”の場所に「一」が表示されること
になる。

同様に読み出しアドレスを基準に考えるとプログラム実
行時の消去アドレスについても同様のことがいえる。

本装置において、プログラムの実行後消去されるプログ
ラムは右プログラムだけであるから第１３図１７１０の
プログラムメモリーについてみると、アドレス“Ｏ”０
″で読み出され、“００１”でそのプログラムの時刻デ
ータと時計の時刻データは第３図比較回路９３において
比較され一致すると一致パルスが第３図の出力線９４を
通して一致パルス制御回路９０に出力され、この制御回
路９０からは出力線９２を通して消去パルスＥｌ）２が
出力される。

この比較のタイミングはこの一致パルスと共に後述する
が、アドレスが“００１”になって９０μＳｅｃ程度後
に発生してＥｐ２を出力する。

それ故に、“ｏ ｏ ｏ ”に読み出されたプログラム
の実行後の消去はアドレス“００１”で行う。

すなわち、前記した読み出しアドレスと書き込みアドレ
スとの関係と同様読み出しアドレスと消去アドレスとは
１アドレスずれていることがわかる。

第１３図のＲＯＭにおいて、消去を行うＲＯＭの直列に
入力されているＢ。

信号第３図１２８は時刻比較のタイミングを左右プログ
ラムに対して与えるもので、Ｂｏ＝“０”の時左プログ
ラムの時刻比較、Ｂ．−６“１″の時右プログラムの時
刻比較を行う。

なおＢ。の詳細については後述する。第３図１７４が前
記第１７図で説明したバツファレジスタでその出力バス
が第３図９７である。

このプログラムの左右の出力バスはＰモードでその表示
に使用され、Ｎモードにおいては時刻比較に使用される
。

またチェック回路９６は表示および時刻の比較のタイミ
ングによるデータの切り換？回路と、データチェック回
路から構成される。

第１９図にこの切り換えチェック回路の主要タイミング
信号を示す。

第２０図に切り換えられるデータ信号の流れとチェック
回路構成を示す。

第２０図で記したＳは１文字を表示するものに要する水
平方向パルスＳ， ｔ Ｓ２，・・・ｓ，９ ｓｉｏの
キャラクタ表示タイミング信号でこのＳ信号と水平同期
信号Ｈのタイミングチャートを示したのが第２１図であ
る。

ＬＨ，ＲＨの信号はそれぞれ水平方向の左半面、右半面
時に“１”となる左右を決定する表示タイミング信号で
ある。

第２２図に表示キャラクタに対するＳのタイミングとＬ
Ｈ，ＲＨの対応関係を示す。

この図より明らかに８１〜ＳＩＯは画面左右にそれぞれ
１０文字ずつ表示可能なタイミングパルスを与える。

第１９図に垂直同期信号■／０に対して垂直方向の垂直
方向の表示タイミングを示したが、図中ＴＯＧは時計の
時刻、チャンネル番号の表示区間を示すタイミング信号
であり、Ｂｏは後述する時刻比較、および一致した場合
のチャンネルレジスタの入力データの制御、プログラム
消去信号Ｅｐ２を制御する信号でＭＧの立ち上りで変化
するカウンタの出力である。

第２０図は説明のための信号の流れを示したが、第２０
図９７Ｌ，９７Ｒは前記第１１図に示したバツファレジ
スタの左右プログラムのデータ出力バスであり、表示の
左右を決定する信号ＭＧＡＮＤＬＨ（ＭＧ−ＬＨ）信号
とＭＧＡＮＤＲＨ（ＭＧ−ＲＨ）の信号でそれぞれ図示
したようにＡＮＤが取られ、その出力は各ビットごとに
ＯＲが取られ、第２１図、第２２図に示した表示タイミ
ングに従ってＳでＡＮＤがとられる。

各データは上記したように所定のタイミングで切り換え
られチェック回路に入力されることになる。

一方、時刻チャンネルの表示はＴＣＧの期間で右側に表
示されるので、そのテ゛一夕である第３図のチャンネル
レジスタ出力バス１５７、時刻データバス１５９はＴＣ
ＧとＲＨとでＡＮＤを取り、その出力データは表示に従
ったＳタイミングで各キャラクタ毎に表示の順序に出力
されチェック回路に入力される。

時刻のＡＭ／ＰＭの信号はデコードされ第３図１６０と
して出力される。

チェック回路は所定のＳのタイミングで入力されたデー
タをＯＦＦ，Ｕ，Ｔ，一等の記号表示するものと、デコ
ーダへの数値データを出力するものと、所定のデータｂ
ｉｔを所定のクイミングでチェックし画面に表示したい
ものであれば画面における表示制御を指定する信号を出
力するものとに選別するものである。

このチェック回路は１種のデコーダ回路であり、記号出
力を第３図のバス１１１へ、数値データを第３図のバス
９９へ、表示制御指定する信号を第３図のバス９８に出
力する。

例えばこのチェック回路の一部は、プログラムデータの
１分の位の情報１ ｂｉｔが“０″であるか“１′″で
あるかを８６タイミングで調べ“Ｏ ｎであればＯを、
“ｌ”であれば５を表示するようバス１１１に数値では
なく記号として出力させる。

あるいはタイマ入力が存在するか否かをＳｔＯタイミン
グで調べ存在すればＴを表示するようバス１１１に出力
させる。

前記ＡＭ／ＰＭ出力信号１６０は後述する出力制御回路
第３図１１０へ入力され、この出力部において表示キャ
ラクタを色表示するために使用される。

第３図１０２はチェック出力バス９８を人力とする表示
を阻止するＳ ｔｏｐ ２信号を発生するＳ ｔｏｐ回
路であり、第２３図に詳細な回路を示す。

この出力制御Ｓｔｏｐ回路の回路構成は前述したプログ
ラムの入力方式と関係し、あらかじめ表示消去のデータ
は何であるかを決定しておくことにより実現される。

すなわち、プログラムの入力データが、時間情報につい
ては１２以上の数値入力は無いこと、分の１０位情報は
６以上の入力は無いこと、チャンネル番号情報について
は１４以上の入力が無いことに着目し消去データは入力
されている。

Ｓｔｏｐ回路では上記の条件を調べることによって、Ｓ
ｔｏｐ２出力を出力するか否かを決定するものである。

この第２３図で、信号９８ａはプログラムデータの時間
４ ｂｉｔが“’ １ １ ０ ０ ”以上すなわち数
値１２以上が入力されていれば“１″となる信号であり
、９８ｂは１０分の位３ｂｉｔが“１１０”以上すなわ
ち数値６以上が入力されていれば“１”となる信号であ
り、９８ｃはチャンネル番号情報４ ｂｉｔが“１ １
１ ０ ”以上すなわち数値１４以上が入力されてい
れば“ｌ”となる信号である。

各９８ａ，９８ｂ，９８ｃ入力はそれぞれＳ２＋８５＋
８７と図示したようにＡＮＤゲ’−１−２３１，ＯＲゲ
ート２，．３ ２ ， Ｉｎｖｅｒｔｅｒ ２ ３ ３
を過てＲ−Ｓフリツプフロツプ２３４のセット入力とな
る。

リセットはＳ０であり、セット入力によりＳ ｔｏｐ２
第３図１０３が出力される。

プログラムテ゛一夕の入力方式で述べたように、プログ
ラムの消去（表示をしない）データは実質的にオール“
１ ｔｙを書き込んだが、このオール“１″のデータの
うちｓ２のタイミングで時間データ４ ｂｉｔのうち高
位の２ｂｉ ｔを調べ“１１”となっていたら１２以上
のデータであるから第２３図９８ａが゛１”となりＳ２
タイミングでＳ ｔｏｐ２を出力し、すなわち表示を行
いないように表示出力ゲートする。

時間データの書き込みは分以下を“１ ｊｌとして書き
込んだが、この１０分情報の所定のｂｉｔを８５で調べ
前記したように９８ｂに“ｌ”が出力されるからこのＳ
５タイミングでＳ ｔｏｐ２を出力する。

このプログラムの表示は時間データだけが表示され、以
下は消去されて例も表示されない。

次に分の情報が入力されると同様に８７タイミングでＳ
ｔｏｐ２が出力されチャンネル表示がされない。

このように各情報のデジットのうち高位ｂｉｔの符号を
検出するだけで画面における表示を制御でき、すべての
ｂｉｔについて調べる必要がなく、更に１行すべての非
表示を１ ５ ｂｉｔのうち２ ｂｉｔのみの検出によ
り実現でき回路的に非常に簡単である。

この方式によれば画面における表示、非表示を指定する
ｂｉｔを別に付加する必要もなく、特にＬＳＩ化に際し
ては回路規模縮小の点で非常に有利である。

上記したようにプログラムの入力方式と表示を対応付け
て表示することにより、プログラムは画面を見ながら、
次に何の情報を入力すればよいかが一目で理解できるこ
とになる。

さらに前記９８ｃの信号はまた、ＴＳモード、Ｐモード
においてはチャンネル番号を表示しないのでこのモード
のＴＣＧのタイミングで“１″となる信号でもある。

第３図９３は時刻比較を行う比較器である。

第３図１０１がこの比較のプログラムデータの時間、分
チャンネル情報で左右のプログラムに対して前記第２０
図の１０１信号として第３図の比較回路９３に入力され
る。

この比較回路のもう一方の入力は時計の時間、分情報１
５９である。

比較回路９３の他の入力信号は両情報の比較タイミング
の信号である。

比較回路の構成を第２４図に示す。

第３図、第２４図９４は比較回路の出力で、比較タイミ
ング信号、９３ａで一致が成立すると一致パルスを出力
する。

また図示したように比較データはＢ。

によりゲートされＢ，。＝“０′″のとき左プログラム
の比較を、Ｂｏ一“１′め時右プログラムの比較を行う
。

第２４図中の９７Ｌは、第２０図に示した１０１信号バ
スのうち左プログラムの時間、分情報を示し、９７Ｌ１
まその左プログラムのチャンネル情報を示す。

同様に右プログラムの時間、分情報を９７Ｒ′で示し、
チャンネル情報を９７′で示す。

第２４図に示したごとく、９７Ｌ’，９７ｍま９７Ｌ′
，９７Ｒ′に対応してＢ。

で制御され、チャンネルデークバス１００として出力さ
れる。

このチャンネルデークバス１００は一致パルス９４によ
りこのチャンネル情報をチャンネルレジスタ７０に書き
込むためのデータバスである。

第３図一致パルス制御回路９０は一致パルス９４により
プログラム実行時の消去信号ＥＰ２９２を発生し、Ｂｏ
信号１２８により左右プログラムの実行の優先順位を決
定する。

第２４図に示したタイミング信号９３ａの位相を、ＭＧ
および前第１７図に示したタイミングパルス１７４ｅに
対して示したのが第２６図で、タイミング信号９３ｂ，
９３ｃがその左右プログラムの比較タイミングを与える
ものである。

このタイミング信号９３ｂ，９３ｃから成っているタイ
ミング信号９３ａの“１″の幅はＬＨおよびＲＨとなっ
ており約３０μＳｅｃである。

実際の比較タイミング信号９３ａは次の論理から成って
いる。

Ｎ・ω・ＭＧ・２Ｈ・（Ｂｏ−ＬＨ十ＢｏＲＨ）の論理
で、ＮはＮはモードのとき“１”となる信号。

ωは第１図１３ＳｙｓｔｅｍＳＷがＯＮの時“ｌ”とな
り、第１図１４のＬＥＤを点灯し、プログラムの実行を
行う状態になっていることを示している。

２Ｈ信号は前記１７４ｅパルスの次のＩＨ（１水平期間
）間“１”となる信号である。

すなわち、一致パルスの出力は上記論理の成立と時刻デ
ータの一致成立により、前記したタイミングでＬＨある
いはＲＨの幅３０μＳｅｃで発生する第２５図に示した
ＥＰ２は一致した右プログラムを所定のアドレスに従っ
て消去する信号で、一致パルス９４でセットされ前第１
７図、第２６図に示す１７４ｅでリセットされるＲ−Ｓ
フリツプフロツプの出力でプログラム１５ｂｉｔを消去
する十分な幅約１ｍＳｅｃの幅で出力される！図中、Ｃ
Ｉ，ＥＰは前記したプログラム実行時にチャンネルデー
タ第３図１００をチャンネルレジスタ７０に書き込みチ
ャンネルを切り換え選局する信号であるが、左プログラ
ムは一致実行されても消去されないので、左側同時刻プ
ログラム入力が存在すると、５分間は発振状態となりチ
ャンネルが定まらないことになる。

それ故に、左プログラムの実行に対しては、一致パルス
が出力され実行されて後５分間はＣＩ，ＥＰ信号を出力
しないように一致信号を制御する。

当然ながら、この５分間の間も手動のチャンネ似選局は
可能である。

第２５図に示した５分間制御信号で上記一致信号を制御
することになる。

図中９１ａ，９１ｂはプログラム実行時の自動的なチャ
ンネル切り換え選局を確実に行わせるために必要な幅の
ＣＩ，ＥＰを作成する回路であり、クロツクによる一種
の時定数回路である。

第３図の１１３はタイマ出力制御回路で、その人力９５
はタイマプログラムに対する一致パルスで前記した第３
図９４と同一と考えてよい。

第３図の入力バス１３５を通して供給される信号は、一
致時にタイマ情報が存在するか否か、あるいはタイマ情
報が存在すればＯＮ情報であるかＯＦＦ情報であるかを
示す信号でチェック回路９６から出力される。

一致パルス発生時にタイマ入力が存在し、ＯＮ情報であ
ればフリツプフロツプをセットし、ＯＦＦ情報であれば
リセットし出力信号Ｔ ｉｍｅ ｒ Ｏｕ ｔとして出
力線１１４に出力する。

時計の時刻出力バスは第３図１５９であるが、その時刻
は第３図１２４の信号で読み出された時刻で次の読み出
閾言号が来るまで第３図時刻ストア回路１５８にストア
されたものである。

この読み出し信号１２４はＭＧ信号が１垂直期間で終っ
たのちに発生される時計時刻読み出し信号である。

この時刻読み出し方式は、時刻比較がＭＧ期間で行われ
ることから、そのＭＧの後で時刻読み出し信号１２４を
作成し、時刻デークバス１５９の時刻データの変化がＭ
Ｇの比較中に起るのを防いだものである。

第３図９９の信号バスはＳ信号で表示に従ってタイムシ
ェアリング的に伝送される表示データパスで、そのデー
タパスはチェック回路第３図９６であらためチェックさ
れ、数値デコードが必要なデータのみを出力しているバ
スである。

すなわち、Ｐモードにおけるプログラムデータ表示の時
間の位、１０分の位、チャンネル番号とＮモードにおけ
る時刻、チャンネル表示等の場合の時間の位、１０分の
位、１分の位およびチャンネル番号の最大４ ｂｉｔデ
ータバスである。

第３図１０４は表示用デコーダ回路である。

前述したように表示される時間は最犬１１まで、チャン
ネル番号は最犬ｌ２まで存在し、チャンネル番号１３は
ＯＦＦ表示となるためにこのデコーダでデコードする必
要はなく前記チェック回路９６であらかじめチェックさ
れている。

このことを考慮し、本装置に使用した詳細な表示用デコ
ーダ回路を第２７図に示す。

この図中、４ｂｉｔの信号ｄ。

，ｄ１，ｄ３が前記第３図の出力バス９９であり、それ
ぞれのｂｉｔは２値情報２°，２１，２２，２３に対応
している。

このデコーダ回路は入力データの表示を第１に考えて構
成されている。

まず、４ｂｉｔ入力を１０以上の数であるかを図中１０
４ｄ，１０４ｅ出力で調べ、１０以上であればデータ４
ｂｉｔをその数の１位の数とするようなｂｉｔに切り
換え変換して次のデコーダに入力する。

次のデコーダは変換された４ｂｉｔのデータを入力とし
、１位の数をデコードする。

ｌＯ位の表示は第２２図に示したように８２，Ｓ８のタ
イミングである。

それ故に、１０位の出力が１０４ｅに存在するＳ２，Ｓ
８のタイミングで１０４ｂに出力し、く１〉に出力する
。

この時Ｓ２，Ｓ８のタイミングで１０４ａにより１位の
数のデコーダを制御している。

この１位のデコーダを制御する信号が１０４ａであり、
このデコーダを使用しない期間はゲートをかけて、デコ
ーダ出力が無い状態にセットしている。

この信号はＳ１＋Ｓ２＋Ｓ４＋Ｓ７＋Ｓ８＋Ｓ１ｏと１
０４ｃとからなっており、第２２図に示した表示形態が
決められた信号である。

この制御信号を使用しないと、この制御信号期間に何ら
かの数値がこのデコーダから出力されており、その出力
がそのまま表示されることになる。

信号１０４ｃはプログラム表示でチャンネル情報が１３
の時そのタイミングで出力されるもので、チェック回路
９６から出力され表示はＯＦＦという記号を選択するこ
とになる。

第２７図中のくテ〉はプログラム表示の１分の位のＯ分
表示と、ＯＦＦ表示の場合のＯの表示が同一であるため
両者のＯＲ入力信号であり、その所定のタイミングで“
Ｏ ｊｊで入力されるものである。

同様に＜５＞はプログラム１分の位の５分表示の５の入
力である。

なおこのデコーダ出力＜Ｏ＞＜１＞・・・〈９〉は図示
したように数値の１位のデコーダ出力と上記した０，１
．５の数値および記号はＯＲ出力として得られ、選ばれ
た数値信号が“ｌｊｊ出力として得られる。

デコーダ回路１０４の出力バスが第３図１０５で数値以
外の記号出力１１１と前記アドレス比較器の出力８１と
共にセグメントデコーダ回路１０６に入力される。

セグメントデコーダ回路１０６は所定のタイミングで出
力された数値および記号（以下キャラクタという）の表
示セグメントを選択するものである。

本装置のキャラクター表示は第２図に示したように８セ
グメントによる表示である。

セグメントデコーダ回路１０６に入力されたキャラクタ
ーに従ってセグメントが選択され、その出力バスが第３
図１０７である。

このキャラクタ出力バス１０７を入力としてキャラクタ
ジエネレータ１０８は選ばれたセグメントをキャラクタ
表示パターンに変換する。

このキャラクタジエネレータ１０８は各セグメント出力
とキャラクタの垂直方向成分パルス１３４とキャラクタ
の水平方向成分パルス１４６の所定のＡＮＤを取るゲー
ト回路より構成されており、キャラクタを表示パターン
に変換し、変換されたキャラクタをシリアルに出力線１
０９に出力する。

当然この変換されたキャラクタパターンはＴ．Ｖ．の走
査に同期して出力される。

第３図１１０はキャラクタ表示を制御する出力制御回路
で、Ｎモードにおける表示制御信号第３図５５、前記時
刻データのＡＭ，ＰＭを示すＡＭ／ＰＭ信号１６０、Ｓ
ｔｏｐ２信号１０３、水平方向表示制御信号１５０、垂
直方向制御信号１２３と、キャラクタ出力１０９とを入
力とし、Ｐモード、ＴＳモードにおけるキャラクタの色
表示を行うための色指定信号ＡＭＧ，ＰＭＧを出力する
回路と、あらかじめ決められた画面の表示領域以外をゲ
ートし表示を消す回路とから構成されている。

この出力制御回路１１０の１１２出力バスには表示キャ
ラクタパターンを画面表示する出力、例えばキャラクタ
出力、午前を指定するＡＭＧ、午後の色を指定するＰＭ
Ｇの各出力がとり出され、Ｔ．Ｖ．系の色出力を制御す
る。

出力制御回路１１０の具体的回路を図示したのが第２８
図である。

図中、信号１５０，１２３はあらかじめ決められた表示
領域で“１”となり他の領域で“０″となる信号である
。

第２７図の表示デコーダを見ると、表示領域以外の領域
ではｄ。

，ｄｌ ｙ ｄ２ ｙ ｄ３人力が全て“Ｏ”となり、
出力バス１０５には＜０＞が出力されることになり、画
面の不必要な部分にＯが表示されることになる。

そのＯ表示を消去する信号がこの第３図１５０，１２３
である。

図中出力制御回路はＰモードＴＳモード時にキャラクタ
パターンとＡＭＧ，ＰＭＧの色指定信号を出力するもの
でＡＭ／ＰＭＩ ６０と第２１図８１およびＮモード信
号とをゲートとするゲート回路から成っている。

この８１タイミング信号はＰモードでプログラムの書き
込み位置を示す「一」の色を時刻の色とは別の独立の色
として表示するための「一」タイミング信号である。

Ｎモード時の時刻チャンネル番号表示を白色表示とする
と、ＡＭＧ，ＰＭＧの色指定信号は、Ｍ Ｏ ｊ）であ
りキャラクタパターン出力のみが出力されることになる
。

先述した読み出しアドレス・表示等の所定の信号はＴ．
Ｖ．クロック系により作成され出力されることを記した
が、その部分について概略を記す。

画面の水平方向の各成分は第３図水平同期信号Ｈ１３８
でゲートされ発振するゲーテイツド発振器１３９の出力
クロツクＣＰをカウントすることにより得られる。

ゲーテイツド発振器１３９の発振周波数は約４．５ＭＨ
ｚでありその出力ＣＰ１４０が第３図１４１のカウンタ
ーの入力となる。

本装置のＴ．Ｖ，クロツク系のカウンタはＬＳＩの集積
度向上の要求から、全てシフトレジスクタイプのダイナ
ミックカウンクを使用している。

第３図のカウンタ１４１は８進カウンタで、テレビジョ
ン受像機がＯＮ状態で信号線１３８、後述する入力切換
回路１３６そして信号線１３７を介して供給される水平
同期信号（水平フライバンク信号）Ｈに同期してクロツ
クＣＰをカウントする。

このカウンタ１４１の出力バスが１４２である。

また第３図１４３はゲート回路であり、８進カウンタ出
力１４２を入力として、各部に必要なクロツクを供給す
るための回路であり、先述したキャラクタの水平方向成
分パルス１４６を発生し、さらにゲ゛一ト回路出力バス
１４４を経てクロック発生器１４５でクロツクφＣ１，
φＣ２を発生する。

クロツクφＣ１，φＣ２は１／８ＣＰ，即ち約５００Ｋ
Ｈｚの周波数で動作している。

第３図１７４は水平方向第２のカウンクでφＣ１，φＣ
２をカウントする４０進のカウンタである。

このカウンク１４７もテレビジョン受像機がＯＮのとき
水平同期信号Ｈに同期しカウント動作する。

４０進カウンタ１４７の各部の出力バスが１４８で１４
９のゲート回路に入力される。

ゲート回路１４９は先述した、第２１図に示したＳタイ
ミングパルスの発生ＬＨ ，Ｒボ言号発生回路等から成
り、水平方向表示制脚信号線１５０、水平方向タイミン
グパルスバス１５１に各々タイミング信号を出力する。

ゲート回路１４９は又、クロツク発生器１５４に信号１
５２を出力する。

クロック発生器１５４はＣＰ１，ＣＰ２のクロツク発生
回路でＣＰ２の周波数はテレビジョン受像機がＯＮの状
態において水平同期信号Ｈの周波数と同一となるよう設
定されている。

このクロツクＣＰ０，ＣＰ２は次の垂直方向カウンター
をダイナミックに動作させるためのクロツクである。

第２９図にＮ・〔１３〕時、すなわちＮモードでＯＦＦ
以外のとき、およびＮ・〔１３〕時、すなわちＮモード
でＯＦＦのときのＨ入力とＣＰ１，ＣＰ２の関係を示す
。

図示したようにＮ− ［ｌ３］の場合はＨに相当す／Ｅ
ｙ＋呼港竹成する。

図示したＣＰ１が読み込みパルス、ＣＰ２が読み出しパ
ルスとなり、次の垂直方向各成分タイミング信号を発生
する第３図のカウンタ１３０，１１９のクロツクとなる
。

Ｎ・（１３）すなわちＮモードでＯＦＦ時は、Ｔ．Ｖ．
はプリヒート状態でＨ入力が存在しないが、本装置は依
然として時刻の比較を行い続けてプログラムの実行を行
わなければならない。

それ故に、前述した必要なタイミング信号を発生する必
要があり、Ｈ入力が無くなるとＣＰ２のクロツクパルス
をゲ゛一ト回路１４９の出力から得ることになる。

カウンタ１３０はこのようなＣＰ１，ＣＰ２をクロツク
とするｌ６進カウンタで各部の出力１３１がゲート回路
１３２に入力される。

ゲ゛一ト回路１３２は、キャラクタの垂直方向成分パル
ス第３図１３４、および第３図１３３として１／１６Ｃ
Ｐ２パルス等を発生する。

この１６進のカウンターは、キャラクタ表示の１行分が
１６Ｈの幅から成っていることから来たものである。

カウンク１１９は同じくＣＰ１，ＣＰ２をクロツクとす
る２６２進のカウンタであり、このカウンタが垂直方向
のキャラクタ表示の位置決め、読み出しアドレス発生等
のタイミングを発生するカウンタである。

垂直方向用のカウンタ１３０，１１９を２組使用したの
は、カウンタがシフトレジスタのダイナミックカウンタ
であることから、ゲート回路でキャラクタの垂直方向成
分パルス１３４等の信号を作成するより２つのカウンタ
を使用する方がゲート回路がかなり減少し集積度が結果
的に向上するからである。

第３図１２１は２６２進カウンタ１１９の各部の出力バ
スで１２２はゲート回路、Ｒ−Ｓフリツプフロツプ回路
等から成る垂直タイミング発生回路である。

この垂直タイミング発生回路１２２の出力が先述した垂
直方向の各信号、ＭＧ，ＲＧ、読み出しアドレスＢ１，
Ｂ２，Ｂ３、比較タイミング信号、Ｂｏ等の信号バスで
あり第３図１２３，１２４，１２５．１２６１２７，１
２８，１２９として出力される。

第３図１１６は入力制御回路で２６２進カウンタ１１９
のリセット発生回路、垂直同期信号の入出力共通信号Ｖ
Ｉ／。

の切り換えゲート回路から構成されている。

Ｎ・〔１３〕の状態では第３図１１５を通ってＴ．Ｖ．
の垂直フライバックパルスが入力され第３図１１７から
２６２進カウンタ１１９にリセットをかける。

Ｐモード、ＴＳモードの場合はデータ入力の際第１図に
より空チャンネルが選択された場合、同期信号の欠如あ
るいはノイズ等による水平、垂直各同期の乱れをなくし
同期的に安定な表示を行うために映像信号を切り、垂直
タイミング発生回路１２２で凝似垂直同期信号１５６を
作成し、入力制御回路１１６を経て第３図１１５に逆に
出力し、この出力によりＴ．Ｖ．の垂直発振器をトリガ
し同期信号とする。

垂直タイミング発生回路の出力１５５はこの時のカウン
タ１１９のリセット信号であり、入力制御回路１１６、
信号線１１１を介してカウンタ１１９に供給される。

Ｎ・〔１３〕すなわちＯＦＦの場合も同様の動作を行う
。

２６２進カウンタ１１９の出力１２０は１６進カウンタ
１３０を２６２進カウンタ１１９に同期させるためのリ
セット信号である。

第３図１３６の回路は８進カウンタ１４１，４０進カウ
ンタ１４７のリセット信号切り換え回路、と第３図水平
フライバックパルス１３８Ｈの制御回路から構成される
。

Ｎ・〔ｌ３〕すなわちＯＦＦの場合は第３図１３８Ｈ入
力が無いので、１４９ゲート回路で作成した１５３信号
をリセット信号１３７として使用する。

Ｎ・〔ｌ３〕の時はこのＨ第３図１３８をリセット信号
１３７として使用するが、Ｎ，（１３）からＮ・〔ｌ３
〕への状態の切り換りは、このＨ周期のみだれから回路
を安定に動作させるために、Ｎ・（１３）信号ＣＯＦＦ
信号）でこのリセット信号１３７をＨから前記ゲート回
路で作成したリセット信号１５３に切り換えることにな
るが、一方、Ｎ・〔１３〕からＮ・〔１３〕の状態に変
化する時、すなわちＯＦＦからチャンネルがＯＮする時
、このＨの発生をみるとＯＮになってからＨが発生する
までかなり長い時間がかかり、かつ発生されたＨは始め
のうちかなり不安全なものである。

それ故に、ＯＮになってそのままＨを使用すると、１６
進カウンタ１３０，２６２進カウンタ１１９がミスカウ
ントをすることが考えられる。

このＯＮ時の誤動作を防止するために第３図１３６人力
切り換え回路が考えられ第３０図に詳細な回路を示す。

図示するようにこの回路はＲ−Ｓのフリツプフロツプの
出力により所定の信号を切り換えるゲ゛一ト回路よりな
っている。

Ｒ−ＳフリップフロツプのリセットはＮ・〔１３〕信号
で行われ、内部で発生した出力１５３をリセット信号１
３７として出力する。

一方前記ＣＰ２は第２９図に示したように内部で発生さ
れる。

Ｎ・〔１３〕になると第３図１１８のＶＩ／Ｏ信号が発
生してセットがかかりフリツプフロツプを反転させるま
で、以前の状態で動作しつづけることになる。

垂直フライバックパルスｖ工／ｏ信号が発生されフリッ
プフロツプが反転すると内部で発生された１５３をＨ１
３８に切り換え１３１のリセットとするとともに入力切
り換え回路１３６の出力１７８にＨを出力し、ＣＰ２を
Ｈに切り換え第２９図に示したＮ・〔１３〕の状態とな
る。

前記したＶＩ／ｏ信号はＮモードにおいてはＴ．Ｖ．の
同期信号入力であり、ＯＮになり、このＶＩ／０信号力
ｑ．ｖ．セット力も発生されるまでこは水平信朋１３８
、発振出力は安定していると考える。

本装置について詳細に説明したが、前述したようにこの
装置は全体の電子回路を１チップＬＳＩ化で実現するも
のである。

それ故に、説明に使用した図面においてゲート回路構成
となっているものについては、説明の容易さから行った
もので、実際のＬＳＩ内部においては最大限のＲＯＭ化
、ゲートはクロツクゲート化されて実現された。

以上説明したように本発明はプログラムメモリの最初の
所定ビットに時間データを書き込んだとき、残りのビッ
トにすべて所定の符号（“ｌ″）を書き込み、以下この
符号（“′１”）を分データ、チャンネルデータで書き
換えるようにしてこれら分データ、チャンネルデータを
プログラムメモリに書き込むようにし、一方表示装置に
おいては、時間データが書き込まれたとき、この時間デ
ータを画面上に表示するが、分データ以降のビットにつ
いてはすべて符号“１′″が書き込まれることから、こ
の分以降のデータがすべて“１″であることを検出し表
示を行わないようにするものであり、かつ分以降のデー
タがすべて“１″であることを全ビット検出して行うの
ではなく、所定のビットの状態のみを検出して行うよう
にしたものである。

従ってこのような本発明によると、例えばプログラムの
内容を書き換える際に、時間データを入力したとき表示
画面上で分以降のデータの表示が消去されるので、次に
分のデータを入力すればよいことが表示画面で一目で確
認できプログラム入力が簡単かつ確実に行えるようにな
る。

また分データ以降を消去する際、特定ビットの符号のみ
を検出することにより入力されたデータ以外の全ビット
がすべて“１″であると判定して表示を制御しているの
で回路が非常に簡単になりＬＳＩ化に際して非常に有利
である。

【図面の簡単な説明】

第１図は本発明の１実施例の番組予約装置を組み込んだ
テレビジョン受像機の正面図、第２図は本発明の１実施
例番組予約装置を組み込んだテレビジョンのプログラム
入力の１例を示す図、第３図は本発明の１実施例番組予
約装置の全体のブロック図、第４図はモード切り換え回
路５８．Ｎｏｒｍａｌフィードバック回路６１の具体的
回路図、第５図は入力フィードバック回路６２、ラッチ
回路６６の具体的回路図、第６図はエンコーダ６８、チ
ャンネルレジスタ７０、書き込みレジスタ８５の具体的
回路図、第７図はプログラム時のタイミングチャートを
示した図、第８図ａは書き込みレジスタ８５の１ビット
のＲＯＭ回路構成を示す図、また同図ｂはこのＲＯＭ回
路と等価な論理回路図、第９図は１プログラムのｂｉｔ
構成図、第１０図はデジットパルス発生器８９の具体的
回路図、第１１図は第１０図のデジットパルス発生器の
各部のタイムチャート図、第１２図はデータ書き込み回
路８７の具体的回路図、第１３図は書き込み、読み出し
ＲＯＭ１６９、プログラムメモリ１７１の具体的回路図
、第１４図は読み出しアドレスのタイムチャート図、第
１５図は読み出し命令信号と読み出しパルスのタイムチ
ャート図、第１６図は第１５図を説明するブ爾ツク図、
第１７図はバツファレジスタ１７４を説明するタイムチ
ャート図、第１８図はアドレス比較器８０を説明する図
、第１９図は説明に使用した垂直方向のタイムチャート
図、第２０図はチェック回路９６に供給されるデータ信
号の流れを説明するブロック図、第２１図は説明に使用
した水平方向のタイムチャート図、第２２図は表示キャ
ラクターとＳ信号の対応を示す図、第２３図は表示制御
（Ｓｔｏｐ２）回路１０２の具体的回路図、第２４図は
時刻比較回路９３を説明するブロック図、第２５図は一
致パルス制御回路９０を説明するブロック図、第２６図
は比較タイミングを示すタイムチャート図、第２７図は
表示用デコーダ１０４の具体的回路図、第２８図は出力
制御回路１１０を説明する回路図、第２９図は説明に使
用したクロツクのタイムチャート図、第３０図は入力切
り換え回路１３６の具体的回路図である。 １・・・・・・選局スイッチ群、２・・・・・・ＯＦＦ
スイッチ、３・・・・・・Ｄｉｓｐｌａｙスイッチ、４
・・・・・・Ｐｒｏｇａｍスイッチ、５・・・・・・Ｎ
ｏ ｒｍａ ｌスイッチ、６・・・・・・Ｓ ｔｅｐス
イッチ、７・・・・・・Ｅｒ ａ ｓ ｅスイッチ、８
・・・・・・ＬＥＤ１９−・・・Ｔｉｍｅ Ｓｅｔ ｔ
Ｓｔａｒｔスイッチ、１０・・・・・・Ｓｅｃｏｎｄ
Ａｄｊｕｓｔスイッチ、１１・・・・・・ＡＭスイッ
チ、１２・−・・・・ＰＭスイッチ、１３・・・・・・
Ｓｖｓｔｅｍスイッチ、１４・・・・・・ＬＥＤ，１５
・・・・・・Ｔ−Ｖ・セットＯＮ，ＯＦＦスイッチ、１
６・・・・・・Ｔ・■・画面、１７・・・・・・時刻、
チャンネル表示、１８・・・・・・Ｔｉｍｅｒ入カスイ
ッチ、１９・・・・・・時刻表示、３５・・・・・・水
晶発振器、３７，４１・・・・・・時計カウンタ回路、
４０・・・・・・クロツク発生回路、４３・・・・・・
時間・分力ウンタ回路、４５・・・・・・クロツクタイ
ミング発生回路、４６・・・・・・フリツプフロツプ回
路、４８・・・・・・タイマ入力回路、５０・・・・・
・消去入力回路、５２・・・・・・トリガパルス発生回
路、５４・・・・・・パイナリフリップフロツプ回路、
５８・・・・・・モード切り換え回路、６１・・・・・
・Ｎｏ ｒｍａ ｌフィードバック回路、６２・・・・
・・入力フィードバック回路、６４・・・・・・トリガ
パルス発生回路、６６・・・・・・ラッチ回路、６８・
・・・・・エンコーダ、７０・・・・・・チャンネルレ
ジスタ、７４・・・・・・排他的論理回路、７６・・・
・・・３進、２進カウンク、７８・・・・・・書き込み
アドレスカウンク、゛８０・・・・・・アドレス比較器
、８２・・・・・・タイミングパルス発生器、書き込み
レジスタ、８７・・・・・・データ書き込み回路、８９
・・・・・・デジットパルス発生器、９０・・・・・・
一致パルス制御回路、９３・・・・・・時刻比較回路、
９６・・・・・・チェツク回路、１０２・・・・・・表
示制御（ＳｔＯｐ２）回路、１ロ４・・・・・・表示用
デコーダ、１０６・・・・・・セグメントデコーダ、１
０８・・・・・・キャラクタジエネレーク、１０１・・
・・・・出力制御回路、１１３・・・・・・タイマ出力
回路、１１６・・・・・・入力制御回路、１１９・・・
・・・２６２進カウンタ、１２２・・・・・・垂直タイ
ミング発生回路、１３０・・・・・・ｌ６進カウンタ、
１３２・・・・・・ゲ゛一ト回路、１３６・・・・・・
入力切り換え回路、１３９・・・・・・ゲーテツド発振
器、１４１・・・・・・８進カウンタ、１４３・・・・
・・ゲート回路、１４５・・・・・・クロツク発生器、
１４７・・・・・・４０進カウンク、１４９・・・・・
・ゲート回路、１５４・・・・・・クロツク発生器、１
５８・・・・・・時刻ストア回路、１６７・・・・・・
読み出しパルス発生回路、１６９・・・・・・書き込み
、読み出しＲＯＭ，１７１・・・・・・プログラムメモ
リ、１７４・・・・・・バツファレジスタ。

Claims (1)

【特許請求の範囲】
1. １ 設定されたプログラムにしたがって選局動作を実行
   する番組予約装置において、複数個のデータを１プログ
   ラムとして入力する入力装置と、該入力装置より入力さ
   れたデータを符号化する符号化回路と、該符号化回路に
   より符号化された前記複数個のデータを記憶する記憶回
   路と、前記符号化回路により符号化された１プログラム
   の最初の符号化データを前記記憶回路の最初の所定ビッ
   トに書き込むとともに該記憶回路の残りのビットに所定
   の符号を書き込み、以下この符号を２番目以降の符号化
   データで書き換えるようにして前記符号化データを順次
   記憶回路に書き込む書き込み回路と、前記記憶回路から
   記憶データを読み出す読み出し回路と、この読み出し回
   路により読み出されたデータを復号化する復号化回路と
   、この復号化回路出力により文字パターン信号を発生す
   る文字パターン１百号発生回路と、前記文字パターン信
   号により文字パターンを表示する表示装置と、前記読み
   出し回路により続み出されたデータの特定ビットの符号
   が前記所定の符号にあるか否か検出する符号検出回路と
   、この符号検出回路の出力により前記表示装置に供給さ
   れる文字パターン信号を選択的にゲートして表示を制御
   する手段とを備えることを特徴とする番組予約装置。