JPS5831604A - 増幅器の電源供給回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は増幅器の電源供給回路に関し、特に電力増幅器
の電力増幅段な構成する出力増゛幅票子へ動作電圧源を
供給する電源供給回路に関する。

電力増幅器として一般的に用いられる８級プッシュプル
、増幅器において、出力段を構成するコンプリメンタリ
な１対のトランジスタにて消費さ、れる電力は瞬時的に
は、 Ｐａ　”　ｉｏ　・ｖｏｇ−ｉｏｏ（Ｖｏｏ　　ｖＯ）
と表わされ、この分だけアンプ内部で電力を消費し効率
低下の原因となる。例えに最大振幅時で理論的に７８．
５％の効率となるが、小信号時には更に低下することに
なる。

このため、電力増幅器の出力段における電力損失を大幅
に低減し得る電源供給回路が本出願人により提案されて
いる（特願昭５６−５８７６２号参照）。

かかる電源供給回路は、第１図に示す様に、コンデンサ
０　、０′と、所定制御信号によシ導通して回路電源・
電圧＋Ｖ６６　＋　　’６６をコンデンサＣ９αへ充電
電圧として印加すると共に、電力増幅器１の出力段を構
成するトランジスタ（ｈ　＋　Ｑｓ’のコレクタへ印加
するスイッチング手段２，２′と、コンデンサｃ　、　
ｃ’の出力電圧をトランジスタＱ□、Ｑ１′のコレクタ
へ印加するダイオードＤＩ　＋　Ｄｉ’と、増幅器１の
出力電圧に対応した電圧とコンデンサＣ１Ｃ′の出力電
圧との差の絶対値がＥ８以下になった時に該所定制御信
号を発生するコンパレータ３，３Ｉと、スイッチ手段２
，２′とコンデンサＣ２Ｃ′との間に直列挿入された抵
抗Ｒ１，１’Ｌ１’とから構成されている。

スタ等からなるスイッチング手段２，２′の破壊を防止
すべく設けられたものである。すなわち、スイッチング
手段２，２′の導通時、スイッチング手段２，２′を流
れる電流が増幅器１の出力段への電流とコンデンサ０　
、０’を充電するための電・流の和となるが、コンデン
サＯ、’Ｏ’への充電電流を制限することによシ過大電
流によりスイッチング手段２．２′が破壊するのを防止
する役目を果しているのである。

この抵抗’ｆＬ１．　Ｒ１’が設けられていることによ
シ抵抗Ｒ１，Ｒ１’において充電電流に伴う電力損失を
生じる。そして大出力アンプにおいてはこの損失もかな
シなものとなシ、抵抗Ｒ□、　Ｒ１’に許容損失の大き
なものが必要となるばかりか、抵抗”Ｌ　ｔ　Ｒ１’か
らの発熱も多大となり熱処理上問題と滌る。

そこで、本発明はコンデンサの充電路における電力損失
をなくシ、電力変換効率を更に向上せしめ得る増幅器の
電源供給回路を提供することを目的とする。

本発明による増幅器の電源供給回路は、コンデンサとイ
ンダクターの直列回路及びこの直列回路に並列接続され
た第１の一方向性素子を設け、互いに所定制御信号に応
答して導通する第１及び第２のスイッチング手段によ多
回路電源電圧をコンデンサ及び増幅器の電源受電端へ印
加すると共に、第１及び第２のスイッチング手段の非導
通期間は第２の一方向性素子を通してコンデンサの出力
電圧を増幅器の電源受電端へ印加し、又増幅器の出力電
圧に対応する電圧とコンデンサの出力電圧との差の絶対
値が所定値以下になった時上記所定制御信号を発生する
構成と壜っている。

以下、図面を用いて本発明の実施例を詳細に説明する。

第２図は本発明の一実施例を示す回路図で１、図中第１
図と同等部分は同一符号によシ示されている。電力増幅
器１において、増幅されるさき入力信号ＩＮは電圧増幅
段１０にて増幅されて出力段１１のＢ級動作をなすコ／
プリメ／タリな１対のトランジスタＱｓ　＊　Ｑｔ’の
ベースへ印加されて、電力増幅され各エミッタ共通接続
点においてスピーカ等の負荷ＲＬを電力駆動する。

コンデンサＯ、Ｏ’と各々直列接続されたチョークコイ
ルＬ　、　Ｌ’が設けられておシ、とのＬＯ直列回路に
は第１の一方向性素子としての転流用フリーホイルダイ
オードＤｉ　ｓ　ＤＩ’が並列１接続されている。なお
、デ、γ′はチョークコイルＬ　、　Ｌｔの内部抵抗で
ある。

ＬＯ直列回路と回路電源±ｖｃｃとの間には第１のスイ
ッチング手段としてのトランジスタＱ９　＊　Ｑ９’が
設けられており、トランジスタＱｓ　ｙ　Ｑ翁’の導通
により回路電源上ｖｃｅがチョークコイルＬ　、　Ｌ’
を通してコンデンサＯ、ＣＩへ充電電圧として印加され
る。また、トランジスタＱ１ｓ　Ｑｔ’の電源受電端で
あるコレクタと回路電源±Ｖａｔとの間には第２のスイ
ッチング手段としてのトランジスタＱｓ　ｓ　Ｑａ’が
設けられており、このトランジスタＱｓ　＋　Ｑｓ’が
トランジスタＱｓ　＊　Ｑｔ’　と同期して導通するこ
とにより回路電源±ｖｃｅがトランジスタＱｔ　＋　Ｑ
ｔ’の各コレクタに直接印加される。トランジスタＱｓ
＊　Ｑｓ’及びＱｓ　＋　Ｑｓ’の各ベースには逆バイ
アス防止用ダイオードＤ、　、　Ｄ、’及びＤ４　ｔ　
Ｄ４’を介してトランジスタＱ４　＋　Ｑ４’のコレク
タを接続し、電流増幅率をかせぐべくインバーテツドタ
ーリントン構成としている６ コンデンサ０　、０／及びチョークコイルＬ　、　Ｌ／
の各接続点とトランジスタＱｌ　ｓ　Ｑｌ’の各コレク
タトの間に接続された第２の一方向性素子としてのダイ
オードＤＩ　ｓ　ＤＩ’はトランジスタＱｓ　ｔ　Ｑｓ
’が非導通期間コンデンサＯ、Ｏ／の出力電圧をトラン
ジスタＱｌ　＊　Ｑｔ’の各コレクタへ印加する。また
、コンデンサ０１，０１’の各出力電圧と増幅器１の出
力電圧ｇ。のレベルシフトされた電圧響。＋Ｅｓ　＋　
’６　　Ｂｄとのレベルを比較すべくレールコンパレー
タ３，３′が設けられている。このレベルコンパレータ
３，３’ハトランジスタＱｉ　ｓ　Ｑａ　＊電流源４及
び抵抗Ｒｓ、）ランジスタＱ／　＃　Ｑｅ’　ｊ電流源
４′及び抵抗Ｒ，Ｉよシな、る電流切換型の差動アンプ
構成となっている。そしてコンパレータ４，４１の比較
出力にょシトランジスタＱａ　ｓ　Ｑ４’を介してトラ
ンジスタＱ＊　＊　Ｑ！及びＱｓ　ｓＱｓ’のオンオフ
制御がなされるようになっている。

かかる構成の基本動作は前記した特願昭５６−５８７６
２号のそれとほぼ同様である。すなわち、コンデンサＣ
の出力電圧嘗、と増幅器１の出力電圧嘗。（又はそれに
応じた電圧）に一定のオフセット電圧Ｅ８を加えた電圧
ｖ６　＋　ＥＢをレベルコンパレータ３により比較し、
ｖ６”：）　ｖ６　＋　ＥＢであればダイオードＤ工を
介してコンデンサＣの出力電圧ν、を増幅器１の出力段
１１に供給し、コンデンサＣの放電電流によって当該出
力段１１への給電をまかなう。従ってトランジスタＱ１
のコレクタ電圧−はｖ、　−Ｖ／Ｄ□となる（ＶｆＤｌ
はダイオードＤ１の順方向電圧降下）。

コンデンサＣの放電による出力電圧ｉ、の降下ないしは
増幅出力響。９上昇によシ１．≦ｖ６　＋　ＥＢとなっ
た時点でトランジスタＱ、及びＱ８を導通せしめ、トラ
ンジスタＱ１１及びチョークコイルＬを介してコンデン
サＣを充電すると共に、トランジスタＱ３を介して回路
電源＋ｖｃｃをトランジスタＱ１のコレクタへ供給する
。従ってトランジスタＱ１のコレクタ電圧−はｖ、祐＋
Ｖ６６となる。なおトランジスタＱｌｌのＶａｎ（ｓａ
ｔ）はないものとする。このようにｖ６　＋　１６≦十
■０．の範囲において常にｔＩａが１゜＋Ｂ８を下まわ
らないように（Ｖ／Ｄｉは無視）するものそある。、こ
こでトランジスタＱｓ　、　Ｑｓを含むスインを系では
オン・オフ時ヒステリシス特性を有しく或いはそのよう
な回路手段を設け）、完全にオン・オフ動作の繰り返し
となるようにするのは当然である。

次に、本願の特長を第３図に示された第２図の等価回路
に基づいて説明する。第３図には正側のみの回路を示す
が負側の回路については当該正側回路とコンプリメンタ
リ表構成とされる。第３図において、体）はトランジス
タＱｓ　、Ｑｓのオン時、（ｂ）はオフ時をそれぞれ示
しており、トランジスタＱ８のオンによってトランジス
タＱ、のコレクタへは回路電源＋ｖｃｃが印加され、＋
Ｖ、、→トランジスタＱ。

→トランジスタＱ１→負荷ＫＬの糸路により負荷電流ｉ
ｏが供給されると共に、トランジスタＱｓのオンによっ
てＬＯ回路に過渡電流匂が流れコンデンサＣを充電し出
力電圧ガを上昇させる。このときチョークコイルＬには
＋Ｖ６６−ｖｃ、（デの電圧降下は無視）の電圧が印加
されており、コイルＬも励磁され電磁エネルギーが蓄積
される。

そして、トランジスタＱｓ、Ｑｓがオフとなった時点で
は、トランジスタＱｓのオフによりトランジスタＱ１の
コレクタへはダイオードＤ１を介してコンデンサＣの出
力電圧τ、（ダイオードＤ１の電圧降下は零とする）が
印加され、コンデンサＣよりダイオードＤ１→トランジ
スタＱ１→負荷ＲＬの糸路で負荷電流ｉ。が流れ、又ト
ランジスタＱ９のオフによりチョークコイルＬに蓄積さ
れた電磁エネルギーはコイルＬ→コンデンサＣ→フリー
ホイルダイオードＤ、→内部抵抗ｒを介して流れる電流
紅として発生する。ここでｉ。と、ｉＴ、のコンデンサ
Ｃを流れる向きは逆向きであり、ｉｏはコンデンサＣの
放電電流であるのに対しｓ　ＳＬはコンデンサ０の充電
電流となる。つまり、１ｗ６．ダイオードＤ、の電圧降
下を零とみなせば、Ｌ、Ｏ系でのエネルギー消費は全く
なく、（Ｌとして発生したチョークコイルＬの□エネル
ギーもコンデンサＣの電荷として最終的にはｉ。と々す
、トランジスタＱ１及び負荷ＲＬで消費されるヒとと々
す、従来のような抵抗Ｒ，（第１図示）での電力ロ゛ス
というものはなくなる。ここでチョークコイルＬ１コン
デンサＣの値を適当に選べば（、を制限することは可能
でメジ、第１図に示す抵抗Ｒ１と同等の効果を持つ。

上記の動作は信号の正側についてのみ説明したが、信号
の負側についても同様な動作をなすことは明らかである
。

本願は、第１図の回路に対し、抵抗Ｒ□の代わシにチョ
ークコイルＬを用いかつラリーホイルダイオードＤ雪を
設けたと共に、スイッチング手段として２つのトランジ
スタＱａ　−Ｑｓを設けた点で差異がある。この差異に
よる効果を以下に述べる。第１図の構成において、恥→
Ｌ　、　Ｄ、の追加を行った場合を第４図の等価回路に
基づいて考えるに、スイッチング手段２のオン時（、）
については第３図のＱ。

とＱ、が並列となるだけで全く変わりないが、スイッチ
ング手段２のオフ時（ｂ）においてはダ、イオードＤ１
がチョークコイルＬに並列接続された形となシ、チョー
クコイルＬの蓄積エネルギーによる電流転路で流れてし
まい、フリーホイルダイオ−ドＤ、を設けた効果はなく
なシコイルＬの内部抵％ｒでのみエネルギーが消費され
るため熱となってコイルＬの温度を上昇させる結果とな
る。これは本願のようにスイッチング手段２をトランジ
スタＱ、とＱ８に別けることで解消されるのである。

第５図（α）は本発明の他の実施例を示す一部回路図で
アシ、正側のみの回路を示すが負側の回路については当
該正側回路とコンプリメンタリな構成とされる。第５図
（ａ）において第２図と同等部分は同一符号により示さ
れてお゛す、トランジスタＱ８の代わりにダイオードＤ
、を用いた以外の構成は第２図と同様である。かかる構
成において、トランジスタＱ、のオン時には回路電源＋
Ｖ６ＣがダイオードＤ６を介してトランジスタＱ、のコ
レクタに印加されると共に、チョークコイルを通してコ
ンデンサＣの充電電圧となる。”一方、トランジスタＱ
１１のオフ時にはダイオードＤ、がチョークコイルＬの
蓄積エネルギーによる電流ｉＬを阻止するため、第５図
（６）に示す様に、ｉＬはコンデンサＣを充電する方向
に流れ前述した′実施例と同様の効果が得られるのでお
る。

なお、上記各実施例においては、レベルコンパレータ３
の１人力として増幅器の出力１゜を用いたが増幅器内能
においては出力！。と相似の信号が生じているから、こ
の相似の信号（例えばトランジスタＱ１＊　Ｑ１’のベ
ース電圧等）を適当に用いても良く、また増幅器の入力
を別の増幅器により出力管。

と同等レベルまで増幅した信号としても良い。また、Ｂ
級増幅器について述べたが、Ａ級、ＡＢ級増幅器におい
ても同様に適用され得る。゛このように、本発明によれ
ば、従来回路（第１図）における抵抗”１　ｔ　Ｒ１’
での電力損失をなくせるので電力効率を更に向上させる
ことが出来るため、放熱器を小型化でき若しくはトラン
ジスタの最大定格電力の低いものを用いることができる
利点例ある。特にオーディオバワーア／プ等の小型化、
大出力、化を簡単に・達成できるものである。

【図面の簡単な説明】

第１図は従来例を示す回路図、第２図は本発明の一実施
例を示す回路図、第・３図は第２図の等価回路を示す図
であり、（８）はトランジスタＱｓ　、Ｑｓのオン時、
（６）はオフ吋、第４図体）　、　（６）は第３図体）
１、（６）においてトランジスタＱ＊　−Ｑｓを一体に
した場合の等価回路を示す図、第５図（α）は本発明の
他の実−例を示す回路図、（ｂ）はトランジスタＱ１の
オフ時の動作を示す回路図である。 主要部分の符号の説明 １・・・電力増幅器 ３．３′・・・レベルコンパレータ ＱＳ、　Ｑｉ１’　、　Ｑ、　、　Ｑｌ、’・・・スイ
ッチング用トランジ名りｃ、ｃ’・・・コンデンサ Ｌ、Ｌ’・・・チョークコイル Ｄｓ　ｐ　Ｄｊ・・・フリーホイルダイオード出願人　
パイオニア株式会社 代理人　　弁理士　藤　村　元　彦 ＋０１ （（２１ ３（２１１，わ。 ）。 ２Ｆ）４　［２１ （ｂ） 鼠５凹　　（ｂ） Ｄ代

Claims (3)

【特許請求の範囲】
1. （１）　　コンデンサと、前記コンデンサと直列接続さ
   れたインダクターと、前記コンデンサ及びインダクター
   の直列回路に並列接続された第１の一方向性素子と、所
   定制御信号に応答して導通し回路電源電圧を前記インダ
   クターを通して前記コンデンサへ充電電圧として印加す
   る第１のスイッチング手段と、前記第１のスイッチング
   手段に同期して導通し前記回路電源電圧を増幅器の電源
   受電端へ印加する第２のスイッチング手段と、前記コン
   デンサの出力電圧を前記増幅器の電源受電端へ印加する
   第２の一方向性素子と、前記増幅器の出力電圧に対応す
   る電圧と前記コンデンサの出力電圧との差の絶対値が所
   定値以下になった時前記所定制御信号を発生する手段と
   を備えたことを特徴とする増幅器の電源供給回路。
2. （２）前記第２のスイッチング手段は回路電源と前記増
   幅器の電源受電端との間に接続されたトランジスタであ
   ることを特徴とする特許請求の範囲第１項記載の増幅器
   の電源供給回路。
3. （３）前記第２のスイッチング手段は前記第１のスイッ
   チング手段の出力端と前記増幅器の電源受電端との間に
   接続された一方向性素子であることを特徴とする特許請
   求の範囲第１項記載の増幅器の電源供給回路。