JPS5831590B2 - Brightness control method - Google Patents

Brightness control method

Info

Publication number
JPS5831590B2
JPS5831590B2 JP51160257A JP16025776A JPS5831590B2 JP S5831590 B2 JPS5831590 B2 JP S5831590B2 JP 51160257 A JP51160257 A JP 51160257A JP 16025776 A JP16025776 A JP 16025776A JP S5831590 B2 JPS5831590 B2 JP S5831590B2
Authority
JP
Japan
Prior art keywords
brightness
area
brightness control
pattern
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51160257A
Other languages
Japanese (ja)
Other versions
JPS5384423A (en
Inventor
喬之 千葉
利彦 大場
忠夫 竪月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP51160257A priority Critical patent/JPS5831590B2/en
Publication of JPS5384423A publication Critical patent/JPS5384423A/en
Publication of JPS5831590B2 publication Critical patent/JPS5831590B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Description

【発明の詳細な説明】 本発明はディスプレイ装置、たとえば文字ディスプレイ
装置における輝度制御方式に係り、特に文字の明度、色
制御が可能な輝度制御方式に係る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a brightness control method for a display device, such as a character display device, and particularly to a brightness control method that can control the brightness and color of characters.

従来1文字の輝度制御においては、たとえばカラー表示
においては文字コードと色指定コードが対になってセン
タより送られて来、これをディスプレイ装置のコントロ
ーラにより分離し文字コードは文字コード用のレジスタ
に、色指定コードは色指定用レジスタに記憶せしめられ
、しかる後文字コードにより文字発生器から文字パター
ンを読出し、該文字パターンのビデオ信号を文字コード
と同期して前記色指定レジスタから出力された指指定信
号によりゲート制御して所望のカラーCRTのカソード
に加え文字の色制御を行rjつていた。
Conventionally, in brightness control for a single character, for example, in color display, a character code and a color specification code are sent as a pair from the center, separated by the controller of the display device, and the character code is stored in the character code register. , the color designation code is stored in the color designation register, and then the character pattern is read out from the character generator according to the character code, and the video signal of the character pattern is synchronized with the character code and outputted from the color designation register. Gate control was performed using designated signals to control the color of the CRT's cathode and characters in a desired color.

又、他の従来例としては1画面に表示する全文字のパタ
ーンを記憶するリフレッシュメモリに各文字パターンに
対応して色指定コードを記憶せしめ、リフレッシュに際
して文字パターンと色指定コードを読出してカラー表示
を行なっていた。
Another conventional example is to store a color designation code corresponding to each character pattern in a refresh memory that stores the patterns of all the characters to be displayed on one screen, and when refreshing, the character pattern and color designation code are read out and color display is performed. was being carried out.

しかるに、色パターンを変える必要のない場合でも表示
すべき文字のみを変えるときにはその都度文字コードと
共に色指定コードを指定することにより色指定コード記
憶用のレジスタ若しくはリフレッシュメモリの内容を書
換えていた。
However, even when there is no need to change the color pattern, when only the characters to be displayed are to be changed, the contents of the color specification code storage register or refresh memory are rewritten by specifying the color specification code together with the character code each time.

このため従来方式に於ては高速の表示ができないという
欠点があった。
For this reason, the conventional method has the disadvantage that high-speed display cannot be performed.

又、文字毎に色が指定されるため、文字の1部の色を変
えて表示することもできたかった。
Also, since a color is specified for each character, it would have been possible to display parts of the characters in different colors.

更に、リフレッシュメモリに文字パターンと色指定コー
ドを記憶させる為、制御が複雑となる欠点もあった。
Furthermore, since character patterns and color designation codes are stored in the refresh memory, there is also the drawback that control is complicated.

本発明は力へる従来の方式による欠点を除去することを
目的としてこの目的は本発明に於ては画面をn1×m1
の画素より戊る第1の領域に分割し、更に該第1の領
域をn2 Xm2 (n2≦nl 1m2≦m1
)の画素より成る第2の領域に分割し、前記第1の領域
の輝度制御情報列を前記第2の領域を単位として画面メ
モリとは別に設けた輝度制御メモリに予め記憶せしめて
おき、前記画面メモリのリフレッシュと同期して前記輝
度制御メモリより輝度制御情報列を読出し輝度を制御す
ることにより達成される。
The purpose of the present invention is to eliminate the disadvantages of the conventional method.
The first region is further divided into n2 Xm2 (n2≦nl 1m2≦m1
), the brightness control information string of the first area is stored in advance in a brightness control memory provided separately from the screen memory, with the second area as a unit; This is achieved by reading a brightness control information string from the brightness control memory and controlling the brightness in synchronization with refreshing the screen memory.

以下、図面に従って本発明の詳細な説明する。Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図は本発明に係る輝度制御方式を実現するための回
路ブロック図であり、1は予め記憶されているプログラ
ムに従ってセンタCNTから送られてくる輝度入力情報
を処理しメモリアドレス信号MAS及び輝度情報BIを
出力するマイクロコンピュータ;2はマイクロコンピュ
ータからの輝度情報BIを輝度制御メモIJ3に書込む
に適したデータ列に変換して出力する制御部:3は輝度
パターンを記憶する輝度制御メモリ:4はマイクロコン
ピュータより出力された輝度制御メモリのアドレスを1
時的に格納するアドレスバッファ:5はリブレツシュメ
モリ(画面メモリ)をリフレッシュするためのリフレッ
シュカウンタ;6はアドレスバッファ4とリフレッシュ
カウンタ5からのいずれかの情報を通過させるゲート回
路;7は輝度制御メモリのアドレスを格納するアドレス
レジスタ:9はマルチプレクサ;10はレジスタである
FIG. 1 is a circuit block diagram for realizing the brightness control method according to the present invention, and 1 is a circuit block diagram for processing brightness input information sent from the center CNT according to a pre-stored program and outputting a memory address signal MAS and a brightness control system. A microcomputer that outputs information BI; 2 is a control unit that converts the brightness information BI from the microcomputer into a data string suitable for writing into the brightness control memo IJ3 and outputs it; 3 is a brightness control memory that stores brightness patterns: 4 is the address of the brightness control memory output from the microcomputer.
Address buffer for temporary storage: 5 is a refresh counter for refreshing the rewrite memory (screen memory); 6 is a gate circuit that passes either information from address buffer 4 or refresh counter 5; 7 is brightness control Address registers that store memory addresses: 9 is a multiplexer; 10 is a register.

伺、図示しないCRT画面は1024X1024個の画
素で構成され、又1文字は32X32個の画素で構成さ
れている。
A CRT screen (not shown) is made up of 1024 x 1024 pixels, and one character is made up of 32 x 32 pixels.

従って、行間を考慮して】画面上には20行、1行当り
32文字を表示でき、前記画素と対応して設けである画
面メモリに記憶されたパターン情報をリフレッシュする
ことにより任意に文字を表示できる。
Therefore, considering the line spacing, 20 lines and 32 characters per line can be displayed on the screen, and characters can be displayed arbitrarily by refreshing the pattern information stored in the screen memory provided in correspondence with the pixels. Can be displayed.

さて、本発明における輝度制御においては第2図及び第
3図に関連して説明する如<1024X1024個の画
素を8×32ドツトより成る第1の領域群に分割し、更
に該第1の領域を8×8ドツトより成る第2の領域群に
分割して該第2の領域を単位として輝度パターンを予め
圧縮記憶せしめている。
Now, in the brightness control according to the present invention, <1024×1024 pixels are divided into a first region group consisting of 8×32 dots, and the first region is divided into a second region group consisting of 8.times.8 dots, and the luminance pattern is compressed and stored in advance using the second region as a unit.

第2図は輝度パターン表示と画素の対応を示す図であり
、CRは1文字を表示するために割当てられた領域(3
2X32個の画素)、A1〜A1□。
FIG. 2 is a diagram showing the correspondence between brightness pattern display and pixels, and CR is an area (3
2×32 pixels), A1 to A1□.

はそれぞれ8×32個の画素より成る第1の領域、81
〜B4はそれぞれ8×8個の画素より成る第2の領域で
ある。
are first regions each consisting of 8×32 pixels, 81
-B4 are second regions each consisting of 8×8 pixels.

第3図は1画面を第1の領域に分割した図であり、A1
〜A4096は第1領域を特定する記号である。
Figure 3 is a diagram in which one screen is divided into the first area, A1
~A4096 is a symbol specifying the first area.

第1図に戻って本発明の詳細な説明する。Referring back to FIG. 1, the present invention will be explained in detail.

輝度制御メモリ3はそれぞれ4096個のアドレスを有
し、各アドレス8ビツトより成るメモリであり、該メモ
リ3のアドレス1番地には第3図の第1領域A1の輝度
パターンが、アドレス2番地には第3図の第1領域A2
の輝度パターンが、・・・アドレス33番地には第3図
の第1領域A33ノ輝度パターンが以後同様にアドレス
4096番地には第3図の第1領域A4096の輝度パ
ターンが記憶されている。
Each of the brightness control memories 3 has 4096 addresses, each of which is composed of 8 bits, and the brightness pattern of the first area A1 in FIG. is the first area A2 in Figure 3.
The brightness pattern of the first area A33 in FIG. 3 is stored at the address 33, and the brightness pattern of the first area A4096 of FIG. 3 is stored at the address 4096.

ここで、第1領域の輝度パターンとは、カラー表示の例
をとれば第1領域を構成する4個の第2領域のそれぞれ
を赤で表示するか、青で表示するか緑で表示するかによ
って作られる8ビツトのデータ列であり、第2領域の文
字パターンを赤で表示するときは01”、青で表示する
ときは’11”緑で表示するときは′11′″として表
わしたものである。
Here, the brightness pattern of the first area means, in the example of color display, whether each of the four second areas that make up the first area is displayed in red, blue, or green. An 8-bit data string created by It is.

即ち、第2図の第1領域A1 の全部を緑で表わせば輝
度パターンは”11111111”となり第1領域A3
3の全部を青で表わせば輝度パターンは”101010
10”となり、第1領域A65を赤で表示するときは輝
度パターンは1″01010101”となり、第1領域
ム、7の第2領域B1.B3 を赤、B2 を緑、B4
を青で表わすときは輝度パターンはtゝ011101
10”とたる。
That is, if the entire first area A1 in FIG. 2 is represented in green, the brightness pattern becomes "11111111" and the first area A3
If all of 3 is represented in blue, the brightness pattern is "101010"
10'', and when displaying the first area A65 in red, the brightness pattern becomes 1''01010101'', and the second area B1.B3 of the first area A65 is displayed in red, B2 is green, B4
When expressed in blue, the brightness pattern is t011101
10” barrel.

同、モノクロ表示の場合には輝度パターンを明度に基い
て作成できることはいうまでもない。
Similarly, in the case of monochrome display, it goes without saying that the brightness pattern can be created based on brightness.

さて、輝度パターンの書込に際してセンタCNTより輝
度パターンの先頭アドレス、色情報及び誤色の長さが指
令されるとマイクロコンピュータ1は予じめ記憶せられ
るプログラムによって該先頭アドレスを輝度制御メモリ
のアドレスに変換し、これをアドレスバッファ5に送出
する。
Now, when writing a brightness pattern, when the center CNT commands the start address, color information, and length of incorrect color of the brightness pattern, the microcomputer 1 stores the start address in the brightness control memory according to a pre-stored program. It is converted into an address and sent to the address buffer 5.

これと同時マイクロコンピュータは色情報及び輝度長を
制御部2に送出する。
At the same time, the microcomputer sends color information and luminance length to the control section 2.

今、先頭アドレスを(1,1)色情報を緑、輝度長な3
2ビツトとする。
Now, the first address is (1, 1), the color information is green, and the brightness length is 3.
It is assumed to be 2 bits.

伺、(1,1)は画面を1024X1024の画素に分
解したときの左スミの画素の位置を示す。
(1,1) indicates the position of the pixel in the left corner when the screen is divided into 1024×1024 pixels.

制御部2は色情報及びその長さを判断し、まず6ビツト
のデータ列を出力する。
The control unit 2 determines the color information and its length, and first outputs a 6-bit data string.

ここで上記データ列の最初の2ビツトは色コードを示し
、3〜6番目のビットはアドレスレジスタ7により指示
されたアドレスに対応する第1領域中のどの第2領域で
あるかを示すものである。
Here, the first two bits of the above data string indicate a color code, and the third to sixth bits indicate which second area in the first area corresponds to the address specified by the address register 7. be.

即ち第2図の第1領域A1 に着目すれば該領域A1中
の第2領域B1.B2.B3”、B4の位置はそれぞれ
1000.0100,0010゜0001で表わされる
That is, if we focus on the first area A1 in FIG. 2, the second area B1 in the area A1. B2. The positions of B3'' and B4 are respectively expressed as 1000.0100 and 0010°0001.

したがって第1領域A1の輝度パターンの書込みにおい
ては上記データ列は111000となる。
Therefore, when writing the luminance pattern in the first area A1, the data string becomes 111,000.

一方、ゲート6は輝度パターン書込中ばアドレスバッフ
ァ4の内容をアドレスレジスタ7に格納する如く動作し
ているから、該アドレスレジスタ7には000・・・・
・・01がセットされている。
On the other hand, since the gate 6 operates to store the contents of the address buffer 4 in the address register 7 during the luminance pattern writing, the address register 7 contains 000...
...01 is set.

同、アドレスレジスタ7は12ピツトのバイナリカウン
タで構成されており、従って下5ビットはX方向の第1
領域座標に、上7ビツトはY方向の第1領域の座標に対
応している。
Similarly, the address register 7 is composed of a 12-pit binary counter, so the lower 5 bits are the first one in the X direction.
In the area coordinates, the upper 7 bits correspond to the coordinates of the first area in the Y direction.

しかるにまず、制御部2よりREAD命令が出。However, first, the control unit 2 issues a READ command.

輝度制御メモリのアドレス1番地の内容(000000
00:が読出されマルチプレクサ9に入力される。
Contents of address 1 of brightness control memory (000000
00: is read out and input to the multiplexer 9.

これと同時に制御部2は前述のデータ111000をマ
ルチプレクサ10に出力する。
At the same time, the control section 2 outputs the aforementioned data 111000 to the multiplexer 10.

マルチプレクサ10は上記メモリ3より読出した輝度パ
ターンBSと制御部2からの出力とから第2領域B1
に対応するレジスタ100ビット位置に即ち1〜2ビツ
トに1”を、レジスタ1003〜8ビツトに輝度パター
ンBSの3〜8ビツト内容をセットする。
The multiplexer 10 selects a second area B1 from the brightness pattern BS read from the memory 3 and the output from the control unit 2.
1" is set in the 100 bit position of the register corresponding to the 100th bit, that is, the 1st to 2nd bits, and the contents of the 3rd to 8th bits of the brightness pattern BS are set in the register 1003 to 8th bit.

しかる後、WRI D命令が制御部2より出され、レジ
スタ10の内容(11000000)がアドレス1番地
に格納される。
Thereafter, a WRID command is issued from the control unit 2, and the contents of the register 10 (11000000) are stored at address 1.

これにより、第1領域A1のうち第2領域B、の輝度(
緑)がメモリ3に格納されたことになる。
As a result, the luminance of the second area B of the first area A1 (
green) is stored in memory 3.

次いで制御部2はREAD命令を出し再びアドレス1番
地の内容(11000000)を読出す。
Next, the control unit 2 issues a READ command and reads out the contents of address 1 (11000000) again.

これと同時に制御部2は110100のデータを出力す
る。
At the same time, the control unit 2 outputs data 110100.

マルチプレクサ10は前述と同様な動作により第2領域
B2 に対応するレジスタ10のビット位置に即ち3〜
4番目のビットに61”を、レジスタ10の1〜2.5
〜8ビツトには輝度パターンBS(11000000)
の1〜2,5〜8ビツトの内容をそれぞれセットする。
The multiplexer 10 operates in the same manner as described above to set bit positions of the register 10 corresponding to the second area B2, that is, 3 to 3.
61” in the 4th bit, 1 to 2.5 in register 10
~8 bits have brightness pattern BS (11000000)
The contents of bits 1 to 2 and 5 to 8 of are set respectively.

しかる後、WRITE命令が制御部2より出されレジス
タの内容(11110000)がアドレス1番地に書込
まれる。
Thereafter, a WRITE command is issued from the control unit 2, and the contents of the register (11110000) are written to address 1.

以後同様た動作を繰返えし、4回目のWRITE命令で
アドレス1番地に11111111が書込まれ、センタ
からの指令に基づくA1領域への輝度緑”の書込が終了
する。
Thereafter, the same operation is repeated, and 11111111 is written to the address 1 by the fourth WRITE command, and the writing of brightness green to the A1 area based on the command from the center is completed.

尚、センタからの輝度パターンの長さ指令が32ビツト
以上のときは、アドレスレジスタのアドレスを1つ進め
て同様な輝度書込を行えばよい。
Incidentally, when the brightness pattern length command from the center is 32 bits or more, the same brightness writing can be performed by advancing the address in the address register by one.

以下、同様に第1領域A1〜A4096の輝度パターン
を輝度制御メモリ3に書込むことができる。
Thereafter, the brightness patterns of the first areas A1 to A4096 can be written to the brightness control memory 3 in the same manner.

即ち、輝度パターンは画面メモリの容量の1/64に圧
縮されて記憶されたことになる。
In other words, the brightness pattern is compressed to 1/64 of the capacity of the screen memory and stored.

次に輝度パターンの読出について第4図に従って説明す
る。
Next, readout of the luminance pattern will be explained with reference to FIG.

書込時以外は第1図のゲート6はリフレッシュカウンタ
5の内容に基づ〈アドレスをアドレスレジスタ7に格納
するように働らく。
Gate 6 in FIG. 1 operates to store an address in address register 7 based on the contents of refresh counter 5 except when writing.

さて、リフレッシュカウンタ5は容量1024 ノXカ
ウンタとYカウンタ(10ビツトのバイナリカウンタ)
とを有しており、その内容は常に画素単位のビーム座標
位置を示している。
Now, refresh counter 5 has a capacity of 1024 and has an X counter and a Y counter (10-bit binary counter).
The content always indicates the beam coordinate position in pixel units.

しかるに、アドレスレジスタ7には画素単位の座標が第
1領域の座標に変換して格納される。
However, the coordinates of each pixel are converted into the coordinates of the first area and stored in the address register 7.

すなわち、第1領域はX方向では32個の画素毎に区分
されるからX−カウンタの上5行を、又Y方向では8画
素毎に区分されているからY−カウンタの上7行をそれ
ぞれ並列的にアドレスレジスタ7に格納することにより
画素単位の座標を第1領域の座標に変換、格納できる。
That is, the first area is divided into 32 pixels in the X direction, so the top 5 rows of the X-counter are divided, and in the Y direction, it is divided into 8 pixels, so the top 7 rows of the Y-counter. By storing the coordinates in parallel in the address register 7, coordinates in units of pixels can be converted and stored into coordinates in the first area.

第4図は輝度パターンを画素単位のパターンに変換する
ための実施例であり、DECI〜DEC4はデコーダ;
AR,AB 、AGはアンドゲート;SR,SB、S
Gは32ビツトのシフトレジスタ:WTPは書込みタイ
ミングパルス、BSは8ビツトの輝度パターン信号であ
る。
FIG. 4 shows an embodiment for converting a luminance pattern into a pixel-by-pixel pattern, DECI to DEC4 are decoders;
AR, AB, AG are AND gates; SR, SB, S
G is a 32-bit shift register, WTP is a write timing pulse, and BS is an 8-bit brightness pattern signal.

輝度パターン信号BSの1〜2ビット信号BS1〜BS
2はデコーダDECIに、3〜4ビット信号BS3〜B
S4はデコーダDEC2に、5〜6ビツト信号BS5〜
BS6はデコーダDEC3に、7〜8ビット信号BS7
〜BS8はデコーダDEC4にそれぞれ入力され、こk
でデコードされる。
1-2 bit signals BS1-BS of brightness pattern signal BS
2 is a 3 to 4 bit signal BS3 to B to the decoder DECI.
S4 sends 5 to 6 bit signals BS5 to decoder DEC2.
BS6 sends a 7- to 8-bit signal BS7 to the decoder DEC3.
~BS8 are respectively input to the decoder DEC4, and this
decoded with

入力信号がt00”であれば出力線lo。に、”01”
(赤)であれが出力線l。
If the input signal is "t00", "01" is sent to the output line lo.
(red) is the output line l.

1に、“10″(青)であれば出力線11oに、11″
′(緑)であれば出力線11□に論理″1′″を出力す
る。
1, if "10" (blue), output line 11o, 11"
' (green), a logic "1" is output to the output line 11□.

デコーダDECIはシフトレジスタSR,SB。Decoder DECI has shift registers SR and SB.

SGの1〜8ビツトに対応しており、同様にデコーダD
EC2〜4はそれぞれシフトレジスタSR。
It corresponds to 1 to 8 bits of SG, and similarly decoder D
EC2-EC4 are each shift registers SR.

SG、SBの9〜16ビツト、17〜24ビツト25〜
32ビツトに対応している。
SG, SB 9-16 bits, 17-24 bits 25-
It supports 32 bits.

シフトレジスタSRは赤色の画素単位のパターンを記憶
し、シフトレジスタSBは青色の画素単位のパターンを
記憶し、シフトレジスタSGは緑色の画素単位のパター
ンを記憶し、これらのパターンはそれぞれ文字パターン
を記憶する画面メモリのリフレッシュ動作と同期して1
ビツトづつシフトされる。
The shift register SR stores a red pixel-by-pixel pattern, the shift register SB stores a blue pixel-by-pixel pattern, and the shift register SG stores a green pixel-by-pixel pattern, and each of these patterns stores a character pattern. 1 in synchronization with the refresh operation of the screen memory to be stored.
Shifted bit by bit.

シフトレジスタSR,SB、SGの出力はそれぞれアン
トゲ−)AR,AB 、AGの一方の入力端子に接続さ
れ、各アンドゲートの他方の入力端子には画面メモリよ
り読出された文字ビデオ信号CvSが入力され、その出
力はそれぞれカラーブラウン管の赤色用電子銃のカソー
ドRK、青色用電子銃のカソードBK、緑色用電子銃ツ
カ:/−)”GKK与えられた文字のカラー表示を行う
The outputs of the shift registers SR, SB, and SG are connected to one input terminal of the AND gates AR, AB, and AG, respectively, and the character video signal CvS read from the screen memory is input to the other input terminal of each AND gate. The outputs are respectively the cathode RK of the red electron gun, the cathode BK of the blue electron gun, and the cathode BK of the blue electron gun of the color cathode ray tube, and the color display of the given character.

デコーダDEC1〜4の各出力線l。Each output line l of decoders DEC1 to DEC4.

1(赤)はそれぞれシフトレジスタSRの1〜8.9〜
16゜17〜24.25〜32ビツトに接続、され;又
各出力線11o(青)はそれぞれシフトレジスタSHの
1〜8,9〜16 、17〜24.25〜32ビツトに
、更に各出力線11□(緑)はそれぞれシフトレジスタ
SGの1〜8.9〜16.17〜24゜25〜32ビツ
トに接続されている。
1 (red) corresponds to 1 to 8.9 of shift register SR, respectively.
Each output line 11o (blue) is connected to bits 1 to 8, 9 to 16, 17 to 24, and 25 to 32 of the shift register SH; The lines 11□ (green) are connected to bits 1 to 8.9 to 16.17 to 24 degrees and 25 to 32 degrees of the shift register SG, respectively.

しかるに輝度パターン信号SBが01011011であ
ればシフトレジスタSRの1〜16ビツトには′1″が
つまり他はtt Ojj、シフトレジスタSBの17〜
24ビツトには1゛1”がつまり他は”0”、シフトレ
ジスタSGの25〜32ビツトには1”がつまり他はt
tOtyとなる。
However, if the brightness pattern signal SB is 01011011, the 1 to 16 bits of the shift register SR are set to '1', the others are tt Ojj, and the 17 to 16 bits of the shift register SB are set to '1'.
24 bits contain 1", the others are "0", and 25 to 32 bits of the shift register SG contain 1", the others are t.
It becomes tOty.

即ち、第1領域における第2領域を単位とした輝度パタ
ーンBSは画素単位の輝度パターンに変換されてシフト
レジスタ5R−8Gに記憶されたことになる。
That is, the brightness pattern BS in units of the second area in the first area is converted into a brightness pattern in units of pixels and stored in the shift registers 5R-8G.

以後、各シフトレジスタをリフレッシュと同期して1ビ
ツトづつシフトしたから出力すればアンドゲートAR−
AGを介して各カソードに与えられ所望のカラー表示が
行われることになる。
After that, each shift register is shifted one bit at a time in synchronization with the refresh, and if it is output, the AND gate AR-
The light is applied to each cathode via AG to display a desired color.

32ビツトのシフトが完了すれば第1図のアドレスレジ
スタ7の内容は1歩進し該アドレスに格納されている輝
度パターンが続出され再びシフトレジスタ5R−8Gに
セットされる。
When the 32-bit shift is completed, the contents of the address register 7 in FIG. 1 are incremented by one step, and the luminance patterns stored at the address are sequentially output and set in the shift registers 5R-8G again.

以後同様に動作し、CRTには輝度制御メモリに記憶せ
られた輝度パターンに応じた文字のカラー表示を行うこ
とができる。
Thereafter, it operates in the same manner, and characters can be displayed in color on the CRT in accordance with the brightness pattern stored in the brightness control memory.

以上、本発明によれば予め表示したい輝度パターン(カ
ラー、明度)を画面メモリとは別に設けた輝度制御メモ
リに記憶させておき、該輝度パターンをリフレッシュと
同期して出力するようにたっているから高速かつ制御の
簡単なきめの細かい文字の輝度制御ができる。
As described above, according to the present invention, the brightness pattern (color, brightness) to be displayed is stored in advance in a brightness control memory provided separately from the screen memory, and the brightness pattern is output in synchronization with refresh. Allows fine-grained character brightness control that is fast and easy to control.

又、輝度制御メモリには輝度パターンを画面メモリの容
量の1/64に圧縮記憶せしめ、読出しの際これを画素
単位の輝度パターンに変換する如き構成しているから輝
度メモリの容量を極めて小にできる。
In addition, the brightness control memory is configured to store the brightness pattern compressed to 1/64 of the capacity of the screen memory, and when read out, converts it into a brightness pattern for each pixel, so the capacity of the brightness memory is extremely small. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る輝度制御方式の一実施例、第2図
は輝度パターンと画素の対応関係を示すもの、第3図は
1画面を多数の第1領域に分割した図、第4図は輝度パ
ターンを画素単位のパターンに変換するための実施例で
ある。 図中、1はマイクロコンピュータ、2は制御部、3は輝
度制御メモリ、4はアドレスバッファ、5はリフレッシ
ュカウンタ、6はゲート、7はアドレスレジスタ、BS
は輝度パターン、A1−A4096は第1領域、DEC
1〜4はデコーダ、SR,SB。 SGはシフトレジスタである。
FIG. 1 shows an example of the brightness control method according to the present invention, FIG. 2 shows the correspondence between brightness patterns and pixels, FIG. 3 shows one screen divided into a number of first areas, and FIG. The figure shows an example for converting a brightness pattern into a pixel-by-pixel pattern. In the figure, 1 is a microcomputer, 2 is a control unit, 3 is a brightness control memory, 4 is an address buffer, 5 is a refresh counter, 6 is a gate, 7 is an address register, BS
is the brightness pattern, A1-A4096 is the first area, DEC
1 to 4 are decoders, SR, and SB. SG is a shift register.

Claims (1)

【特許請求の範囲】 1 画面をn1×m1 の画素より成る第1の領域に分
割し、更に該第1の領域をn2Xm2(n2≦n1.m
2≦m、 )の画素より戊る第2の領域に分割し、前
記第1の領域の輝度制御情報列を前記第2の領域を単位
として構成して画面メモリとは別に設けた輝度制御情報
メモリに予め圧縮して記憶せしめておき、前記画面メモ
リのリフレッシュと同期して前記輝度制御メモリより輝
度制御情報列を続出し画面の輝度を制御することを特徴
とする輝度制御方式。 2 前記m1 を1文字を表示するために割当てられた
X方向の画素数とすることを特徴とする特許請求の範囲
第1項記載の輝度制御方式。 3 前記第2の領域の輝度制御情報はカラーを意味する
ことを特徴とする特許請求の範囲第1項記載の輝度制御
方式。 4 前記第2の領域の輝度制御情報は明度を意味するこ
とを特徴とする特許請求の範囲第1項記載の輝度制御方
式。
[Claims] 1. The screen is divided into a first area consisting of n1×m1 pixels, and the first area is further divided into n2×m2 (n2≦n1.m
Luminance control information divided into a second area defined by pixels of 2≦m, ), and configured with the brightness control information string of the first area using the second area as a unit, and provided separately from the screen memory. A brightness control method characterized in that the brightness control information is compressed and stored in a memory in advance, and a brightness control information string is successively outputted from the brightness control memory in synchronization with refreshing of the screen memory to control the brightness of the screen. 2. The brightness control method according to claim 1, wherein m1 is the number of pixels in the X direction allocated to display one character. 3. The brightness control method according to claim 1, wherein the brightness control information of the second area means color. 4. The brightness control method according to claim 1, wherein the brightness control information of the second area means brightness.
JP51160257A 1976-12-29 1976-12-29 Brightness control method Expired JPS5831590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51160257A JPS5831590B2 (en) 1976-12-29 1976-12-29 Brightness control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51160257A JPS5831590B2 (en) 1976-12-29 1976-12-29 Brightness control method

Publications (2)

Publication Number Publication Date
JPS5384423A JPS5384423A (en) 1978-07-25
JPS5831590B2 true JPS5831590B2 (en) 1983-07-07

Family

ID=15711085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51160257A Expired JPS5831590B2 (en) 1976-12-29 1976-12-29 Brightness control method

Country Status (1)

Country Link
JP (1) JPS5831590B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5887589A (en) * 1981-11-19 1983-05-25 シャープ株式会社 Display employing crt
CN107577583B (en) * 2017-09-13 2020-06-16 深圳市嘉合劲威电子科技有限公司 Synchronous lighting method and device for memory bank

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5145955U (en) * 1974-09-30 1976-04-05

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5145955U (en) * 1974-09-30 1976-04-05

Also Published As

Publication number Publication date
JPS5384423A (en) 1978-07-25

Similar Documents

Publication Publication Date Title
JP2632845B2 (en) Color palette system
JP2632844B2 (en) Color palette system
US4559533A (en) Method of electronically moving portions of several different images on a CRT screen
CA1262784A (en) Color image display system
JP3372695B2 (en) Computer workstation and display update method
US5977946A (en) Multi-window apparatus
JPS6025794B2 (en) color graphic display device
JPH0426471B2 (en)
JPH0375873B2 (en)
US3955189A (en) Data display terminal having data storage and transfer apparatus employing matrix notation addressing
JPS6230298A (en) Image processor
JPS5831590B2 (en) Brightness control method
JP4815749B2 (en) Image processing device
JPS6335265B2 (en)
JPS5840754B2 (en) Key line display method
US4291306A (en) Figure displaying device
JP2562727B2 (en) Display microcomputer
JP3292960B2 (en) Circuit for translating pixel data stored in a frame buffer into pixel data to be displayed on an output display of a computer device
SU1413647A1 (en) Image shaping apparatus
JPS61273584A (en) Display unit
JPS5854381A (en) Display
JPS62179070A (en) Memorizing system for buffer memory in picture display device
JPS62245386A (en) Character display device
JPS6318219B2 (en)
JPS62136694A (en) Color graphic apparatus