JPS5831536A - 半導体窒化物層の形成方法 - Google Patents
半導体窒化物層の形成方法Info
- Publication number
- JPS5831536A JPS5831536A JP56129739A JP12973981A JPS5831536A JP S5831536 A JPS5831536 A JP S5831536A JP 56129739 A JP56129739 A JP 56129739A JP 12973981 A JP12973981 A JP 12973981A JP S5831536 A JPS5831536 A JP S5831536A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- atmosphere
- nitrogen
- film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体窒化物層の形成方法に関するものである
。
。
近卑、集積回路の小型化の要求にともない、ＭＯ８型ト
ランジスタのゲート絶縁膜も１００１程度の薄さのもの
が要求されている。ところがこのゲート絶縁膜として従
来用いられていた８ ４０．膜は、あ鵞り薄くすると次
のような問題を生じ、好蒙しくなかった。即ち、 （１）、１００λ４１ｉ１＆の旧Ｏ！膜ではリン魁瀧尋
の安定化処理がで舎ないので、汚染防止のためのマスク
作用がなく、保饅皮膜又は安定化膜として役立たない。
ランジスタのゲート絶縁膜も１００１程度の薄さのもの
が要求されている。ところがこのゲート絶縁膜として従
来用いられていた８ ４０．膜は、あ鵞り薄くすると次
のような問題を生じ、好蒙しくなかった。即ち、 （１）、１００λ４１ｉ１＆の旧Ｏ！膜ではリン魁瀧尋
の安定化処理がで舎ないので、汚染防止のためのマスク
作用がなく、保饅皮膜又は安定化膜として役立たない。
（２）、膜厚が薄いので、ピンホールや膜厚の不均一さ
が顕著となり、製造技術上の問題が残る。
が顕著となり、製造技術上の問題が残る。
＋３１．８４０！膜とゲート電極との反応によってゲー
ト酸化膜の厚さが更に減少し、トンネル効果のためにゲ
ート電極と半導体基板との間が導通してしｔう。
ト酸化膜の厚さが更に減少し、トンネル効果のためにゲ
ート電極と半導体基板との間が導通してしｔう。
従って、半導体業界ではこの８ｉ０！膜に代わるゲート
絶縁膜を模索しているが、現在のところ適切な材料が見
出されていない。
絶縁膜を模索しているが、現在のところ適切な材料が見
出されていない。
一方８１１Ｎ、勢の窒化シリコン（８１ｘＮｙ）は、こ
のＳｔＯ，膜に代わるゲート絶縁膜としての有力候補で
あるが、従来特にその製造方法に難があって、いｔだ実
用化されるには至っていない。例えは、８ｉ、Ｎ、膜を
形成する場合、通常、ＮＨ，ガス等の窒素含有雰囲気中
でＳムを直接窒化することにより行われるが、このよう
な雰囲気中には、不可避的に、残音空気等からの０意が
僅かながら存在している。
のＳｔＯ，膜に代わるゲート絶縁膜としての有力候補で
あるが、従来特にその製造方法に難があって、いｔだ実
用化されるには至っていない。例えは、８ｉ、Ｎ、膜を
形成する場合、通常、ＮＨ，ガス等の窒素含有雰囲気中
でＳムを直接窒化することにより行われるが、このよう
な雰囲気中には、不可避的に、残音空気等からの０意が
僅かながら存在している。
一方、一般に、窒化膜の成長速度は、酸化膜のそれと比
較して１０〜１００倍位遅く、上記窒化膜の形成時には
酸化も同時に進行する。それゆえ、従来の方法により形
成された窒化膜には相当量の酸素が混入し、このため、
素子の電気的な特性がかなり損なわれていた。例えば、
ＮＨ，をｊ’１Ｖ１００−含有した５ ＆９／ｄの雰囲
気中においてシリコンウェハを１，１００ Ｃで５時間
処理し、こねによってウェハ表面に形成された窒化膜の
組成をオージェ電子の分光分析により測定したが、窒化
膜の組成は、膜中央部で８１０ｏ、ｓ Ｎ１．ア、膜表
面近傍部分において８１０ａ、ｓＮｌ、ｙとなり、かな
りの酸素を含有していることが分った。
較して１０〜１００倍位遅く、上記窒化膜の形成時には
酸化も同時に進行する。それゆえ、従来の方法により形
成された窒化膜には相当量の酸素が混入し、このため、
素子の電気的な特性がかなり損なわれていた。例えば、
ＮＨ，をｊ’１Ｖ１００−含有した５ ＆９／ｄの雰囲
気中においてシリコンウェハを１，１００ Ｃで５時間
処理し、こねによってウェハ表面に形成された窒化膜の
組成をオージェ電子の分光分析により測定したが、窒化
膜の組成は、膜中央部で８１０ｏ、ｓ Ｎ１．ア、膜表
面近傍部分において８１０ａ、ｓＮｌ、ｙとなり、かな
りの酸素を含有していることが分った。
本発明はこのような問題点に鑑みてなされたものであっ
て、窒化膜中への酸素の混入量を減少させて特性の喪い
素子を得ることのできる半導体会化物層の形成方法を提
供しようとするものである。
て、窒化膜中への酸素の混入量を減少させて特性の喪い
素子を得ることのできる半導体会化物層の形成方法を提
供しようとするものである。
この目的は本発明化より次のようにして達成される嘔即
ち、本発明においては、窒素を含有した非酸化気体を主
成分とする１気圧以下の雰囲気中で、半導体層を有する
基体を熱処理することにより、前記半導体層の表面に窒
化物層を形成するようにしている。このように低圧の雰
囲気を用いることにより、窒化膜中への酸素の混入量を
減少させることができる。
ち、本発明においては、窒素を含有した非酸化気体を主
成分とする１気圧以下の雰囲気中で、半導体層を有する
基体を熱処理することにより、前記半導体層の表面に窒
化物層を形成するようにしている。このように低圧の雰
囲気を用いることにより、窒化膜中への酸素の混入量を
減少させることができる。
なお、本発明において、「窒素を含有した非酸化性気体
」とは、窒素１００％の場合の他、窒素を添付図面に示
すように、シリコン等の９化速度はＮＨ，ガス等の圧力
には殆ど依存しないが、その酸化速度はＯ，ガスの圧力
ζこ依存し、０．ガスの圧力が小さい程その酸化速度は
小さくなる。即ち、図面において、曲線Ａは、０．ガス
によりシリコンウェハを１，１００Ｃで２時間酸化処理
したときの膜厚の変化を示し、一方、曲＃ＢはＮＨ，ガ
スにより同様のシリコンウェハを１，１００Ｃで５時間
窒化処理したときの膜厚の変化を示している。横軸は夫
々Ｏ，ガス又はＮＨ，ガスの分圧である。なお、夫々の
分圧が１気圧よりも小さいときには、Ｎ重ガスを混合し
て、全体の雰囲気を１気圧としている。
」とは、窒素１００％の場合の他、窒素を添付図面に示
すように、シリコン等の９化速度はＮＨ，ガス等の圧力
には殆ど依存しないが、その酸化速度はＯ，ガスの圧力
ζこ依存し、０．ガスの圧力が小さい程その酸化速度は
小さくなる。即ち、図面において、曲線Ａは、０．ガス
によりシリコンウェハを１，１００Ｃで２時間酸化処理
したときの膜厚の変化を示し、一方、曲＃ＢはＮＨ，ガ
スにより同様のシリコンウェハを１，１００Ｃで５時間
窒化処理したときの膜厚の変化を示している。横軸は夫
々Ｏ，ガス又はＮＨ，ガスの分圧である。なお、夫々の
分圧が１気圧よりも小さいときには、Ｎ重ガスを混合し
て、全体の雰囲気を１気圧としている。
この結果から明らかなように、窒化膜の成長速炭はＮＨ
，ガスの分圧に殆ど依存しないが、酸化膜の成長速度は
０．ガスの分圧に依存し、０．ガスの分圧が小さい程酸
化速度が小さくなる。このことから、窒化膜への酸素の
混入量を少なくするには、雰囲気中のＯ，ガスの分圧を
小さくすれば良いことが分る。しかしながら、実際問題
として、窒化雰囲気中ζこ不可避的に混入するＯ、ガス
の分圧のみをコントロールすることは全く不可能である
。そこで、本発明者らは、窒化膜の成長速度がＮＨ，ガ
ス等の分圧に殆ど依存しないことに着目し、雰囲気全体
の圧力を小さくするこきによって混入偽ガスの分圧を小
さくシ、これにより、告化膜への酸素の混入量を減少さ
せ得ることを見出したのである。
，ガスの分圧に殆ど依存しないが、酸化膜の成長速度は
０．ガスの分圧に依存し、０．ガスの分圧が小さい程酸
化速度が小さくなる。このことから、窒化膜への酸素の
混入量を少なくするには、雰囲気中のＯ，ガスの分圧を
小さくすれば良いことが分る。しかしながら、実際問題
として、窒化雰囲気中ζこ不可避的に混入するＯ、ガス
の分圧のみをコントロールすることは全く不可能である
。そこで、本発明者らは、窒化膜の成長速度がＮＨ，ガ
ス等の分圧に殆ど依存しないことに着目し、雰囲気全体
の圧力を小さくするこきによって混入偽ガスの分圧を小
さくシ、これにより、告化膜への酸素の混入量を減少さ
せ得ることを見出したのである。
本発明においては、実用的に好ましい特性の窃化物層を
得るために雰囲気全体の圧力を１気圧以下としている。
得るために雰囲気全体の圧力を１気圧以下としている。
この雰囲気の主成分であるｉ！Ｉ素含有非酸化性気体と
しては、窒＊（Ｎ＊）ガスを用いても良いが、例えはア
ンモニア（ＮＨｓ）やヒドラジン（Ｎ＊Ｈ＊）のように
比較的活性化された窒素原子を含有するガスがより好ま
しい。ただしヒドラジンを用いる場合には、爆発性があ
るので、Ｎ、）ｉ、 ・［０１％のように安定化された
ものを用いるのが好ましい。才た窒素含有雰囲気として
、窒素ガス等に高周波をかけて窒素原子を励起状態にし
たものを用いると２もできる。
しては、窒＊（Ｎ＊）ガスを用いても良いが、例えはア
ンモニア（ＮＨｓ）やヒドラジン（Ｎ＊Ｈ＊）のように
比較的活性化された窒素原子を含有するガスがより好ま
しい。ただしヒドラジンを用いる場合には、爆発性があ
るので、Ｎ、）ｉ、 ・［０１％のように安定化された
ものを用いるのが好ましい。才た窒素含有雰囲気として
、窒素ガス等に高周波をかけて窒素原子を励起状態にし
たものを用いると２もできる。
次に１本発明を実施例化つき説明する。
ホウ素をドープした１０〜１５Ω−澤の（００１）Ｏ２
結晶から切り出したものをつや出し研皐してシリコンウ
ェハを作製した。このウエノ１を、高純度のＮＨ，ガス
（推定酸素含有量はｌｐｐｍ以下）空番こおいて１，１
００ｔ：’で５時間熱処理した。ＮＨ，ガスの圧力は、
５〜／ｓｆ （比較例）、１峙／ｄ（実施例）、１０”
ｋｌｌ／ｃｄ （ｌｌＩ施例月こ夫々コントロールし
た。
結晶から切り出したものをつや出し研皐してシリコンウ
ェハを作製した。このウエノ１を、高純度のＮＨ，ガス
（推定酸素含有量はｌｐｐｍ以下）空番こおいて１，１
００ｔ：’で５時間熱処理した。ＮＨ，ガスの圧力は、
５〜／ｓｆ （比較例）、１峙／ｄ（実施例）、１０”
ｋｌｌ／ｃｄ （ｌｌＩ施例月こ夫々コントロールし
た。
この熱処理後、各ウェハ表面に成長した窒化膜の膜厚及
び組成を夫々測定した。なお、膜厚はエリプソメータに
より、砿た、組成はオージェ電子の分光分析により夫々
測定した。
び組成を夫々測定した。なお、膜厚はエリプソメータに
より、砿た、組成はオージェ電子の分光分析により夫々
測定した。
得られた窒化膜の厚さは、いずれの例においても４８±
５＾で大差なかった。しかしながら、その組成には比較
的大きな差が見出された。即ち、５１ｃｙ／ｃｄの圧力
下で処理された窒化膜における窒素と酸素との含有モル
比Ｎ１０は約５．５であったが、１＃鷹の場合には約５
．９．１１！に、 １０−”ｋｉｆ／ａｄの場合には約
８１であった。このことから、熱処理時の雰囲気圧力を
下ける程、高純度の窒化膜が得られることが分る。
５＾で大差なかった。しかしながら、その組成には比較
的大きな差が見出された。即ち、５１ｃｙ／ｃｄの圧力
下で処理された窒化膜における窒素と酸素との含有モル
比Ｎ１０は約５．５であったが、１＃鷹の場合には約５
．９．１１！に、 １０−”ｋｉｆ／ａｄの場合には約
８１であった。このことから、熱処理時の雰囲気圧力を
下ける程、高純度の窒化膜が得られることが分る。
以上説明したように、本発明においては、雰囲気圧力を
１気圧以下とすることによって混入０．ガスの分圧を下
けているので、窒化物層に混入する酸素の量を減少させ
ることができて、電気的特性の嵐い半導体素子を得るこ
とができる。
１気圧以下とすることによって混入０．ガスの分圧を下
けているので、窒化物層に混入する酸素の量を減少させ
ることができて、電気的特性の嵐い半導体素子を得るこ
とができる。
図面はＯ，ガス又はＮＨ，ガスの分圧と形成される酸化
膜及び窒化膜の膜厚との関係を示すグラフである。 代理人 ±ｍ 膀 ｌ 松材 修
膜及び窒化膜の膜厚との関係を示すグラフである。 代理人 ±ｍ 膀 ｌ 松材 修
Claims (1)
- １１素を含有した非酸化性気体を主成分とする１気圧以
下の雰囲気中で、半導体層を有する基体を熱処理するこ
とにより、前記半導体層の表面番ζ窒化物層を形成する
よう番こした半導体窒化物層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129739A JPS5831536A (ja) | 1981-08-19 | 1981-08-19 | 半導体窒化物層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129739A JPS5831536A (ja) | 1981-08-19 | 1981-08-19 | 半導体窒化物層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831536A true JPS5831536A (ja) | 1983-02-24 |
Family
ID=15017006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56129739A Pending JPS5831536A (ja) | 1981-08-19 | 1981-08-19 | 半導体窒化物層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831536A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264724A (en) * | 1989-02-13 | 1993-11-23 | The University Of Arkansas | Silicon nitride for application as the gate dielectric in MOS devices |
| JPH076748U (ja) * | 1992-09-02 | 1995-01-31 | 秀明 高橋 | ワイヤロープ合金ソケット止め部の健全性診断装置 |
-
1981
- 1981-08-19 JP JP56129739A patent/JPS5831536A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264724A (en) * | 1989-02-13 | 1993-11-23 | The University Of Arkansas | Silicon nitride for application as the gate dielectric in MOS devices |
| JPH076748U (ja) * | 1992-09-02 | 1995-01-31 | 秀明 高橋 | ワイヤロープ合金ソケット止め部の健全性診断装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5464783A (en) | Oxynitride-dioxide composite gate dielectric process for MOS manufacture | |
| EP0010910B1 (en) | Method for forming an insulating film layer on a semiconductor substrate surface | |
| US7923336B2 (en) | High-k dielectric film, method of forming the same and related semiconductor device | |
| EP1001468A1 (en) | Rare earth oxide layer on a GaAs- or GaN-based semiconductor body | |
| JPS58156523A (ja) | 酸化シリコン層の形成方法 | |
| US8372697B2 (en) | Digital oxide deposition of SiO2 layers on wafers | |
| US6518200B2 (en) | Graded composite layer and method for fabrication thereof | |
| JPS5587444A (en) | Method of forming insulating film on semiconductor surface | |
| JP2000195859A (ja) | 高誘電体膜形成方法 | |
| JP2004153256A (ja) | シリコン基板の複合面に酸化膜を形成する方法 | |
| JPS5831536A (ja) | 半導体窒化物層の形成方法 | |
| US20010001074A1 (en) | Controllable oxidation technique for high quality ultra-thin gate oxide | |
| JPH05145078A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| US6992020B2 (en) | Method of fabricating semiconductor device | |
| US4353936A (en) | Method of manufacturing semiconductor device | |
| US6579614B2 (en) | Structure having refractory metal film on a substrate | |
| US4331710A (en) | Method of forming an insulation film on semiconductor device surface | |
| JPS6039837A (ja) | 絶縁膜の成長方法 | |
| US20060094259A1 (en) | Forming gas anneal process for high dielectric constant gate dielectrics in a semiconductor fabrication process | |
| JPS6060770A (ja) | 半導体記憶装置 | |
| US3843398A (en) | Catalytic process for depositing nitride films | |
| US20040023454A1 (en) | Method for utilizing re-oxidation of nitride layer to form super thin nitride gate oxide layer | |
| US6544907B1 (en) | Method of forming a high quality gate oxide layer having a uniform thickness | |
| JPS6442867A (en) | Mis-type nonvolatile memory and manufacture thereof | |
| JPH02262358A (ja) | 半導体装置 |