JPS5830225A - Analog-to-digital converter - Google Patents

Analog-to-digital converter

Info

Publication number
JPS5830225A
JPS5830225A JP12854581A JP12854581A JPS5830225A JP S5830225 A JPS5830225 A JP S5830225A JP 12854581 A JP12854581 A JP 12854581A JP 12854581 A JP12854581 A JP 12854581A JP S5830225 A JPS5830225 A JP S5830225A
Authority
JP
Japan
Prior art keywords
input
analog
inverter
level
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12854581A
Other languages
Japanese (ja)
Inventor
Fumihisa Nakamura
中村 文久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12854581A priority Critical patent/JPS5830225A/en
Publication of JPS5830225A publication Critical patent/JPS5830225A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/36Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To easily realize a monolithic integrated circuit, by constituting so that an input terminal is connected in common, and input threshold voltage executes A/D conversion by plural invertor groups different each other. CONSTITUTION:Thie A/D converter is constituted of an MOS transistor, and is constituted by connecting in common plural invertor groups INV1-INVn having each different input threshold voltage, to an input terminal IN of an analog signal, and additionally providing output terminals O1-On, respectively. Subsequently, the analog signal is supplied to the input terminal IN, and a digital signal which becomes an L level or an H level in accordance with a different threshold level of each invertor is obtained from the output terminals O1-On.

Description

【発明の詳細な説明】 本発明はアナログ入力信号をディジタル出力信号に変換
する装置に関するもので、特に高精度なコンパレータや
ディジタル・アナログ変換装置を必要とせず、モノリシ
ック集積回路化、特にMO8型集積回路への応用が容易
なアナログ・ディジタル変換装置を提供することを目的
とする。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for converting an analog input signal into a digital output signal, which eliminates the need for particularly high-precision comparators and digital-to-analog conversion devices, and allows monolithic integration, particularly MO8 type integration. The purpose of the present invention is to provide an analog-to-digital conversion device that is easy to apply to circuits.

アナログ入力信号をディジタル出力信号に変換するアナ
ログ・ディジタル変換装置(以下A−D変換装置と略す
)は、情報量をディジタル量で処理するディジタルコン
ピュータ等のディジタル信、号処理装置の発展に伴い、
その必要性は急速に高まりつつある。現在、高精度なA
−D変換方式については、所要の変換速度及び精度を考
慮して低速領域では二重積分型が中速では逐次比較型が
中心となっている。これらは、オペレーショナルアンプ
、コンパレータ、基準電圧発生源、D−A変換装置等か
ら構成される。そのため、■複雑な回路構成を簡略化す
る。■各装置を高速動作させる。
Analog-to-digital converters (hereinafter referred to as A-D converters), which convert analog input signals to digital output signals, have evolved with the development of digital signals and signal processing devices such as digital computers that process information in digital amounts.
The need for this is rapidly increasing. Currently, high-precision A
Regarding the -D conversion method, in consideration of the required conversion speed and accuracy, a double integral type is mainly used in a low speed region, and a successive approximation type is mainly used in a medium speed region. These are comprised of an operational amplifier, a comparator, a reference voltage generation source, a DA converter, and the like. Therefore, ■ Simplify the complicated circuit configuration. ■Make each device operate at high speed.

■高精度な動作精度を確保する等が要求される。■It is required to ensure high operational accuracy.

捷だ比較的簡易なものとして、バリアプル・スレシホー
ルド・フラッシュ型A−D変換装置があるが、このA−
D変換装置でも出力ディジタルビット数と同数の高精度
なり−A変換装置及びコンパレータが必要である。その
結果、各回路機能装置内部の特性の微調整等がしにくい
モノリシック集積回路では、実現しにくい技術的問題が
あった。
A variable threshold flash type A-D converter is a relatively simple device, but this A-D converter is relatively simple.
The D converter also requires the same number of high-precision A-A converters and comparators as the number of output digital bits. As a result, there are technical problems that make it difficult to realize monolithic integrated circuits in which it is difficult to fine-tune the internal characteristics of each circuit functional device.

一方、精度及び動作速度は前述の程度はどには必要とし
ない低価格でしかもモノリシック集積回路化の容易なA
−D変換装置の市場のニーズも高い。
On the other hand, accuracy and operating speed are not required at the above-mentioned level.
-The market needs for D conversion devices are also high.

本発明は、従来の欠点に鑑み、特にモノリシック集積回
路化が低価格で実現できることを目的とした新規な構成
のA−D変換装置を提供するものであり、その一実施例
の構成を第1図で示す。
In view of the drawbacks of the conventional art, the present invention provides an A-D converter with a new configuration particularly aimed at achieving monolithic integration at a low cost. Illustrated in the diagram.

第1図のA−D変換装置は、同一ノードINにアナログ
信号の入力される入力端子がそれぞれ接続されるととも
に、入力しきい値電圧の異なるn個(nは2以上の整数
)のインバータ群1Nv1〜INVnから構成され、各
インバータには各々出力端子o1〜Onが付設されてい
る。第2図は、第1図で示すA−D変換装置のインバー
タ群I NV1〜I N V nのそれぞれの入力電圧
VINに対する出力電圧V。utの特性を示す図であり
、インバーターNViの入力電圧■工N−出力電圧■。
The A-D converter shown in FIG. 1 has input terminals to which analog signals are input connected to the same node IN, and a group of n inverters (n is an integer of 2 or more) having different input threshold voltages. 1Nv1 to INVn, and output terminals o1 to On are attached to each inverter, respectively. FIG. 2 shows the output voltage V with respect to the input voltage VIN of each of the inverter groups I NV1 to I NV n of the A/D converter shown in FIG. 1. ut is a diagram illustrating the characteristics of the inverter NVi, where the input voltage (input voltage) - output voltage (input voltage).

ut特性をTiで示し、その入力しきい値電圧をvS 
W iで示す。なお、入力しきい値電圧vSWiは出力
電圧vOu□が入力電圧vINiと等しくなる入力電圧
値vINiと定義する。
The ut characteristic is denoted by Ti, and its input threshold voltage is vS
Indicated by Wi. Note that the input threshold voltage vSWi is defined as the input voltage value vINi at which the output voltage vOu□ becomes equal to the input voltage vINi.

第3図に、本発明のA−D変換装置の基本的動作を示す
。今、本発明のA−D変換装置の入力端子INに入力信
号1が印加された場合を考える。
FIG. 3 shows the basic operation of the A/D converter of the present invention. Now, consider a case where input signal 1 is applied to the input terminal IN of the A/D converter of the present invention.

入力信号1の入力電圧が0電位から増加しvswlを越
えると、インバーターNv1の出力端子o1には゛H″
レベルからL″ レベルに変化するディジタル信号出力
が得られる。同様にしてインバーターNVi(iは1か
らnまでの整数)の入力電圧vINが入力しきい値電圧
vswiを通過する時点で、このインバーターNViに
対応した出力端子0、に”H″レベルら”L”レベルに
変化するディジタル出力信号が得られる。
When the input voltage of input signal 1 increases from 0 potential and exceeds vswl, the output terminal o1 of inverter Nv1 becomes ``H''.
A digital signal output that changes from the level to the L'' level is obtained.Similarly, at the point when the input voltage vIN of the inverter NVi (i is an integer from 1 to n) passes the input threshold voltage vswi, the inverter NVi A digital output signal that changes from "H" level to "L" level is obtained at output terminal 0 corresponding to .

すなわちアナログ入力電圧Vswiに対して01〜O,
=”L”レベル O1+1〜on=@H”レベル カるnビットのディジタル信号に変換されて出力される
。言い換えれば アナログ入力電圧 vSWi −vSWi −1 vSWi +         <vswt<vSVV
i”に対してインバーターNViの出力端子Oiに”H
”レベルから“Lルベルに変化するディジタル信号に量
子化されて出力される。
That is, 01 to O for the analog input voltage Vswi,
= "L" level O1+1~on = @H" level is converted into an n-bit digital signal and output. In other words, analog input voltage vSWi - vSWi -1 vSWi + < vswt < vSVV
i”, the output terminal Oi of the inverter NVi is “H”
It is quantized into a digital signal that changes from "level" to "L level" and is output.

以上本発明のA−D変換装置の動作を入力電圧が0電位
から増加してvSWiを越える場合を例にとり説明をし
たが、逆に入力電圧をvSWi電位から0電位まで減少
させた場合も応用できることは明らかである。この時、
入力電圧vINが各入力しきい値電圧VSWiを通過す
る時点でこの入力しきい値電圧vSVviに対応したイ
ンバータINViの出力端子0.には、“L″レベルら
“H″レベル変化するディジタル出力信号が得られる。
The operation of the A-D converter of the present invention has been explained above using as an example the case where the input voltage increases from 0 potential and exceeds vSWi, but it can also be applied when the input voltage decreases from vSWi potential to 0 potential. It is clear that it can be done. At this time,
At the time when the input voltage vIN passes through each input threshold voltage VSWi, the output terminal 0. In this case, a digital output signal that changes from "L" level to "H" level is obtained.

第4図にインバータを相補型MO8(以下CMO8と略
す)インバータで構成した例を示す。入力端子2はA−
D変換装置の入力端子INに接続され、出力端子3はA
−D変換装置の出力端子O1となる。このCMOSイン
バータの入力しきい値電圧vswは、出力電圧V。ut
が入力電圧vinと等しく々る入力電圧値と定義すると
、 で示される。ここで IVTPl  :  PチャネルMO8)ランジスタ4
のしきい値電圧。
FIG. 4 shows an example in which the inverter is a complementary MO8 (hereinafter abbreviated as CMO8) inverter. Input terminal 2 is A-
It is connected to the input terminal IN of the D conversion device, and the output terminal 3 is connected to the A
This becomes the output terminal O1 of the -D conversion device. The input threshold voltage vsw of this CMOS inverter is the output voltage V. ut
When is defined as an input voltage value that is equal to the input voltage vin, it is expressed as follows. Here, IVTPl: P channel MO8) transistor 4
threshold voltage.

VTN  :  NチャネルMOSトランジスタ5のし
きい値電圧。
VTN: Threshold voltage of N-channel MOS transistor 5.

Vpp  :  CMOSインバータの電源電圧。Vpp: Power supply voltage of CMOS inverter.

Wo′ 辱′ wn:NチャネルMOSトランジスタ6の実効チャネル
幅。
Wo' wn: Effective channel width of N-channel MOS transistor 6.

Ln′:NチャネルMo8)ランジスタロの実効チャネ
ル長。
Ln': N-channel Mo8) Effective channel length of Langistaro.

Wp′:PチャネルMO8)ランジスタ4の実効チャネ
ル幅。
Wp': P-channel MO8) Effective channel width of transistor 4.

Lp’:PチャネルMOSトランジスタ4の実効チャネ
ル長。
Lp': Effective channel length of P-channel MOS transistor 4.

すなわち、使用電源電圧vDD及びMo8製造プロセス
で決まるMoSトランジスタのしきい値電圧vTN、I
vTPlを変えずにβRのみを変えることにより、イン
バータの入力しきい値電圧を所望の値に設計することが
できる。
That is, the threshold voltages vTN and I of the MoS transistor determined by the power supply voltage vDD used and the Mo8 manufacturing process are
By changing only βR without changing vTPl, the input threshold voltage of the inverter can be designed to a desired value.

このように入力しきい値電圧はMo8)ランジスタの幾
可学的寸法で決まる。同一半導体基板内に作り込んだM
o8)ランジスタロのチャネル幅と長さの設計寸法から
の変動は同程度と見込まれる。MOSプロセスで決定さ
れるしきい値電圧vTN、IVTP、lの変動を含めて
も、インバータの入力しきい値電圧の変動を±5〜10
%程度に収めることは容易に実現できる。したがって単
調性の優れたA−D変換が得られる。
In this way, the input threshold voltage is determined by the geometric dimensions of the Mo8 transistor. M built into the same semiconductor substrate
o8) Variations in the channel width and length of the Rangistaro from the design dimensions are expected to be the same. Even including variations in the threshold voltages vTN, IVTP, and l determined in the MOS process, the variation in the input threshold voltage of the inverter is ±5 to 10%.
% can be easily achieved. Therefore, A-D conversion with excellent monotonicity can be obtained.

なお、実施例ではCMOSインバータを例にとシ説明し
たが、N−チャネルMOSインバータ。
Although the embodiment has been described using a CMOS inverter as an example, it is an N-channel MOS inverter.

P−チャネルMOSインバータ等でも同様に実施できる
ことは明らかである。
It is clear that the same implementation is possible with a P-channel MOS inverter or the like.

以上のように、本発明のA−D変換装置は、簡単々構成
であるばかりでなく、モノリシック集積回路化が容易な
回路要素から構成されるもので、従来のように、オペレ
ーショナルアンプ、コンパレータ、D−A変換装置など
が不要であるため、実用化しやすい利点がある。また、
本発明のA−D変換装置はこれをモノリシック集積回路
化した場合、特に大き力効来が奏されるが、個別部品を
用いても構成が可能なものである。
As described above, the A-D converter of the present invention not only has a simple structure, but is also composed of circuit elements that can be easily integrated into a monolithic circuit, and is not limited to the conventional operational amplifier, comparator, Since there is no need for a D-A converter, etc., there is an advantage that it is easy to put into practical use. Also,
Although the A/D converter of the present invention is particularly effective when formed into a monolithic integrated circuit, it can also be constructed using individual components.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例にかかるA−D変換装置の基
本構成を示す図、第2図はインバータ群の入力電圧−出
力電圧特性を示す図、第3図は本発明のA−D変換装置
の基本動作を説明するための図、第4図はCMOSイン
バータの構成を示す図である。 INV1〜INVn ・・・・・・インバータ群、01
〜on・・・・・・インバータ群の出力端子、IN・・
・・・・A−D変換装置の入力端子、T −T  ・・
・・・・インバー    n り群の入力電圧−出力電圧特性、vsV、1〜チ肯・・
・・・インバータ群の入力しきい値電圧、1・・・・・
・入力信号、2・・・・・・CMOSインバータの入力
端子、3・・・・・CMOSインバータの出力端子、4
・・・・・・P−チャネルMoSトランジスタ、6・・
・・・・N−チャネルMoSトランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 82図 Veal 蘂3図 第4図 埴 「 煙 いψ 4 →3 f 1ノー−
FIG. 1 is a diagram showing the basic configuration of an A-D converter according to an embodiment of the present invention, FIG. 2 is a diagram showing input voltage-output voltage characteristics of an inverter group, and FIG. A diagram for explaining the basic operation of the D conversion device, and FIG. 4 is a diagram showing the configuration of a CMOS inverter. INV1~INVn...Inverter group, 01
~on... Output terminal of inverter group, IN...
...Input terminal of A-D converter, T-T...
...Input voltage-output voltage characteristics of invert group, vsV, 1 to positive...
...Input threshold voltage of inverter group, 1...
・Input signal, 2... Input terminal of CMOS inverter, 3... Output terminal of CMOS inverter, 4
...P-channel MoS transistor, 6...
...N-channel MoS transistor. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Fig. 82 Fig. Veal Fig. 3 Fig. 4 “Smoke ψ 4 →3 f 1 no-

Claims (4)

【特許請求の範囲】[Claims] (1)  アナログ信号が入力される入力端子が共通接
続され、入力しきい値電圧がそれぞれ異なるn個(nは
2以上の整数)のインバータ群から構成され、前記入力
端子に入力されるアナログ信号を前記インバータ群でn
ビットのディジタル信号に変換することを特徴とするア
ナログ・ディジタル変換装置。
(1) An inverter group consisting of n inverters (where n is an integer of 2 or more), each having a different input threshold voltage and whose input terminals to which analog signals are input are connected in common, and whose analog signals are input to the input terminals. n in the inverter group
An analog-to-digital conversion device that converts bits into digital signals.
(2)  インバータがトランジスタで構成されている
ことを特徴とする特許請求の範囲第1項記載のアナログ
・ディジタル変換装置。
(2) The analog-to-digital converter according to claim 1, wherein the inverter is composed of transistors.
(3)  インバータ素子がMO8型トランジスタで構
成されていることを特徴とする特許請求の範囲第1項記
載のアナログ・ディジタル変換装置。
(3) The analog-to-digital converter according to claim 1, wherein the inverter element is composed of an MO8 type transistor.
(4)全ての回路要素が単一の半導体基板内へ一体的に
作り込まれていることを特徴とする特許請求の範囲第1
項記載のアナログ・ディジタル変換装置。
(4) Claim 1, characterized in that all circuit elements are integrated into a single semiconductor substrate.
The analog-to-digital converter described in Section 1.
JP12854581A 1981-08-17 1981-08-17 Analog-to-digital converter Pending JPS5830225A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12854581A JPS5830225A (en) 1981-08-17 1981-08-17 Analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12854581A JPS5830225A (en) 1981-08-17 1981-08-17 Analog-to-digital converter

Publications (1)

Publication Number Publication Date
JPS5830225A true JPS5830225A (en) 1983-02-22

Family

ID=14987398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12854581A Pending JPS5830225A (en) 1981-08-17 1981-08-17 Analog-to-digital converter

Country Status (1)

Country Link
JP (1) JPS5830225A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05199116A (en) * 1991-11-07 1993-08-06 Kawasaki Steel Corp A/d converter
JP2007035094A (en) * 2005-07-22 2007-02-08 Fujitsu Ltd Analog/digital converter
WO2008120827A1 (en) * 2007-04-02 2008-10-09 Nsc Co., Ltd. Analog-digital converter
JP2012074801A (en) * 2010-09-28 2012-04-12 Yazaki Corp Analog-digital converter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5242357A (en) * 1975-09-30 1977-04-01 Mitsubishi Electric Corp A-d convertor
JPS5252356A (en) * 1975-10-24 1977-04-27 Mitsubishi Electric Corp A-d converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5242357A (en) * 1975-09-30 1977-04-01 Mitsubishi Electric Corp A-d convertor
JPS5252356A (en) * 1975-10-24 1977-04-27 Mitsubishi Electric Corp A-d converter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05199116A (en) * 1991-11-07 1993-08-06 Kawasaki Steel Corp A/d converter
JP2007035094A (en) * 2005-07-22 2007-02-08 Fujitsu Ltd Analog/digital converter
WO2008120827A1 (en) * 2007-04-02 2008-10-09 Nsc Co., Ltd. Analog-digital converter
JP2012074801A (en) * 2010-09-28 2012-04-12 Yazaki Corp Analog-digital converter

Similar Documents

Publication Publication Date Title
US5379040A (en) Digital-to-analog converter
JP4744637B1 (en) Analog to digital converter
EP0101571B1 (en) Differential voltage amplifier
EP0104439B1 (en) Autozeroed comparator
JP3068871B2 (en) Analog-to-digital converter
CN111245383B (en) Circuit and method for error signal amplification and processing
JPS5830225A (en) Analog-to-digital converter
US20040041722A1 (en) Analog-digital conversion circuit
US5734342A (en) Analog-to-digital converter for generating a digital N-bit Gray code
Ginetti et al. A 1.5 Ms/s 8-bit pipelined RSD A/D converter
JP2854204B2 (en) A / D converter
JPS5859624A (en) Analog-to-digital converting device
JPH0212416B2 (en)
JPS6020618A (en) Clock control comparator unit
JPH05218872A (en) Comparator circuit and driving method for the circuit
JP2006019818A (en) Method and apparatus for forming transient response characteristic
US20230179221A1 (en) A Current-to-Digital Converter
JPS5935530B2 (en) Analog to digital converter
JPH0613904A (en) A/d converter
JPH11308111A (en) A/d converter
Katara et al. Development of one bit delta-sigma analog to digital converter
Park et al. A 10-bit, 50-MS/s Cyclic and SAR Combined Two-stage ADC with Gain Error Calibration
JPS6166411A (en) Analog-digital converter
JP2775805B2 (en) A / D conversion circuit composed of CMOS
JPH02111125A (en) Analog/digital converter