JPS583014A - チヤネル自動診断装置 - Google Patents
チヤネル自動診断装置Info
- Publication number
- JPS583014A JPS583014A JP56101500A JP10150081A JPS583014A JP S583014 A JPS583014 A JP S583014A JP 56101500 A JP56101500 A JP 56101500A JP 10150081 A JP10150081 A JP 10150081A JP S583014 A JPS583014 A JP S583014A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- input
- output device
- output
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、データ処理システムにおけるチャネル装置の
自動診断装置に関し、％に必要に応じて擬似入出力装置
をチャネル中に結合し、正常なチャネル動作中において
も容易に診断処理が可能なチャネルに内蔵された自動診
断装置に関する。
自動診断装置に関し、％に必要に応じて擬似入出力装置
をチャネル中に結合し、正常なチャネル動作中において
も容易に診断処理が可能なチャネルに内蔵された自動診
断装置に関する。
従来、多数のチャネルを含むチャネル装置において、障
害発生時または定期的試験のための診断を行なう場合、
１つの試験用入出力装置を、各チャネルのインターフェ
イス・コネクタに順次接続してゆく方法がとられていた
。これは、作業が面倒なばか）でなく１診断中にそのチ
ャネルを通常の処理に使用できない欠点があった。
害発生時または定期的試験のための診断を行なう場合、
１つの試験用入出力装置を、各チャネルのインターフェ
イス・コネクタに順次接続してゆく方法がとられていた
。これは、作業が面倒なばか）でなく１診断中にそのチ
ャネルを通常の処理に使用できない欠点があった。
本発明は、この欠点を除いたチャネルの診断装置を提供
するものであり、試験用擬似入出力装置をチャネル装置
の入出力インターフェイス部に常設しておき、必要に応
じてシステム内でチャネル診断指令を発して、擬似入出
力装置を任意のチャネル中に挿入結合し、また、診断動
作は、正常な入出力動作に支障のないタイミングで行な
うようにしたもので、ある。
するものであり、試験用擬似入出力装置をチャネル装置
の入出力インターフェイス部に常設しておき、必要に応
じてシステム内でチャネル診断指令を発して、擬似入出
力装置を任意のチャネル中に挿入結合し、また、診断動
作は、正常な入出力動作に支障のないタイミングで行な
うようにしたもので、ある。
本発明は、゛そのための構成として、１つま九は複数の
チャネルを含むチャネル装置において、チヤネル・イン
ターフェイス回路と、入出力装置を接続するためのイン
ターフェイス拳コネクタと、前記チャネル・インターフ
ェイス回路および前記インターフェイス・コネクタの間
に設けられ九接綬線路と、擬似入出力装置と、診断処理
指令に基づいて前記擬似入出力装置を前記１つまたは複
数のチャネルの任意のものに対応する前記接続線路に結
合するためのスイッチ回路とを有することを特徴とする
チャネル自動診、断装置全提供するものである。
チャネルを含むチャネル装置において、チヤネル・イン
ターフェイス回路と、入出力装置を接続するためのイン
ターフェイス拳コネクタと、前記チャネル・インターフ
ェイス回路および前記インターフェイス・コネクタの間
に設けられ九接綬線路と、擬似入出力装置と、診断処理
指令に基づいて前記擬似入出力装置を前記１つまたは複
数のチャネルの任意のものに対応する前記接続線路に結
合するためのスイッチ回路とを有することを特徴とする
チャネル自動診、断装置全提供するものである。
ｔＪＸ１図は、本発明にしたがった実施例装置のブロッ
ク図である。図において、１１４チヤネル装置。
ク図である。図において、１１４チヤネル装置。
２乃至４はそれぞれチャネル装置のＯＨＩ乃至ＯＨ３の
入出力インターフェイス回路、５は本発明により付設さ
れ九擬似入出力装置、６乃区８はそれぞれチャネル装置
のＯＨＩ乃至ＯＨ３のインター７ヱイス・コネクタ、９
乃至１１はそれぞれチャネル装置のＯＨＩ乃至ＯＨ３コ
ネクタに接続される実際の入出力装置（実ＩＯ）である
。以下にその動作を説明する。
入出力インターフェイス回路、５は本発明により付設さ
れ九擬似入出力装置、６乃区８はそれぞれチャネル装置
のＯＨＩ乃至ＯＨ３のインター７ヱイス・コネクタ、９
乃至１１はそれぞれチャネル装置のＯＨＩ乃至ＯＨ３コ
ネクタに接続される実際の入出力装置（実ＩＯ）である
。以下にその動作を説明する。
回路（２）乃至（４）からの入出力インターフェイス信
号は、擬似入出力装置（５）を経由してインターフェイ
ス・コネクタ（６）乃至（８）へ結合される。チャネル
ＯＨ１が動作中でな、いときに、チャネル本体からのソ
フトウェア指令により、（ｌ Ｈ１（２） ＋＞擬似入
出力装置（５） ｅ ＯＨＩコネクタ（６）の接続を行
ない、接続後、更に実ｌ０（９）が動作中でないときに
チャネルＯＨＩの指令により擬似入出力装置の動作を行
なわせ、チャネルＯＨＩの診断をオンライン診断なう、
正規のＯＨＩ動作を行なうときには、その間だけ擬似入
出力装置は切断されるから支障は生じない、このとき、
他のチャネルＯＨ２、ＯＨ３は正常動作中でよく、チャ
ネルＯＨＩの擬似入出力動作による影響は何もない。
号は、擬似入出力装置（５）を経由してインターフェイ
ス・コネクタ（６）乃至（８）へ結合される。チャネル
ＯＨ１が動作中でな、いときに、チャネル本体からのソ
フトウェア指令により、（ｌ Ｈ１（２） ＋＞擬似入
出力装置（５） ｅ ＯＨＩコネクタ（６）の接続を行
ない、接続後、更に実ｌ０（９）が動作中でないときに
チャネルＯＨＩの指令により擬似入出力装置の動作を行
なわせ、チャネルＯＨＩの診断をオンライン診断なう、
正規のＯＨＩ動作を行なうときには、その間だけ擬似入
出力装置は切断されるから支障は生じない、このとき、
他のチャネルＯＨ２、ＯＨ３は正常動作中でよく、チャ
ネルＯＨＩの擬似入出力動作による影響は何もない。
チャネルＯＨＩの診断終了後１次にソフトウェア指令に
よりチャネルＯＨ２へ擬似入出力装置を接続シ、０）（
２（３１−）擬似入出力装置（５） ｅ ＯＨ２コネク
タ（７）とし、チャネルＯＨＩの場合と同様にオンライ
ン診断を行なう。チャネルＯＨ２の診断中も、ＯＨ’ｌ
、ＯＨ２、ＯＨ３は正常動作を行なっている。以下、同
様にしてチャネルＯＨ３の診断を行なう。このように、
チャネルの途中に擬似入出力装置が挿入されても、実入
出力動作に影′春がないのは、チャネルの診断が実入出
力動作が行なわれていない時間内に限って行なわれるか
らである。
よりチャネルＯＨ２へ擬似入出力装置を接続シ、０）（
２（３１−）擬似入出力装置（５） ｅ ＯＨ２コネク
タ（７）とし、チャネルＯＨＩの場合と同様にオンライ
ン診断を行なう。チャネルＯＨ２の診断中も、ＯＨ’ｌ
、ＯＨ２、ＯＨ３は正常動作を行なっている。以下、同
様にしてチャネルＯＨ３の診断を行なう。このように、
チャネルの途中に擬似入出力装置が挿入されても、実入
出力動作に影′春がないのは、チャネルの診断が実入出
力動作が行なわれていない時間内に限って行なわれるか
らである。
第２図は、各チャネル中に選択的に挿入接続するための
スイッチ回路の、具体例を示す。図は、単純化のために
ＯＨＩとＯＨ２との２本のチャネルをもつ場合について
の構成を示している。
スイッチ回路の、具体例を示す。図は、単純化のために
ＯＨＩとＯＨ２との２本のチャネルをもつ場合について
の構成を示している。
図において、ＯＨ１チヤネル拳インタ一フエース回路（
２）、ＯＨ２チャネル・インターフエイ４回路（３）、
擬似入出力装置（５）、ＯＨＩインターフェイス・コネ
クタ（６）、ＯＨ２インターフエースφコネクタ（７）
は、第１図におけるものに対応するものである。ＣＨ１
チャネル回路（２）とＯＨＩコネクタ（６）トノ関には
、データおよび制御情報を送るためのＯＵＴ＠およびＩ
Ｎ線が接続されており、同様にＯＨ２チャネル回路（２
）と、ＯＨ２コネクタとの間にもデータおよび制御情報
を送る丸めのＯＵ’Ｉ’Ｊｉおよ゛びＩＮＮが接続され
ている。またＯＨＩチーヤネル回路（２）とＯＨＩコネ
クタ（６）との間、お↓びＣＨ２チャネル回路（３）と
ＯＨ２コネクタ（７）との間には、機器選別のためのセ
レクト・アウト信号８ＥＬ ＯＵ’ｆ’の経路が、そ
れぞれＡＮＤゲート１３および１３′を介して設けられ
ている。セレクト、・アウト信号は、各チャネルに接続
された複数の入出力装置において、ティジ−チェー／の
ような優先制御を行なうために循環接続されている。
２）、ＯＨ２チャネル・インターフエイ４回路（３）、
擬似入出力装置（５）、ＯＨＩインターフェイス・コネ
クタ（６）、ＯＨ２インターフエースφコネクタ（７）
は、第１図におけるものに対応するものである。ＣＨ１
チャネル回路（２）とＯＨＩコネクタ（６）トノ関には
、データおよび制御情報を送るためのＯＵＴ＠およびＩ
Ｎ線が接続されており、同様にＯＨ２チャネル回路（２
）と、ＯＨ２コネクタとの間にもデータおよび制御情報
を送る丸めのＯＵ’Ｉ’Ｊｉおよ゛びＩＮＮが接続され
ている。またＯＨＩチーヤネル回路（２）とＯＨＩコネ
クタ（６）との間、お↓びＣＨ２チャネル回路（３）と
ＯＨ２コネクタ（７）との間には、機器選別のためのセ
レクト・アウト信号８ＥＬ ＯＵ’ｆ’の経路が、そ
れぞれＡＮＤゲート１３および１３′を介して設けられ
ている。セレクト、・アウト信号は、各チャネルに接続
された複数の入出力装置において、ティジ−チェー／の
ような優先制御を行なうために循環接続されている。
第２図の回路は、基本的には、各チャネル・インターフ
ェイス回路とインターフェイス・コネクタとの間のＯＵ
Ｔ線、ＩＮ線および８ＦｉＬＯＵＴ線ｔ−１組ずつ、選
択指示にし九がって擬似入出力装置に分岐接続するスイ
ッチ機能をもつものである書 各チャネルに対して擬似入出力装置を選択接続するため
の制御信号は、チャネルの診断処理を行なう中央処理装
置ｔｃたはチャネル本体からのソフトウェア指令に基づ
いて発生され１選択７１ノツプ・フロップＦＦ１２．１
２′に与えられる０選択フリップＯ７０ツブＦＦ（２）
は、チャネル０ＨＩＫ対して擬似入出力装置（５）を有
効化するためのイネーブル信号Ｉ ＢＮＢＬおよびディ
スイネーブル信号Ｉ ＥＮＢＬを回路に供給し、同様に
Ｆ Ｆ １２’は、ＯＨ２に対して擬似入出力装置（５
）を有効にする九めの信号２１３ＮＢＬおよび２ＥＮＢ
Ｌを回路に供給する。
ェイス回路とインターフェイス・コネクタとの間のＯＵ
Ｔ線、ＩＮ線および８ＦｉＬＯＵＴ線ｔ−１組ずつ、選
択指示にし九がって擬似入出力装置に分岐接続するスイ
ッチ機能をもつものである書 各チャネルに対して擬似入出力装置を選択接続するため
の制御信号は、チャネルの診断処理を行なう中央処理装
置ｔｃたはチャネル本体からのソフトウェア指令に基づ
いて発生され１選択７１ノツプ・フロップＦＦ１２．１
２′に与えられる０選択フリップＯ７０ツブＦＦ（２）
は、チャネル０ＨＩＫ対して擬似入出力装置（５）を有
効化するためのイネーブル信号Ｉ ＢＮＢＬおよびディ
スイネーブル信号Ｉ ＥＮＢＬを回路に供給し、同様に
Ｆ Ｆ １２’は、ＯＨ２に対して擬似入出力装置（５
）を有効にする九めの信号２１３ＮＢＬおよび２ＥＮＢ
Ｌを回路に供給する。
０）１１チャネル回路（２）からのＯＵＴ線の信号は、
Ｉ ＥＮＢＬ信号によって可能化されるＡＮＤゲートα
４を経て、擬似入出力装置（５）へ引き込まれる。
Ｉ ＥＮＢＬ信号によって可能化されるＡＮＤゲートα
４を経て、擬似入出力装置（５）へ引き込まれる。
擬似入出力装置（５）からチャネルに向かうＩＮ線の信
号は、ＩＥＮＢＬ信号によって可能化されるＡＮＤゲー
ト（至）を介して、ＯＨＩチャネル回路（２）へのＩＮ
線に結合される。
号は、ＩＥＮＢＬ信号によって可能化されるＡＮＤゲー
ト（至）を介して、ＯＨＩチャネル回路（２）へのＩＮ
線に結合される。
ＯＨＩチャネル回路（２）からの８ＢＬ ＯＵＴ信号
は、Ｉ ＢＮＢＬ信号によって可能化されるＡＮＤゲー
ト０１ＩＳを介して、 擬似入出力装置（５）に入力さ
れる。ＡＮＤゲート（２）がＩＲＮＢＬ信号によって可
能化されるときには、ＡＮＤゲート（２）がＩＦｉＮＢ
Ｌ信号によって不能化される。他方、擬似入出力装置（
５）から帰還され九８ＥＬ ＯＵＴ信号は、ＩＦｔＮ
ＢＬ信号によって可能化されるＡＮＤゲー）Ｃ１乃を介
して、０１（１コネクタ（６）へのＳＥＬ ＯＵＴ線
に結合される。このＳＥＬ ＯＵＴ線にはＡＮＤゲー
ト（至）の出力も結合されているから、チャネルＯＨＩ
の非選択時（ＩＢＮＢＬ＝０．１１ｉ！ＮＢＬ＝１ ）
には。
は、Ｉ ＢＮＢＬ信号によって可能化されるＡＮＤゲー
ト０１ＩＳを介して、 擬似入出力装置（５）に入力さ
れる。ＡＮＤゲート（２）がＩＲＮＢＬ信号によって可
能化されるときには、ＡＮＤゲート（２）がＩＦｉＮＢ
Ｌ信号によって不能化される。他方、擬似入出力装置（
５）から帰還され九８ＥＬ ＯＵＴ信号は、ＩＦｔＮ
ＢＬ信号によって可能化されるＡＮＤゲー）Ｃ１乃を介
して、０１（１コネクタ（６）へのＳＥＬ ＯＵＴ線
に結合される。このＳＥＬ ＯＵＴ線にはＡＮＤゲー
ト（至）の出力も結合されているから、チャネルＯＨＩ
の非選択時（ＩＢＮＢＬ＝０．１１ｉ！ＮＢＬ＝１ ）
には。
直ｉＢＩ！ＯＨ１チャネル回路からＯＨＩコネクタへ向
ＩＥＮＢＬ＝Ｏ）には擬似入出力（５）を経由するよう
に切替えられる。これは、ＳＥＬ ＯＵＴ信号がチャ
ネルと人出−刃装置群との間で循環接続されており、チ
ャネルＯＨＩの診断時にもチャネルＯＨＩに接続され走
入出力装置群の正常動作を保証するためである。
ＩＥＮＢＬ＝Ｏ）には擬似入出力（５）を経由するよう
に切替えられる。これは、ＳＥＬ ＯＵＴ信号がチャ
ネルと人出−刃装置群との間で循環接続されており、チ
ャネルＯＨＩの診断時にもチャネルＯＨＩに接続され走
入出力装置群の正常動作を保証するためである。
チャネル診断動作を行なうための擬似入出力装置の接続
制御は、中央処理装置チャネル本体等の図示されない源
からの制御信号に基づいて、正常の入出力動作に影響し
ないように行なわれる。
制御は、中央処理装置チャネル本体等の図示されない源
からの制御信号に基づいて、正常の入出力動作に影響し
ないように行なわれる。
チャネルＯＨ２に対する擬似入出力装置の選択接続は、
上述したＯＨ１のＡＮＤゲート７輪乃至（ロ）とまった
く対応的に設けられたＡＮＤゲート（２）′乃至Ｑ’／
ｌ’を１選択フリップ・フロップ（６）′の２１！１Ｎ
ＢＬ信号および２ＥＮＢＬ信号を用いて制御することに
よって、ＯＨＩと同様に行なうことができる。
上述したＯＨ１のＡＮＤゲート７輪乃至（ロ）とまった
く対応的に設けられたＡＮＤゲート（２）′乃至Ｑ’／
ｌ’を１選択フリップ・フロップ（６）′の２１！１Ｎ
ＢＬ信号および２ＥＮＢＬ信号を用いて制御することに
よって、ＯＨＩと同様に行なうことができる。
診断動作を他の正常動作に影響のないタイξングで行な
うためには、診断処理プログラムに他の処理プログラム
よりも低いプライオリティを与えたり、チャネルの空き
によって診断処理プログラムを起動するなどの方法がと
られる。勿論、ｔつたくハードウェア的な手段によって
も行なうことができる。
うためには、診断処理プログラムに他の処理プログラム
よりも低いプライオリティを与えたり、チャネルの空き
によって診断処理プログラムを起動するなどの方法がと
られる。勿論、ｔつたくハードウェア的な手段によって
も行なうことができる。
以上、本発明を実施例にしたがって説明し九が、その具
体的構成については多くの態様が可能で、チャネル数に
ついても何ら制限されるものではない・ 本発明によってチャネルの診断・が迅速かつ容易化され
たことにより、システムの信頼性の向上と保守者の負担
の軽減に資した効果は大きい。
体的構成については多くの態様が可能で、チャネル数に
ついても何ら制限されるものではない・ 本発明によってチャネルの診断・が迅速かつ容易化され
たことにより、システムの信頼性の向上と保守者の負担
の軽減に資した効果は大きい。
第１図は、本発明の実施例装置のブロック図である。第
２図は、擬似入出力装置をチャネルに接続するためのス
イッチ回路金示す。 図中、 １はチャネル装置、２乃至４はチャネル・インターフェ
イス回路、５は擬似入出力装置、６乃至８はインター７
・エイスーコネクタ、９乃至１１は入出力装置、１２お
よび１２′は選択フリップフロップ、１３乃至１７およ
び１３′乃至１７′はＡＮＤゲート、をそれぞれ表わし
ている。 特許出願人 富士通株式会社
２図は、擬似入出力装置をチャネルに接続するためのス
イッチ回路金示す。 図中、 １はチャネル装置、２乃至４はチャネル・インターフェ
イス回路、５は擬似入出力装置、６乃至８はインター７
・エイスーコネクタ、９乃至１１は入出力装置、１２お
よび１２′は選択フリップフロップ、１３乃至１７およ
び１３′乃至１７′はＡＮＤゲート、をそれぞれ表わし
ている。 特許出願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 １つまたは複数のチャネルを含むチャネル装置において
、チャネル・インターフェイス回路と。 入出力装置を接続する丸めのインターフェイス・コネク
タと、前記チャネル−インターフェイス回路および前記
インターフェイス・コネクタの間に設けられた接続線路
と、擬似入出力装置と、診断処理指令に基づいて前記擬
似入出力装置を前記１つまたは複数のチャネルの任意の
ものに対応する前記接続線路に結合するためのスイッチ
回路とを有することを特徴とするチャネル自動診断装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101500A JPS583014A (ja) | 1981-06-30 | 1981-06-30 | チヤネル自動診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101500A JPS583014A (ja) | 1981-06-30 | 1981-06-30 | チヤネル自動診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583014A true JPS583014A (ja) | 1983-01-08 |
Family
ID=14302344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101500A Pending JPS583014A (ja) | 1981-06-30 | 1981-06-30 | チヤネル自動診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583014A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144851A (ja) * | 1983-12-30 | 1985-07-31 | Fujitsu Ltd | チヤネル制御装置 |
| JPH05216712A (ja) * | 1991-10-23 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | コンピュータシステムおよびこのコンピュータシステム上で内観的タスクを遂行する方法並びにｉ／ｏプロセッサアセンブリ |
-
1981
- 1981-06-30 JP JP56101500A patent/JPS583014A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144851A (ja) * | 1983-12-30 | 1985-07-31 | Fujitsu Ltd | チヤネル制御装置 |
| JPH05216712A (ja) * | 1991-10-23 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | コンピュータシステムおよびこのコンピュータシステム上で内観的タスクを遂行する方法並びにｉ／ｏプロセッサアセンブリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7536597B2 (en) | Apparatus and method for controlling power, clock, and reset during test and debug procedures for a plurality of processor/cores | |
| DE69713856T2 (de) | Integrierte Halbleiterspeicheranordnung und Kommunikationsverfahren dafür | |
| US7558984B2 (en) | Apparatus and method for test and debug of a processor/core having advanced power management | |
| DE69226001T2 (de) | Hochgeschwindigkeitsprüfung einer integrierten Schaltung mit JTAG | |
| US20060282733A1 (en) | Method and apparatus for processor emulation | |
| JPH07181231A (ja) | 回路ボード試験システム及びその方法 | |
| JPS60144851A (ja) | チヤネル制御装置 | |
| US4703446A (en) | Data processing unit diagnosis control apparatus | |
| JPS583014A (ja) | チヤネル自動診断装置 | |
| JPS6117967A (ja) | 試験可能装置 | |
| JPS583018A (ja) | 第１と第２のコンピユ−タの間のインタ−フエイスおよび第１と第２のコンピユ−タをインタ−フエイスする方法 | |
| US20040148553A1 (en) | Scan controller and integrated circuit including such a controller | |
| CN115017080A (zh) | 一种在fpga芯片内复用jtag管脚的电路及方法 | |
| US4964036A (en) | Channel hardware diagnostic apparatus and method | |
| US20040064763A1 (en) | Apparatus and method for a trace system on a chip having multiple processing units | |
| US4462029A (en) | Command bus | |
| US6140840A (en) | Macro cell signal selector and semiconductor integrated circuit including these parts | |
| JPH01184550A (ja) | 中間制御装置のテスト回路 | |
| JPS61282940A (ja) | イベントテ−ブルを用いた制御プログラム検査方式 | |
| SU469972A1 (ru) | Система обработки данных | |
| JPS59211118A (ja) | 入出力装置試験方式 | |
| JPH0364895B2 (ja) | ||
| JPS6019271A (ja) | デ−タ・チヤネル装置 | |
| JPH0553980A (ja) | バス通信方式 | |
| JPH08163033A (ja) | 光線路試験方法 |