JPS5829679B2 - Time division channel control method - Google Patents
Time division channel control methodInfo
- Publication number
- JPS5829679B2 JPS5829679B2 JP2203277A JP2203277A JPS5829679B2 JP S5829679 B2 JPS5829679 B2 JP S5829679B2 JP 2203277 A JP2203277 A JP 2203277A JP 2203277 A JP2203277 A JP 2203277A JP S5829679 B2 JPS5829679 B2 JP S5829679B2
- Authority
- JP
- Japan
- Prior art keywords
- highway
- channel
- jumper
- time
- channel map
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は電子交換機の時分割通話路におけるチャンネル
マツチ方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a channel matching method in a time division communication path of an electronic exchange.
ここで「チャンネルマツチ方式」とは、通話スイッチ回
路網の入出力端子が定められたとき、両者を結ぶ接続ケ
ーブルの中からあき経路の1本を選択する方式のことで
ある。Here, the "channel matching method" refers to a method in which, when the input/output terminals of the call switch network are determined, one free route is selected from among the connection cables connecting the two.
従来、蓄積プログラム方式の電子交換機において、通話
路のチャンネルマツチは記憶装置の中に格納されたチャ
ンネルマツプを用いて、ソフトウェアにより行なわれて
いる。Conventionally, in a storage program type electronic exchange, channel matching of communication paths is performed by software using a channel map stored in a storage device.
特に通話路構成が空間分割型である場合には、はとんど
の場合にソフトウェアによりチャンネルマツチを行なっ
ている。Particularly when the communication channel configuration is a space division type, channel matching is almost always performed by software.
また通話路構成が時分割型の場合でも、ソフトウェアに
よりチャンネルマツチを行なうことが一般的である。Furthermore, even when the communication channel configuration is of the time-division type, channel matching is generally performed by software.
このため、交換プログラムの中でチャンネルマツチに要
する処理量が多くなり、中央制御装置の増大やソフトウ
ェア作製の負担が大きくなって経済化が損なわれる欠点
がある。For this reason, the amount of processing required for channel matching in the exchange program increases, the central control unit increases and the burden of software creation increases, resulting in a disadvantage that economic efficiency is impaired.
時分割通話路は一般にメモリにより構成される時間スイ
ッチMとゲートにより構成される空間スイッチGとの組
合せにより構成されるが、本発明はこの中で「時間スイ
ッチ・空間スイッチ・時間スイッチ」(本明細書ではr
M−G−M型」という。A time division communication channel is generally constructed by a combination of a time switch M constituted by a memory and a space switch G constituted by a gate. In the specification r
It is called the M-G-M type.
)のように構成された電子交換機通話路スイッチに関す
るものであって、チャンネルマツチをハードウェアによ
り行なわせることにより、交換プログラムの処理量を軽
減させることを目的とする。This invention relates to an electronic exchange channel switch configured as shown in FIG.
本発明はM−G−M型の時分割通話路において、送りジ
ャンフタハイウェイ上の特定タイムスロットに、送りシ
ャンフタハイウェイの通話チャンネルの空塞を表示する
チャンネルマツプ情報を常時挿入し、−力受はジャンフ
タハイウェイ側では、時分割通話路のゲート部を制御す
ることにより、所望の送りシャンフタハイウェイのチャ
ンネルマツプ情報を、自ハイウェイ上の特定タイムスロ
ットに導き、抽出した結果と自受はジャンフタハイウェ
イのチャンネルマツプとの論理積をとることにより、送
受はジャンフタ相互のチャンネルマツチを行なうことを
特徴とする。The present invention constantly inserts channel map information indicating the blockage of the communication channel on the forwarding jumper highway into a specific time slot on the forwarding jumper highway in an M-G-M type time division communication path. On the Janfuta Highway side, the receiving side controls the gate section of the time-sharing communication path to guide the channel map information of the desired sending Shanfuta Highway to a specific time slot on the own highway, and the extracted results and the receiving Transmission/reception is characterized by performing channel matching between jumpers by performing a logical product with the channel map of the jumper highway.
次に本発明の実施例について図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の適用される時分割通話路を示す図であ
る。FIG. 1 is a diagram showing a time division communication path to which the present invention is applied.
すなわち2組の位相変換スイッチMにはさまれて空間ス
イッチGが構成されるいわゆるM−G−M型の時分割通
話路である。That is, it is a so-called M-G-M type time division communication path in which a space switch G is sandwiched between two sets of phase conversion switches M.
送りジャンフタハイウェイSJHの特定のタイムスロッ
トに、このハイウェイ中の各タイムスロットの空塞を示
すチャンネルマツプ情報を常時挿入するよう制御される
。Channel map information indicating whether each time slot on this highway is vacant or occupied is controlled to be constantly inserted into a specific time slot of the forward jumper highway SJH.
第2図にそのフレーム構成側図を示す。FIG. 2 shows a side view of the frame structure.
■フレームが32タイムスロツトからなるときには、1
6タイムスロツト毎に通話チャンネルの空塞を示す情報
を挿入すれば2フレームですべての通話チャンネルの空
塞状態を表示できる。■When a frame consists of 32 time slots, 1
By inserting information indicating whether a communication channel is idle or blocked every six time slots, the idle status of all communication channels can be displayed in two frames.
すなわち第2図で、タイムスロット/161〜屑32で
1フレームが構成され、A61〜涜15および涜17〜
涜31は通話チャンネルに使用され、/1616および
/16.32がチャンネルマツプ情報に使用される。That is, in FIG. 2, one frame is composed of time slots /161 to 32, and time slots A61 to 15 and 17 to
31 is used for the speech channel and /1616 and /16.32 are used for channel map information.
各タイムスロットは8ビツト構成で、第2図では//6
16の内容が展開されて示されているが、B1〜B8に
は通話チャンネル1〜8または9〜16の空塞情報表示
に使用され、同時に//f;、32のB1〜B8にはチ
ャンネル17〜24または25〜32の空塞情報表示に
使用される。Each time slot consists of 8 bits; in Figure 2, //6
16 are expanded and shown, B1 to B8 are used to display air block information for communication channels 1 to 8 or 9 to 16, and at the same time //f; It is used to display air blockage information on numbers 17-24 or 25-32.
すなわち、通話タイムスロット/161が「空」である
ときには、タイムスロットA616または/V;32の
タイムスロット4iに対応するピッ1−(B、からB8
のいずれか■ビット)に「1」を、同じく「塞」のとき
にはIolを、送りジャンフタハイウェイ側で挿入スる
。That is, when the call time slot /161 is "empty", the time slot A616 or the time slot 4i of /V;
Insert "1" into any one of the bits (■ bit), and when it is "closed", insert Iol on the feed jumper highway side.
第3図に送りジャンフタハイウェイ側のハードウェア部
分構成図を示す。Figure 3 shows a partial configuration diagram of the hardware on the feeder jumper highway side.
第3図でMSWはメモリスイッチ、HDMはスイッチ情
報保持メモリ、TIMはタイミング制御回路、SRはシ
フトレジスタ、SELはセレクタ、5JH(#1 )は
第1番目の送りジャンフタハイウェイ、5JH(#n:
はn番目の送りジャンフタハイウェイである。In Figure 3, MSW is a memory switch, HDM is a switch information holding memory, TIM is a timing control circuit, SR is a shift register, SEL is a selector, 5JH (#1) is the first sending jumper highway, 5JH (#n :
is the nth sending Janfuta Highway.
ブロックMは第1の位相変換スイッチである。Block M is a first phase conversion switch.
スイッチ情報はスイッチ情報保持メモリHDMに記憶さ
れており、この保持メモリから読み出されたデータはメ
モリスイッチMSWに対するアドレスとなり、そのアド
レスによって示されたメモリスイッチMSWの内容が、
セレクタSELを経由して送りジャンフタハイウェイS
JHに送出される。The switch information is stored in the switch information holding memory HDM, and the data read from this holding memory becomes an address for the memory switch MSW, and the contents of the memory switch MSW indicated by the address are
Send via selector SEL to Janfuta Highway S
Sent to JH.
このようにして位相変換を行う。Phase conversion is performed in this way.
スイッチ情報保持メモリHDMにはスイッチ情報ととも
にタイムスロットの空塞情報が(空ならば「1」塞なら
ば「0」)が記憶されており、この情報はメモリスイッ
チMSWに対するアドレス情報を読み出すと同時に、シ
フトレジスタSRに保持される。The switch information holding memory HDM stores switch information as well as time slot vacancy information ("1" if empty, "0" if full), and this information is stored at the same time as the address information for the memory switch MSW is read. , are held in shift register SR.
前記タイムスロットA16または716.32に対応す
る時間になると、タイミング制御回路TIMはセレクタ
SELを制御して、シフトレジスタSRに保持されてい
る空塞情報を送りジャンフタハイウェイSJHに送出す
る。When the time corresponding to the time slot A16 or 716.32 comes, the timing control circuit TIM controls the selector SEL to send the vacancy information held in the shift register SR to the jumper highway SJH.
これによりタイムスロット416または/1632に空
塞情報が表示される。As a result, air blockage information is displayed in time slot 416 or /1632.
受はジャンフタハイウェイ側RJHの構成について第4
図にさらに詳しく示す。The reception is the fourth regarding the configuration of RJH on the Janhuta Highway side.
More details are shown in the figure.
第4図でDECはデコーダ、MEMは空間スイッチ制御
メモリ、CTR1、CTR2はカウンタ、G1−G3は
ゲート回路、RESはレジスタを示す。In FIG. 4, DEC is a decoder, MEM is a space switch control memory, CTR1 and CTR2 are counters, G1-G3 are gate circuits, and RES is a register.
第4図のように構成された回路では、受はジャンフタハ
イウェイRJHに現われた信号からカウンタCTRIと
、空間スイッチ制御メモリMEMの制御のもとに、この
チャンネルマツプ情報がレジスタに導かれる。In the circuit configured as shown in FIG. 4, the channel map information is guided from the signal appearing on the jumper highway RJH to the register under the control of the counter CTRI and the space switch control memory MEM.
受はジャンフタハイウェイRJHの通話チャンネルの空
塞情報は、予め空間スイッチ制御メモリMEM中に記載
させておく。The blockage information of the communication channel of the Janfta Highway RJH is written in advance in the space switch control memory MEM.
この空間スイッチ制御メモIJMEM中に記憶されてい
る受はジャンフタハイウェイのチャンネルマツプと、レ
ジスタRESに導かれた送りジャンフタハイウェイSJ
Hのチャンネルマツプとは、空間スイッチ制御メモリか
ら同期して読み出され、論理積がとられる。The reception stored in this space switch control memo IJMEM is the channel map of the jumper highway and the feeder jumper highway SJ guided by the register RES.
The H channel map is synchronously read out from the space switch control memory and ANDed with it.
これにより送受のジャンフタハイウェイ中のタイムスロ
ットの中で、いずれも空表示があるときにはゲート回路
G3の出力に信号「1」が送られ、チャンネルマツチを
検出する。As a result, when there is an empty indication in any of the time slots during the jumper highway for transmission and reception, a signal "1" is sent to the output of the gate circuit G3, and a channel match is detected.
さらにカウンタ0TR2は論理積がとられているタイム
スロット番号を示し、空間スイッチ制聞メモIJMEM
と同期して更新される。Furthermore, the counter 0TR2 indicates the time slot number for which the AND is taken, and the space switch control memo IJMEM
will be updated in sync with.
チャンネルマツチが検出されると、カウンタCTR2に
ストップパルスが送られ、カウンタ0TR2の更新が止
められるので、チャンネルマツチのできたタイムスロッ
ト番号は、このカウンタ0TR2の値を読むことにより
識別される。When a channel match is detected, a stop pulse is sent to the counter CTR2 and updating of the counter 0TR2 is stopped, so the time slot number where the channel match occurred can be identified by reading the value of the counter 0TR2.
本発明は以上説明したように、M−G−M型の時分割通
話路において、送りジャンクタハイウエイのチャンネル
マツプと受はジャンフタハイウェイのチャンネルマツプ
の論理積をとることにより、ハードウェアによりチャン
ネルマツチを行なうことができ、電子交換機におけるソ
フトウェア処理量を軽減し中央開園装置およびソフトウ
ェア作製を経済化する効果がある。As explained above, in the present invention, in an M-G-M type time-division communication path, the channel map of the sending junction highway and the receiving channel map are determined by hardware by taking the AND of the channel map of the jumping highway. This has the effect of reducing the amount of software processing in electronic exchanges and making central park opening equipment and software production more economical.
第1図は本発明が適用される受信回路通話路を示す構成
倒置。
第2図は本発明実施例のタイムスロットの使用方法を示
す図。
第3図は本発明実施例送りジャンフタハイウェイ側のハ
ードウェア部分構成図。
第4図は本発明実施側受はジャンフタハイウェイ側のハ
ードウェアの部分構成図。
」M・・・・・・位相変換スイッチ、SJH・・・・・
・送りジャンフタハイウェイ、RJH・・・・・・受は
ジャンフタハイウェイ、G・・・・・空間スイッチ、C
TR・・・・・・カウンタ、RES・・・・・・レジス
タ、MEM・・・・・・空間スイッチ制御メモリ、MS
W・・・・・・メモリスイッチ、HDM・・・・・・ス
イッチ情報保持メモリ、TIM・・・・・・タイミング
制御回路、SR・・・・・・シフトレジスタ、SEL・
・・・・・セレクタ。FIG. 1 is an inverted configuration showing a reception circuit communication path to which the present invention is applied. FIG. 2 is a diagram showing how to use time slots according to the embodiment of the present invention. FIG. 3 is a partial configuration diagram of the hardware on the feed jumper highway side according to the embodiment of the present invention. FIG. 4 is a partial configuration diagram of the hardware on the Junfta Highway side where the present invention is implemented. "M... Phase conversion switch, SJH...
・Forward Janfuta Highway, RJH...Receive Janfuta Highway, G...Space switch, C
TR...Counter, RES...Register, MEM...Space switch control memory, MS
W...Memory switch, HDM...Switch information holding memory, TIM...Timing control circuit, SR...Shift register, SEL...
·····selector.
Claims (1)
ジャンフタハイウェイ上の特定のタイムスロットに、送
りジャンフタハイウェイの通話チャンネルの空塞を表示
するチャンネルマツプを挿入し、受はジャンフタハイウ
ェイ側で時分割通話路のゲート部を介して所望の送りジ
ャンクタ/’%イウエイのチャンネルマツプ情報を自ハ
イウェイ上の特定タイムスロットに導き、このチャンネ
ルマツプ情報と自受はジャンフタハイウェイのチャンネ
ルマツプとの論理積をとりチャンネルマツチを行なうこ
とを特徴とする時分割通話路制御方式。In the 1M-G-M type time-division call path control system, a channel map indicating the blockage of the communication channel on the sending jumper highway is inserted into a specific time slot on the sending jumper highway, and the receiver is connected to the jumper highway. On the highway side, the channel map information of the desired sending junctor/'% Iway is guided to a specific time slot on the own highway via the gate part of the time-sharing communication route, and this channel map information and the self-receiving are transferred to the channel map of the jumper highway. A time-division channel control method characterized by performing channel matching by performing logical product with
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2203277A JPS5829679B2 (en) | 1977-03-01 | 1977-03-01 | Time division channel control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2203277A JPS5829679B2 (en) | 1977-03-01 | 1977-03-01 | Time division channel control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53107211A JPS53107211A (en) | 1978-09-19 |
JPS5829679B2 true JPS5829679B2 (en) | 1983-06-24 |
Family
ID=12071622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2203277A Expired JPS5829679B2 (en) | 1977-03-01 | 1977-03-01 | Time division channel control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5829679B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0111822Y2 (en) * | 1981-11-24 | 1989-04-06 | ||
WO2019239744A1 (en) | 2018-06-11 | 2019-12-19 | パナソニックIpマネジメント株式会社 | Imaging control device, imaging control method, and program |
-
1977
- 1977-03-01 JP JP2203277A patent/JPS5829679B2/en not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0111822Y2 (en) * | 1981-11-24 | 1989-04-06 | ||
WO2019239744A1 (en) | 2018-06-11 | 2019-12-19 | パナソニックIpマネジメント株式会社 | Imaging control device, imaging control method, and program |
Also Published As
Publication number | Publication date |
---|---|
JPS53107211A (en) | 1978-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68929523T2 (en) | ATM switching system | |
US4701913A (en) | Circuit and method for extracting signalling information embedded in channelized serial data streams | |
CA1317359C (en) | Switching node for switching data signals transmitted in data packets | |
EP0261790B1 (en) | Integrated switching system and announcement circuit | |
US4972407A (en) | Time-division switching circuit transforming data formats | |
US5553066A (en) | Data transfer system including exchange | |
JPS5829679B2 (en) | Time division channel control method | |
US5323383A (en) | Control information transmission apparatus for use in time division multiplex communication systems | |
US5892760A (en) | Device for binary data transfer between a time-division multiplex and a memory | |
US3809819A (en) | Tdm switching apparatus | |
US3965301A (en) | Folded space-time-space switching network | |
JP3052903B2 (en) | Time division multiplexed signal separation device | |
JP3118518B2 (en) | Digital communication equipment | |
JPS6129226A (en) | Channel data separating device | |
JPH01270431A (en) | High-speed packet exchange switch | |
JPS634760B2 (en) | ||
KR890000843B1 (en) | Inword playing circuit of time switch | |
JP2738153B2 (en) | Overhead cross connect method | |
JPS6219120B2 (en) | ||
JPH06101748B2 (en) | Speech path multiplexer | |
JP3202691B2 (en) | LSI for controlling ISDN interface | |
JP2868026B2 (en) | Multiplexer for asynchronous transfer mode and test apparatus therefor | |
JPS62160896A (en) | Digital trunk circuit | |
JPS6039240B2 (en) | Time-sharing audio file | |
JPH05344087A (en) | Cross connection device for multiplex signal |