JPS5829001B2 - gain control amplifier circuit - Google Patents

gain control amplifier circuit

Info

Publication number
JPS5829001B2
JPS5829001B2 JP53159634A JP15963478A JPS5829001B2 JP S5829001 B2 JPS5829001 B2 JP S5829001B2 JP 53159634 A JP53159634 A JP 53159634A JP 15963478 A JP15963478 A JP 15963478A JP S5829001 B2 JPS5829001 B2 JP S5829001B2
Authority
JP
Japan
Prior art keywords
amplifier
transistor
input terminal
circuit
gain control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53159634A
Other languages
Japanese (ja)
Other versions
JPS5585115A (en
Inventor
健司 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP53159634A priority Critical patent/JPS5829001B2/en
Publication of JPS5585115A publication Critical patent/JPS5585115A/en
Publication of JPS5829001B2 publication Critical patent/JPS5829001B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 この発明は、制御入力端子に加えられる電圧にしたがっ
て利得を変化させることができる利得制御増幅回路に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a gain control amplifier circuit whose gain can be changed according to a voltage applied to a control input terminal.

従来、直流電圧によ)て利得を制御することができる、
いわゆる利得制御増幅回路として種々のものが考えられ
ている。
Conventionally, the gain can be controlled by DC voltage.
Various types of so-called gain control amplifier circuits have been considered.

例えば第1図はこの利得制御増幅回路の一例を示すもの
であり、制御入力端子11こ加えられる直流電圧の指数
関数にしたがってその利得が変化するものである。
For example, FIG. 1 shows an example of this gain control amplification circuit, in which the gain changes according to an exponential function of the DC voltage applied to the control input terminal 11.

すなわち、第1図において入力端子2に加えられる入力
信号は、抵抗11(値R1)を介して帰還回路にトラン
ジスタ3が介挿された増幅器4に入力され、ここで電圧
−電流変換された後、トランジスタ3とエミッタが共通
接続されたトランジスタ5を介し帰還回路に抵抗8(値
R2)を有する増幅器6に入力され、この増幅器6によ
り電流−電圧変換され出力端子7から出力される。
That is, in FIG. 1, the input signal applied to the input terminal 2 is inputted via the resistor 11 (value R1) to the amplifier 4 in which the transistor 3 is inserted in the feedback circuit, where it is subjected to voltage-to-current conversion. , is input to an amplifier 6 having a resistor 8 (value R2) in a feedback circuit via a transistor 5 whose emitter is commonly connected to the transistor 3, and is converted from current to voltage by the amplifier 6 and output from an output terminal 7.

そして、制御入力端子1に加えられる直流制御電圧は、
抵抗9(値R3)および抵抗10(値R4)によって分
圧され前記トランジスタ5のベースに加えられる。
Then, the DC control voltage applied to the control input terminal 1 is
The voltage is divided by a resistor 9 (value R3) and a resistor 10 (value R4) and applied to the base of the transistor 5.

しかして、上記構成になる利得制御増幅回路の利得Av
1 は、制御入力端子に加えられる直流制御電圧をVc
とすれば、 なる式で求められ、利得A、 V ] が直流制御電圧
Vcの指数関数にしたがって決定されるものである。
Therefore, the gain Av of the gain control amplifier circuit having the above configuration is
1 is the DC control voltage applied to the control input terminal, Vc
Then, the gain A, V ] is determined according to the exponential function of the DC control voltage Vc.

なお、この式の導き方は、後述する(11)式を求める
場合の考え方とほぼ同じであり、これを参照されたい。
Note that the method of deriving this formula is almost the same as the way to derive formula (11), which will be described later, so please refer to this.

上記従来例においては、増幅器4および6が直列に接続
されており、またこの増幅器4,6は各各員帰還がかけ
られているが単に増幅器ごとの負帰還(回路全体の負帰
還ではない)であるので、増幅器4,6として利得、歪
率ともに同等かつ高性能のものが要求され、コスト高に
なるあるいはそのアンバランスによりリニアリティがと
れにくくなる等の不都合が生じていた。
In the above conventional example, amplifiers 4 and 6 are connected in series, and each amplifier 4 and 6 is provided with feedback, but only negative feedback is provided for each amplifier (not negative feedback for the entire circuit). Therefore, the amplifiers 4 and 6 are required to have the same gain and distortion rate and high performance, resulting in disadvantages such as increased cost and difficulty in achieving linearity due to the imbalance.

この発明は、上記不都合点を除去すべくなされたもので
、その目的とするところは、使用する何個の増幅器の特
性にかかわらず高性能な利得制御増幅回路を提供するこ
とであり、入力端子に得られる入力信号電流を第1の増
幅器の非反転入力端および第1のトランジスタのコレク
タへ印加し、前記第1の増幅器の出力信号を出力端子へ
供給すると共に、抵抗を介して第2の増幅器の反転入力
端および第2のトランジスタυ)コレクタへ供給し、前
記第2の増幅器の出力信号を前記第1、第2のトランジ
スタの各エミッタへ供給し、前記第1の増幅器の反転入
力端、前記第2の増幅器の非反転入力端を各々接地し、
前記第1、第2のトランジスタの各ベース間へ制御電圧
を印加するようにしたものである。
The present invention has been made to eliminate the above-mentioned disadvantages, and its purpose is to provide a high-performance gain control amplifier circuit regardless of the characteristics of the number of amplifiers used. The input signal current obtained in the first amplifier is applied to the non-inverting input terminal of the first amplifier and the collector of the first transistor, and the output signal of the first amplifier is supplied to the output terminal, and the second an inverting input terminal of an amplifier and a collector of a second transistor υ), supplying an output signal of the second amplifier to each emitter of the first and second transistors, and an inverting input terminal of the first amplifier; , each of the non-inverting input terminals of the second amplifier is grounded;
A control voltage is applied between the bases of the first and second transistors.

以下図面を参照しこの発明の詳細な説明する。The present invention will be described in detail below with reference to the drawings.

第2図はこの発明の一実施例である利得制御増幅回路の
構成を示す回路図であり、この図において、入力端子1
3は抵抗14(値R5)を介して増幅器15(演算増幅
器)の非反転入力端に接続され、この増幅器15の反転
入力端は接地され、その出力端は出力端子16に接続さ
れるようになっている。
FIG. 2 is a circuit diagram showing the configuration of a gain control amplifier circuit which is an embodiment of the present invention.
3 is connected to the non-inverting input terminal of an amplifier 15 (operational amplifier) via a resistor 14 (value R5), the inverting input terminal of this amplifier 15 is grounded, and its output terminal is connected to the output terminal 16. It has become.

この出力端子16は、抵抗17(値R6)を介しトラン
ジスタ18のコレクタおよび増幅器19(演算増幅器)
の反転入力端に接続され、この増幅器19の非反転入力
端は接地され、その出力端は抵抗20を介しトランジス
タ18および21の共通エミッタに接続されるようにな
っている。
This output terminal 16 is connected via a resistor 17 (value R6) to the collector of a transistor 18 and an amplifier 19 (operational amplifier).
The non-inverting input terminal of this amplifier 19 is grounded, and the output terminal thereof is connected to the common emitter of transistors 18 and 21 via a resistor 20.

そして、制御入力端子22が抵抗23(値R7:を介し
トランジスタ18のベースに接続され、このトランジス
タ18のベースは抵抗24(値R8)を介し接地され、
またトランジスタ21のベース、コレクタは各々接地お
よび増幅器15の非反転入力端に接続されるようになっ
ている。
The control input terminal 22 is connected to the base of a transistor 18 via a resistor 23 (value R7), and the base of this transistor 18 is grounded via a resistor 24 (value R8).
The base and collector of the transistor 21 are connected to ground and to the non-inverting input terminal of the amplifier 15, respectively.

上記構成においてトランジスタ21が第1の回路を、ト
ランジスタ18が第2の回路を構成上でおり、増幅器1
9およびトランジスタ21が増幅器15の帰還ループを
構成し、トランジスタ18が増幅器19の帰還ループを
構成している。
In the above configuration, the transistor 21 constitutes the first circuit, the transistor 18 constitutes the second circuit, and the amplifier 1
9 and transistor 21 constitute a feedback loop of amplifier 15, and transistor 18 constitutes a feedback loop of amplifier 19.

また、これらのトランジスタ18および21は特性をそ
ろえるためにペアトランジスタによって構成されている
Furthermore, these transistors 18 and 21 are configured as a pair of transistors in order to have the same characteristics.

しかして、上記構成になる利得制御増幅回路において、
トランジスタ21およびトランジスタ18のコレクタ電
流を各々Ic1 (入力信号電流)Ic2 とし、また
ベース−エミッタ間電圧を各々Vbe1 、Vbe2
とすればトランジスタのPN接合の性質から次の式が
成立つ。
Therefore, in the gain control amplifier circuit having the above configuration,
The collector currents of the transistor 21 and the transistor 18 are each Ic1 (input signal current) Ic2, and the base-emitter voltages are Vbe1 and Vbe2, respectively.
Then, the following equation holds true from the properties of the PN junction of the transistor.

すなわち、 が成立つ。That is, holds true.

但し、この式において が成立ち、前記(1)式の両辺の自然対数をとり上記(
2)式を代入し変形すれば、 が求められる。
However, in this equation, holds true, and taking the natural logarithm of both sides of the above equation (1), the above (
2) By substituting and transforming the equation, we can find the following.

次に、制御入力端子22に供給される直流電圧をV c
1 とし、トランジスタ18のベースに供給される
電圧をVoとすればの関係が成立している。
Next, the DC voltage supplied to the control input terminal 22 is set to V c
1 and the voltage supplied to the base of the transistor 18 is Vo.

式を代入すれば、 この(5)式に前記(3) 、 (4) の関係が求められる。By substituting the expression, In this equation (5), the above (3) and (4) relationship is required.

つて書き変えれば この(6)式を常用対数によ が求められ、この(7)式においてl o g e=0
.4343を代入し変形すると が得られる。
If we rewrite this equation (6) as a common logarithm, we can obtain the common logarithm, and in this equation (7), log e=0
.. Substituting and transforming 4343 yields.

一方、入力端子13に供給される入力電圧をEl、出力
端子16に得られる出力電圧をE2 とすれば、演算増
幅器の性質から、 なる関係が得られる。
On the other hand, if the input voltage supplied to the input terminal 13 is El, and the output voltage obtained at the output terminal 16 is E2, the following relationship is obtained from the properties of an operational amplifier.

しかして、上記(8) 、 (10)式から第2図に示
す回路の利得Av2を求めると、 となる。
Therefore, when the gain Av2 of the circuit shown in FIG. 2 is calculated from the above equations (8) and (10), it becomes as follows.

すなわち、第2図に示す利得制御増幅回路の利得は、制
御入力端子22に印加される直流電圧Vc1 の指数関
数にしたがって決定される。
That is, the gain of the gain control amplifier circuit shown in FIG. 2 is determined according to an exponential function of the DC voltage Vc1 applied to the control input terminal 22.

第3図は、この発明の別の実施例である利得制御増幅回
路の構成を示す回路図であり、この図において第2図と
対応する部分には同一の符号が付しである。
FIG. 3 is a circuit diagram showing the configuration of a gain control amplifier circuit according to another embodiment of the present invention, and in this figure, parts corresponding to those in FIG. 2 are given the same reference numerals.

第3図において、入力端子13は抵抗14を介して増幅
器15の非反転入力端に接続され、この増幅器15の反
転入力端は接地され、その出力端は出力端子16に接続
されるようになっている。
In FIG. 3, the input terminal 13 is connected to the non-inverting input terminal of an amplifier 15 via a resistor 14, the inverting input terminal of this amplifier 15 is grounded, and the output terminal thereof is connected to an output terminal 16. ing.

この出力端子16は抵抗17を介しPNP トランジス
タ26のコレクタ、NPNトランジスタ27のコレクタ
および増幅器19の反転入力端に接続され、この増幅器
19の非反転入力端は接地されその出力端は抵抗28を
介してP’NPトランジスタ26.29の共通エミッタ
に接続されると共に抵抗30を介してNPN l−ラン
ジスタ27 、31の共通エミッタに接続されるように
なっている。
This output terminal 16 is connected via a resistor 17 to the collector of a PNP transistor 26, the collector of an NPN transistor 27, and the inverting input terminal of an amplifier 19, whose non-inverting input terminal is grounded and whose output terminal is connected via a resistor 28. is connected to the common emitters of the P'NP transistors 26 and 29, and is also connected via a resistor 30 to the common emitters of the NPN l-transistors 27 and 31.

そして、制御入力端子22は抵抗23を介してNPNl
−ランジスタ2γ、PNPトランジスタ29のベースに
接続され、このNPN トランジスタ27のベースは抵
抗24を介して接地され、またNPN トランジスタ3
10つベースおよびPNPトランジスタ26のベースは
接地され、更にこのNPN l−ランジスク31のコレ
クタおよびPNPトランジスタ29のコレクタは共に前
記増幅器15の非反転入力端に接続されるようになって
いる。
Then, the control input terminal 22 is connected to NPN1 via a resistor 23.
- a transistor 2γ connected to the base of a PNP transistor 29, the base of which is grounded via a resistor 24;
The base of the NPN transistor 31 and the base of the PNP transistor 26 are grounded, and the collector of the NPN transistor 31 and the collector of the PNP transistor 29 are both connected to the non-inverting input terminal of the amplifier 15.

上記構成になる利得制御増幅回路において、PNP I
−ランジスク29およびNPN l−ランジスタ31が
第1の回路を構威し、またPNP トランジスタ26お
よびNPN トランジスタ27が第2の回路を構成して
いる。
In the gain control amplifier circuit having the above configuration, PNP I
- transistor 29 and NPN transistor 31 constitute a first circuit, and PNP transistor 26 and NPN transistor 27 constitute a second circuit.

そして、PNPトランジスタ29、NPN トランジス
タ31およびPNPトランジスタ26、NPNI−ラン
ジスタ27が各各コンブリメンタリイ(相補型)回路構
成となっている。
The PNP transistor 29, the NPN transistor 31, the PNP transistor 26, and the NPNI-transistor 27 each have a complementary circuit configuration.

しかして、第3図に示す利得制御増幅回路は、第2図に
示す回路が、入力端子13に加えられる入力電圧が正の
場合にのみ定義されるものであるのに対し、入力電圧が
正負いずれの場合にも用いることができるものである。
Therefore, whereas the circuit shown in FIG. 2 is defined only when the input voltage applied to the input terminal 13 is positive, the gain control amplifier circuit shown in FIG. 3 is defined only when the input voltage is positive or negative. It can be used in either case.

すなわち、第3図において入力端子13に印加される入
力電圧が正の場合はNPN トランジスタ3L27が第
2図におけるトランジスタ21.18として働く一方、
PNP t−ランジスタ29.26は逆バイアスとなり
全く動作しない。
That is, when the input voltage applied to the input terminal 13 in FIG. 3 is positive, the NPN transistor 3L27 works as the transistor 21.18 in FIG.
PNP t-transistors 29 and 26 are reverse biased and do not operate at all.

逆に入力電圧が負の場合は、PNP トランジスタ29
.26が第2図におけるトランジスタ21.18として
働く一方、NPNトランジスタ31.27は逆バイアス
となり全く動作しない。
Conversely, if the input voltage is negative, the PNP transistor 29
.. 26 acts as transistor 21.18 in FIG. 2, while NPN transistor 31.27 is reverse biased and does not operate at all.

すなわち、第3図に示す利得制御増幅回路は、入力電圧
が正負いずれの場合も第2図に示す回路と同等の特性を
有するものであり、交流信号の利得制御に広く適用でき
るものである。
That is, the gain control amplifier circuit shown in FIG. 3 has the same characteristics as the circuit shown in FIG. 2 regardless of whether the input voltage is positive or negative, and can be widely applied to gain control of AC signals.

以上説明したように、この発明によれば、第1の増幅器
の帰還回路に抵抗、第2の増幅器、第1、第2のトラン
ジスタからなる回路を介挿し、かつ、前記第1、第2の
トランジスタの各ベース間へ制8に圧を印加するように
したので、第1の増幅器と第2の増幅器の特性を特にそ
ろえる必要がない一方、第1の増、幅器における利得あ
るいは歪率等の特性を特に吟味しなくても充分優れた特
性を得ることができ、安価かつ高性能な利得制御増幅回
路を提供することができる。
As explained above, according to the present invention, a circuit including a resistor, a second amplifier, and first and second transistors is inserted in the feedback circuit of the first amplifier, and Since pressure is applied across the bases of the transistors, it is not necessary to particularly match the characteristics of the first amplifier and the second amplifier. Sufficiently excellent characteristics can be obtained without special consideration of the characteristics, and an inexpensive and high-performance gain control amplifier circuit can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来の利得制御項、@回路の一例を示す回路
図、第2図および第3図は、この発明の実施例を示す回
路図である。 13・・・・・・入力端子、15・・・・・・第1の増
幅器、16・・・・・・出力端子、17・・・・・・抵
抗、18・・・・・・第2のトランジスタ、19・・・
・・・第2の増幅器、21・・・・・・第1のトランジ
スタ。
FIG. 1 is a circuit diagram showing an example of a conventional gain control term and @ circuit, and FIGS. 2 and 3 are circuit diagrams showing an embodiment of the present invention. 13... Input terminal, 15... First amplifier, 16... Output terminal, 17... Resistor, 18... Second transistor, 19...
...Second amplifier, 21...First transistor.

Claims (1)

【特許請求の範囲】[Claims] 1 入力端子に得られる入力信号電流を第1の増幅器の
非反転入力端および第1のトランジスタのコレククヘ印
加し、前記第1の増幅器の出力信号を出力端子へ供給す
ると共に、抵抗を介して第2の増幅器の反転入力端およ
び第2のトランジスタのコレクタへ供給し、前記第2の
増幅器い出力信号を前記第1.第2のトランジスタの各
エミッタへ供給し、前記第1の増幅器の反転入力端、罰
記第2の増幅器の非反転入力端を各々接地し、前記第1
.第2のトランジスタの各ベース間へ制御電圧を印加し
てなり、前記出力端子および前記入力端子間の利得が前
記制御電圧の指数関数に従って決定されることを特徴と
する利得制御増幅回路。
1. Apply the input signal current obtained at the input terminal to the non-inverting input terminal of the first amplifier and the collector of the first transistor, supply the output signal of the first amplifier to the output terminal, and the inverting input of the second amplifier and the collector of the second transistor, and the output signal of the second amplifier is supplied to the inverting input of the first . the inverting input terminal of the first amplifier and the non-inverting input terminal of the second amplifier are respectively grounded;
.. A gain control amplifier circuit comprising a control voltage applied between each base of a second transistor, and a gain between the output terminal and the input terminal being determined according to an exponential function of the control voltage.
JP53159634A 1978-12-22 1978-12-22 gain control amplifier circuit Expired JPS5829001B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53159634A JPS5829001B2 (en) 1978-12-22 1978-12-22 gain control amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53159634A JPS5829001B2 (en) 1978-12-22 1978-12-22 gain control amplifier circuit

Publications (2)

Publication Number Publication Date
JPS5585115A JPS5585115A (en) 1980-06-26
JPS5829001B2 true JPS5829001B2 (en) 1983-06-20

Family

ID=15697990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53159634A Expired JPS5829001B2 (en) 1978-12-22 1978-12-22 gain control amplifier circuit

Country Status (1)

Country Link
JP (1) JPS5829001B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471324A (en) * 1982-01-19 1984-09-11 Dbx, Inc. All NPN variably controlled amplifier

Also Published As

Publication number Publication date
JPS5585115A (en) 1980-06-26

Similar Documents

Publication Publication Date Title
US4442400A (en) Voltage-to-current converting circuit
US4237414A (en) High impedance output current source
JPH0476524B2 (en)
KR870002693B1 (en) Amplifier device
JPS59184924A (en) Current source unit
US4451800A (en) Input bias adjustment circuit for amplifier
JPS6157736B2 (en)
JPH0115169B2 (en)
JP2533201B2 (en) AM detection circuit
US5155429A (en) Threshold voltage generating circuit
JPH0247883B2 (en)
JPS5829001B2 (en) gain control amplifier circuit
GB1296750A (en)
US4356455A (en) Amplifier
JPH0145766B2 (en)
JPH0716138B2 (en) Amplifier circuit device
JPS5949728B2 (en) variable impedance circuit
US4047118A (en) Transistor amplifier circuit
JPS5827539Y2 (en) audio amplifier
JPH0449701Y2 (en)
JPH057886B2 (en)
SU684717A1 (en) Amplifier
JPS6130325Y2 (en)
JPS6025158Y2 (en) electronic volume circuit
JPH057887B2 (en)