JPS5828829B2 - Motor speed control device - Google Patents

Motor speed control device

Info

Publication number
JPS5828829B2
JPS5828829B2 JP56045752A JP4575281A JPS5828829B2 JP S5828829 B2 JPS5828829 B2 JP S5828829B2 JP 56045752 A JP56045752 A JP 56045752A JP 4575281 A JP4575281 A JP 4575281A JP S5828829 B2 JPS5828829 B2 JP S5828829B2
Authority
JP
Japan
Prior art keywords
pulse
gate
speed
motor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56045752A
Other languages
Japanese (ja)
Other versions
JPS579280A (en
Inventor
祖宣 深津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Akai Electric Co Ltd
Original Assignee
Akai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Akai Electric Co Ltd filed Critical Akai Electric Co Ltd
Priority to JP56045752A priority Critical patent/JPS5828829B2/en
Publication of JPS579280A publication Critical patent/JPS579280A/en
Publication of JPS5828829B2 publication Critical patent/JPS5828829B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/06Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Velocity Or Acceleration (AREA)
  • Control Of Direct Current Motors (AREA)

Description

【発明の詳細な説明】 本発明はモータの速度制御装置に関するものである。[Detailed description of the invention] The present invention relates to a motor speed control device.

一般に、この種の装置として、モータの速度に応じたパ
ルス幅のパルスを有する第1のパルスを得る手段と、定
められたパルス幅の第2のパルスを得る手段とを備え、
上記第1のパルスと第2のパルスとのパルス幅を比較し
て速度誤差信号を得、該誤差信号により上記モータの速
度を制御するものが知られている。
Generally, this type of device includes means for obtaining a first pulse having a pulse width corresponding to the speed of the motor, and means for obtaining a second pulse having a predetermined pulse width,
It is known that a speed error signal is obtained by comparing the pulse widths of the first pulse and the second pulse, and the speed of the motor is controlled using the error signal.

この具体的なものとして、第1図に示すものが考えられ
る。
As a concrete example of this, the one shown in FIG. 1 can be considered.

第1図において、1は入力端子であり、例えば直流モー
タの回転に比例した第3のパルス(1回転に1個等)を
発生するパルス発電機からのパルスが入力される。
In FIG. 1, reference numeral 1 denotes an input terminal, into which, for example, pulses from a pulse generator that generates third pulses (one per rotation, etc.) proportional to the rotation of the DC motor are input.

2はTフリップフロップであり、上記端子1からのパル
スによりトリガされる。
2 is a T flip-flop, which is triggered by a pulse from the terminal 1 mentioned above.

3は単安定マルチバイブレークであり、上記フリップフ
ロップ2の出力によりトリガ゛される。
3 is a monostable multi-by-break, which is triggered by the output of the flip-flop 2.

4はノアゲート、5はナントゲートであり、上記フリッ
プフロップ2の出力及び単安定マルチバイブレーク3の
出力が入力される。
4 is a NOR gate, and 5 is a Nants gate, to which the output of the flip-flop 2 and the output of the monostable multi-by-break 3 are input.

DI、D2はダイオードであり、互いに異なる極がコン
デンサCの同一端子に接続され、該コンデンサCの充電
及び放電回路が形成されている。
DI and D2 are diodes whose different poles are connected to the same terminal of a capacitor C, forming a charging and discharging circuit for the capacitor C.

このような装置では、端子1に第2図Aに示す前記した
パルスが印加されると、上記Tフリップフロップ2の出
力端子からはパルス幅t。
In such a device, when the above-mentioned pulse shown in FIG. 2A is applied to the terminal 1, the pulse width t is output from the output terminal of the T flip-flop 2.

の第2図Bに示す前記第1のパルスが得られる。The first pulse shown in FIG. 2B is obtained.

このパルスは単安定マルチバイブレーク3に入力され、
該単安定マルチバイブレークの出力端子からは第2図C
に示すパルス幅t3の前記第2のパルスが得られる。
This pulse is input to monostable multi-by break 3,
From the output terminal of the monostable multi-bi break,
The second pulse having a pulse width t3 shown in is obtained.

このパルス幅t3は上記パルス幅t。が基準速度である
場合に一致するものである。
This pulse width t3 is the above-mentioned pulse width t. is the reference speed.

第2図に示すものは速度が基準より遅い場合であり、パ
ルス幅はt。
What is shown in FIG. 2 is the case where the speed is slower than the reference, and the pulse width is t.

>t3になっている。このような場合には第2図B及び
Cに示すパルスが印加されるナントゲート5は入力が共
にHになる期間が全くなく、従って出力は第2図Eのよ
うにHとなる。
>t3. In such a case, the Nant gate 5 to which the pulses shown in FIG. 2B and C are applied has no period in which both inputs are H, and therefore the output becomes H as shown in FIG. 2E.

−万、上記パルスが入力されるノアゲート4は入力が共
にLになる期間が△tだけあり、この期間は第2図りに
示すように出力がHになる。
-10,000, the NOR gate 4 to which the above pulse is input has a period of Δt in which both inputs are L, and during this period, the output is H as shown in the second diagram.

上記ナントゲート5の出力がHになると、ダイオードD
2は逆バイアスされてコンデンサCは放電されないが、
ノアゲート4の出力がHになる期間にはダイオードD1
が順方向にバイアスされ、該ダイオードを介してコンデ
ンサCが充電される。
When the output of the Nant gate 5 becomes H, the diode D
2 is reverse biased and capacitor C is not discharged, but
During the period when the output of NOR gate 4 becomes H, diode D1
is forward biased, and the capacitor C is charged through the diode.

このコンデンサCが充電されるとモータの速度が高くな
るように制御される。
When this capacitor C is charged, the speed of the motor is controlled to increase.

上記説明は速度が遅い場合であるが、速度が基準速度と
同一の場合には前記パルス幅t。
The above explanation is for the case where the speed is slow, but when the speed is the same as the reference speed, the pulse width t.

とt3が等しくなり、コンデンサCへの充電及び放電は
ない。
and t3 become equal, and there is no charging or discharging of capacitor C.

次に速度が速い場合を第3図について説明する。Next, the case where the speed is high will be explained with reference to FIG.

第3図において、A−Eは第1図のA−Eと同一点のパ
ルスを示す。
In FIG. 3, A-E indicates the pulse at the same point as A-E in FIG.

速度が高いときには端子1のパルス間隔t。When the speed is high, the pulse interval at terminal 1 is t.

が前記t3より短くなり、ナントゲート5の出力にはE
に示すようにLの期間が生じ、ダイオードD2が順方向
にバイアスされてコンデンサCが放電される。
becomes shorter than t3, and the output of the Nantes gate 5 has E
A period of L occurs as shown in FIG. 2, diode D2 is forward biased and capacitor C is discharged.

上記ノアゲート4の出力にはHの期間がなく、ダイオー
ドD1は逆方向にバイアスされ、上記コンデンサCは放
電されない。
The output of the NOR gate 4 has no high period, the diode D1 is reverse biased, and the capacitor C is not discharged.

このような装置において、モータの速度が高くなり、上
記のパルス幅t。
In such a device, the speed of the motor is high and the pulse width t mentioned above.

が第4図に示すように前記t3の1/2に満たなくなる
ときには、第4図り、Eに示すように前記ノアゲート4
の出力にHの期間が、又ナントゲート5の出力にLの期
間が生じ、コンデンサCは放電の後、充電され、コア
7”ンサCの電圧が保持されるのでモータの速度が遅く
なるようには制御されない。
When t3 becomes less than 1/2 as shown in FIG. 4, the Noah gate 4 is closed as shown in FIG.
An H period occurs in the output of the Nandt gate 5, and an L period occurs in the output of the Nant gate 5, and the capacitor C is charged after being discharged, and the core
Since the voltage of the 7" sensor C is maintained, the speed of the motor is not controlled to slow down.

この場合にも、第1のパルスの周期が第2のパルスのパ
ルス幅をこえる範囲に、前記モータの使用状態における
回転速度の最高値を選定することにより、前記した異常
回転を防止することができる。
In this case as well, the above-mentioned abnormal rotation can be prevented by selecting the maximum value of the rotational speed of the motor in the operating state within a range in which the period of the first pulse exceeds the pulse width of the second pulse. can.

尚、一般に単安定マルチバイブレータでは、パルスの後
縁よりわずかの期間トリガのかからない領域がある。
Generally, in a monostable multivibrator, there is a region in which a trigger is not applied for a short period from the trailing edge of a pulse.

従って、定められたパルス幅のパルスを得る手段として
単安定マルチバイブレークを用いるときには、前記した
パルス幅t3に上記の領域に相当する期間を加算して第
1のパルスの周期又は第3のパルスの周期を選定する必
要がある。
Therefore, when using a monostable multi-bibreak as a means of obtaining a pulse with a predetermined pulse width, the period corresponding to the above region is added to the pulse width t3 to obtain the period of the first pulse or the period of the third pulse. It is necessary to select the cycle.

又、上記双安定マルチバイブレークを用いることに代え
、速度に応じた周波数の正弦波の振幅を制限して矩形波
を底形しても実施できる。
Moreover, instead of using the above-mentioned bistable multi-bi-break, it is also possible to limit the amplitude of the sine wave of the frequency according to the speed and make the rectangular wave a base shape.

尚、モータの使用状態における回転数の最高値を選定す
るには、モータのトルク・スピードカーブ又は電源電圧
をそのように設定すればよい。
Incidentally, in order to select the maximum value of the rotational speed under the operating condition of the motor, the torque/speed curve of the motor or the power supply voltage may be set accordingly.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を説明するためのブロック図、第2図乃
至第4図は上記ブロック図のタイミングチャートを示す
ものである。 2:フリップフロップ、3:単安定マルチバイブレーク
、4:ノアゲート、5:ナンドゲート、C:コンデンサ
FIG. 1 is a block diagram for explaining the present invention, and FIGS. 2 to 4 are timing charts of the above block diagram. 2: Flip-flop, 3: Monostable multi-bi break, 4: NOR gate, 5: NAND gate, C: Capacitor

Claims (1)

【特許請求の範囲】[Claims] 1 モータの速度に応じたパルス幅を有する第1のパル
スを得る手段と、該第1のパルスの後縁によってトリガ
され、該第1のパルスを基準とした一定の幅の第2のパ
ルスを得る単安定マルチバイブレークと、上記第1のパ
ルス及び第2のパルスが入力されるノアゲートと、上記
第1のパルス及び第2のパルスが入力されるナントゲー
トと、上記ノアゲートの出力に応じて充電され、上記ナ
ントゲートの出力に応じて放電されるコンデンサとを備
え、第1のパルスのパルス幅と第2のパルスのパルス幅
を上記ノアゲート及びナントゲートにより比較し、これ
らのノアゲート及びナントゲートの出力に得られる上記
比較による誤差分により上記コンデンサの電圧を可変し
、この電圧に応じて上記モータの速度を制御するものに
おいて、上記第1のパルスの周期が上記第2のパルスの
パルス幅をこえる範囲に上記モータの使用状態における
回転速度の最高値を選定したことを特徴とするモータの
速度制御装置。
1 means for obtaining a first pulse having a pulse width depending on the speed of the motor; and means for obtaining a second pulse triggered by the trailing edge of the first pulse and having a constant width with respect to the first pulse. a monostable multi-by-break, a NOR gate to which the first pulse and the second pulse are input, a Nants gate to which the first pulse and the second pulse are input, and charging according to the output of the NOR gate. and a capacitor that is discharged according to the output of the Nandt gate, the pulse width of the first pulse and the pulse width of the second pulse are compared by the Norr gate and the Nandt gate, and The voltage of the capacitor is varied according to the error resulting from the comparison obtained in the output, and the speed of the motor is controlled according to this voltage, and the period of the first pulse is equal to the pulse width of the second pulse. A speed control device for a motor, characterized in that the maximum value of the rotational speed of the motor in the operating state is selected within a range exceeding the above range.
JP56045752A 1981-03-27 1981-03-27 Motor speed control device Expired JPS5828829B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56045752A JPS5828829B2 (en) 1981-03-27 1981-03-27 Motor speed control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56045752A JPS5828829B2 (en) 1981-03-27 1981-03-27 Motor speed control device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP50029708A Division JPS5827759B2 (en) 1975-03-12 1975-03-12 Mortanosokudoseigiyosouchi

Publications (2)

Publication Number Publication Date
JPS579280A JPS579280A (en) 1982-01-18
JPS5828829B2 true JPS5828829B2 (en) 1983-06-18

Family

ID=12728029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56045752A Expired JPS5828829B2 (en) 1981-03-27 1981-03-27 Motor speed control device

Country Status (1)

Country Link
JP (1) JPS5828829B2 (en)

Also Published As

Publication number Publication date
JPS579280A (en) 1982-01-18

Similar Documents

Publication Publication Date Title
DE4321970C2 (en) Control device for a battery charger AC generator for use in a motor vehicle
US4504881A (en) Protective circuit for an electric motor
US5099180A (en) Ultrasonic motor driving circuit
US3694720A (en) Speed control for d.c. motor
JPS5828829B2 (en) Motor speed control device
EP0077365B1 (en) Ignition system having variable percentage current limiting
JPS5827759B2 (en) Mortanosokudoseigiyosouchi
JPS5638988A (en) Driver for dc semiconductor motor
SU1513584A1 (en) Voltage converter
SU1624649A1 (en) Constant current electric drive
RU1798905C (en) Pulse-width converter digital tracing electric drive
JPS52154020A (en) Control system for induction motor by plurality of pulse duration modulated variable frequency inverter
US3359478A (en) Silicon controlled phase locked servo drive
SU1677813A1 (en) Method for controlling thyristor pulse converter
SU738083A1 (en) Electric drive with discrete control
SU1211885A1 (en) Pulse separation-to-pulse duration converter
JPS587725Y2 (en) pulse delay circuit
JP2822074B2 (en) DC motor drive circuit
JPS622445B2 (en)
SU1735848A2 (en) Generator of poisson flux of pulses
JPS5939837Y2 (en) Gate signal stop device
SU1338009A2 (en) Controlled pulse generator
SU1308920A1 (en) Frequency comparator
SU894863A1 (en) Frequency-to-voltage converter
JPS61240867A (en) Motor drive device