JP2822074B2 - DC motor drive circuit - Google Patents
DC motor drive circuitInfo
- Publication number
- JP2822074B2 JP2822074B2 JP2005401A JP540190A JP2822074B2 JP 2822074 B2 JP2822074 B2 JP 2822074B2 JP 2005401 A JP2005401 A JP 2005401A JP 540190 A JP540190 A JP 540190A JP 2822074 B2 JP2822074 B2 JP 2822074B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- motor
- pulse
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電機子の回転速度に応じて発生する誘導起
電力を検出して、直流モータの駆動を制御するようにし
た誘導起電力感知形の直流モータ駆動回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention detects an induced electromotive force generated according to the rotation speed of an armature and controls the driving of a DC motor. Type DC motor drive circuit.
本発明は、電圧比較器、駆動トランジスタおよびパル
ス発生回路によって直流モータの拘束状態を判定するよ
うに構成されている。そして、本発明では、前記電圧比
較器に入力される拘束トルクの設定電圧を大きさと、前
記パルス発生回路から出力されかつ前記駆動トランジス
タを周期的に瞬間オフにする遮断パルスの周期の大きさ
とを調節手段により互いに同方向に変化させることがで
きる。従って、拘束トルクに関連してモータの駆動状態
を広範囲に制御することができる。The present invention is configured to determine the constraint state of the DC motor by using a voltage comparator, a driving transistor, and a pulse generation circuit. In the present invention, the magnitude of the set voltage of the restraint torque input to the voltage comparator and the magnitude of the cycle of the cut-off pulse output from the pulse generation circuit and periodically turning off the drive transistor are determined. They can be changed in the same direction by adjusting means. Therefore, the driving state of the motor can be controlled in a wide range in relation to the constraint torque.
本発明者は、拘束トルクの制御が可能な誘導起電力感
知形の直流モータ駆動回路として、第３図に示す回路を
先に提案した。The inventor has previously proposed the circuit shown in FIG. 3 as a DC motor drive circuit of the induced electromotive force sensing type capable of controlling the restraining torque.
第３図において、直流モータ１は、直流電圧＋Vcが供
給される直流電源端子６に一端を接続され、他端を電界
効果トランジスタ（FET）２のドレインＤに接続されて
いる。このFET2側の直流モータ１の端子は、抵抗R3を介
して電圧比較器３の反転入力端子に接続されている。FE
T2のソースは接地され、ゲートＧはアンドゲート４の出
力端子に接続されている。In FIG. 3, the DC motor 1 is connected at one end to the DC power supply terminal 6 to which a DC voltage + V c is supplied, is connected at the other end to the drain D of the field effect transistor (FET) 2. Terminal of the DC motor 1 of the FET2 side is connected to the inverting input terminal of the voltage comparator 3 via a resistor R 3. FE
The source of T2 is grounded, and the gate G is connected to the output terminal of AND gate 4.
抵抗R1、可変抵抗器VR1および抵抗R2から成る直列回
路の一端は直流電源端子６に接続され、この直列回路の
他端（抵抗R2側）は接地されている。可変抵抗器VR1は
抵抗R1とR2との間に接続されている。可変抵抗器VR1の
摺動接点は、電圧比較器３の非反転入力端子に接続され
ている。従って、この電圧比較器３の非反転入力端子に
は、直流電圧＋Vcを抵抗R1、R2および可変抵抗器VR1の
抵抗値で分圧した設定電圧V2が供給される。この設定電
圧V2は直流モータ１の拘束トルク（モータ１が拘束状態
になったと判定してモータ１を停止させるときの限界ト
ルク）を設定する電圧である。Resistors R 1, one end of the series circuit composed of the variable resistor VR 1 and the resistor R 2 is connected to the DC power supply terminal 6, the other end of the series circuit (the resistor R 2 side) is grounded. Variable resistor VR 1 is connected between the resistors R 1 and R 2. Sliding contact of the variable resistor VR 1 is connected to the non-inverting input terminal of the voltage comparator 3. Therefore, this non-inverting input terminal of the voltage comparator 3, a DC voltage + V c resistors R 1, R 2 and the variable resistor setting voltage V 2 divided by the resistance value of VR 1 is supplied. The set voltage V 2 is a voltage for setting a constraint torque of the DC motor 1 (the limit torque when the motor 1 stops the motor 1 is determined to have become the constraint condition).
電圧比較器３は、非反転入力端子に供給される設定電
圧V2と、反転入力端子に供給される電圧VMとを比較す
る。そして、電圧比較器３は、電圧V2が電圧VMよりも大
きいときに高レベルの電圧V0を出力し、電圧V2が電圧VM
よりも小さいときに低レベルの電圧V0を出力する。この
電圧比較器３の出力端子は、アンドゲート４の一方の入
力端子に接続されている。Voltage comparator 3, the set voltage V 2 to be supplied to the non-inverting input terminal, compares the voltage V M which is supplied to the inverting input terminal. Then, the voltage comparator 3 outputs the high-level voltage V 0 when the voltage V 2 is higher than the voltage V M , and the voltage V 2 becomes the voltage V M
And it outputs the voltage V 0 which low level when less than. The output terminal of the voltage comparator 3 is connected to one input terminal of the AND gate 4.
アンドゲート４の他方の入力端子は、発振器５の出力
端子に接続されている。アンドゲート４のこの入力端子
は、発振器５から遮断パルスP1を供給される。アンドゲ
ート４は、電圧比較器３の出力電圧V0と遮断パルスP1と
の論理積をとって、出力信号をFET2のゲートＧに供給す
る。そして、アンドゲート４の出力信号が高レベルのと
きにFET2はオン状態となり、低レベルのときにFET2はオ
フ状態となる。上述の遮断パルスP1は一定周期Ｔ毎に一
瞬だけ低レベルになる発振信号である。The other input terminal of the AND gate 4 is connected to the output terminal of the oscillator 5. The input terminal of the AND gate 4 is supplied with blocking pulses P 1 from the oscillator 5. The AND gate 4 calculates the logical product of the output voltage V 0 of the voltage comparator 3 and the cutoff pulse P 1 and supplies an output signal to the gate G of the FET 2. When the output signal of the AND gate 4 is at a high level, the FET 2 is turned on, and when the output signal is at a low level, the FET 2 is turned off. Blocking pulses P 1 described above is an oscillation signal comprising only a low level instantaneously every predetermined period T.
次に、このような構成の第３図に示す直流モータ駆動
回路の動作を説明する。Next, the operation of the DC motor driving circuit shown in FIG. 3 having such a configuration will be described.
直流モータ１の出力軸（図示せず）が外力で回転させ
られ、その電機子が回転したとする。この電機子の回転
によって、直流モータ１の両端に、第３図に示すよう
に、電機子の回転速度に比例した誘導起電力EMが発生す
る。このため、FET2のドレインＤには、次式で表わされ
る電圧VMが生じる。It is assumed that the output shaft (not shown) of the DC motor 1 is rotated by an external force and the armature is rotated. The rotation of the armature, at both ends of the DC motor 1, as shown in FIG. 3, the induced electromotive force E M proportional to the rotational speed of the armature occurs. Therefore, the drain D of the FET2, a voltage V M generated represented by the following formula.
VM＝VC−EM この電圧VMは電圧比較器３の反転入力端子に供給され
る。そして、誘導起電力EMが大きくなって、電圧VMが設
定電圧V2よりも小さくなると、電圧比較器３は出力電圧
V0を低レベルから高レベルに変化させる。このため、ア
ンドゲート４の出力信号として、遮断パルスP1がFET2の
ゲートＧに供給される。そして、FET2は遮断パルスP1が
高レベルのときにオン状態となる。従って、直流モータ
１に直流電圧＋VCが印加されて、直流モータ１の出力軸
は回転を継続する。V M = V C -E M This voltage V M is supplied to the inverting input terminal of the voltage comparator 3. The induced electromotive force E M is increased, when the voltage V M is smaller than the set voltage V 2, the voltage comparator 3 output voltage
The V 0 is changed from low level to high level. Therefore, as the output signal of the AND gate 4, blocking pulse P 1 is supplied to the gate G of the FET2. Then, FET2 is turned on when blocking pulse P 1 is at a high level. Therefore, the DC voltage + V C is applied to the DC motor 1, and the output shaft of the DC motor 1 continues to rotate.
直流モータ１の出力軸が回転を継続している間にも、
遮断パルスP1は周期的に瞬時に低レベルになる。このた
め、FET2も同様に周期的に瞬時にオフ状態となる。この
FET2のオフ状態の期間において、電圧VMが設定電圧V2よ
りも小さければ、アンドゲート４の出力信号として遮断
パルスP1がFET2のゲートＧに継続して供給される。従っ
て、FET2は継続してオン状態とオフ状態とを繰返す。逆
に、FET2のオフ状態のときに電圧VMが設定電圧V2よりも
大きくなっていれば、電圧比較器３の出力電圧V0が低レ
ベルに変化する。従って、アンドゲート４の出力信号は
継続して低レベルになるので、FET2はオフ状態を継続し
て給電遮断状態になる。While the output shaft of the DC motor 1 continues to rotate,
Blocking pulse P 1 becomes low level periodically instantaneously. For this reason, the FET 2 is also turned off periodically and instantaneously. this
In FET2 period off state of the voltage V M is smaller than the set voltage V 2, blocking pulse P 1 as an output signal of the AND gate 4 is continuously supplied to the gate G of the FET2. Therefore, the FET 2 continuously repeats the ON state and the OFF state. Conversely, the voltage V M at the time of the OFF state of the FET2 is if greater than the set voltage V 2, the output voltage V 0 which voltage comparator 3 changes to the low level. Therefore, since the output signal of the AND gate 4 is continuously at the low level, the FET 2 is continuously turned off and the power supply is cut off.
なお、モータ１が回転を持続できるか、或いはFET2が
オフ状態を継続して給電遮断状態になるかの境界時に直
流モータ１に流れる電流IMは、直流モータ１の内部抵抗
をrMとすると、次式で表わされる。Note that the current I M flowing through the DC motor 1 at the boundary between whether the motor 1 can continue to rotate or whether the FET 2 continues to be in the off state and enters the power supply cutoff state is represented by r M where the internal resistance of the DC motor 1 is r M. , Expressed by the following equation.
IM≒V2/rM（＝（VC−EM）/rM） 従って、電圧V2を制御することによって、直流モータ
１の拘束トルクを制御して、その駆動状態を制御するこ
とができる。そして、この電圧V2の制御のために、可変
抵抗器VR1が調節される。I M ≒ V 2 / r M (= (V C −E M ) / r M ) Therefore, by controlling the voltage V 2 , controlling the constraint torque of the DC motor 1 and controlling its driving state Can be. Then, for control of the voltage V 2, the variable resistor VR 1 is adjusted.
第３図に示す上述の直流モータ駆動回路の場合には、
遮断パルスP1の周期Ｔが一定であるために、直流モータ
１の拘束トルクの可変幅が狭いという問題があった。即
ち、FET2がオン状態になるためには、誘導起電力が所定
値以上であることが必要であり、周期Ｔが短いと、拘束
トルクを最大にするために可変抵抗器VR1を抵抗R1側に
設定しても、最大駆動電流IM′（＝VC/rM）を得るのが
困難であるという問題があった。これとは逆に、周期Ｔ
が長いと、拘束トルクを小さくするために可変抵抗器VR
1を抵抗R2側に設定しても、拘束トルク時の駆動電流IM
を充分に小さくすることができないという問題があっ
た。In the case of the above-described DC motor drive circuit shown in FIG.
For the period T of the blocking pulses P 1 is constant, variable width of the restraining torque of the DC motor 1 is narrow. That is, in order for the FET 2 to be turned on, it is necessary that the induced electromotive force is equal to or more than a predetermined value. If the cycle T is short, the variable resistor VR 1 is connected to the resistor R 1 in order to maximize the restraining torque. Side, there is a problem that it is difficult to obtain the maximum drive current I M ′ (= V C / r M ). Conversely, the period T
Is longer, the variable resistor VR
Even if 1 is set to the resistance R 2 side, the driving current I M
Cannot be sufficiently reduced.
本発明は、このような欠点を解消して、直流モータの
駆動状態を広範囲に制御し得る直流モータ駆動回路を提
供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a DC motor drive circuit which can solve such a drawback and can control the drive state of the DC motor in a wide range.
本発明による直流モータ駆動回路は、直流モータの端
子に生じる誘導起電力と予め設定された設定電圧とを比
較する電圧比較器と、この電圧比較器の出力信号に応じ
てオンとなり、前記直流モータに駆動電圧を与える駆動
トランジスタと、この駆動トランジスタを周期的に瞬間
オフにするための遮断パルスを発生するパルス発生回路
とを備えている。A DC motor driving circuit according to the present invention includes a voltage comparator that compares an induced electromotive force generated at a terminal of the DC motor with a preset voltage, and is turned on in response to an output signal of the voltage comparator. And a pulse generating circuit for generating a cutoff pulse for periodically turning off the drive transistor instantaneously.
そして、その一つの発明では、前記設定電圧の大きさ
と前記遮断パルスの周期の大きさとを互いに同方向に変
化させる調節手段を備えている。In one of the inventions, there is provided adjusting means for changing the magnitude of the set voltage and the magnitude of the cycle of the cutoff pulse in the same direction.
即ち、前記調節手段を調節することによって、前記設
定電圧の大きさと前記遮断パルスの周期の大きさとを同
時に大きくしたり、これとは逆に、同時に小さくしたり
することができる。That is, by adjusting the adjusting means, the magnitude of the set voltage and the magnitude of the cycle of the cutoff pulse can be simultaneously increased or, conversely, can be simultaneously decreased.
また、他の一つの発明では、前記パルス発生回路は、
前記駆動トランジスタに入力される前記遮断パルスに応
じて鋸波状電圧を形成する鋸波形成回路と、この鋸波形
成回路の出力電圧と前記設定電圧とを比較する第２の電
圧比較器と、前記鋸波形成回路の前記出力電圧と予め設
定された基準電圧とを比較する第３の電圧比較器と、前
記第２の電圧比較器の出力信号と前記第３の電圧比較器
の出力信号とから前記遮断パルスを形成するパルス形成
回路とを有し、前記設定電圧の大きさと前記遮断パルス
の周期の大きさとを互いに同方向に変化させる調節手段
をさらに備えている。また、この場合、前記鋸波形成回
路は、前記鋸波状電圧の上昇速度と下降速度とを互いに
逆方向に変化させる速度設定手段を有していてもよい。
即ち、前記速度設定手段を調節することによって、前記
上昇速度と前記下降速度とを同時に大きくしたり、これ
とは逆に、同時に小さくしたりすることができる。In another aspect of the invention, the pulse generation circuit includes:
A sawtooth wave forming circuit for forming a sawtooth voltage in accordance with the cutoff pulse input to the driving transistor, a second voltage comparator for comparing an output voltage of the sawtooth wave forming circuit with the set voltage, A third voltage comparator for comparing the output voltage of the sawtooth wave forming circuit with a preset reference voltage, and a third voltage comparator based on an output signal of the second voltage comparator and an output signal of the third voltage comparator. A pulse forming circuit for forming the cutoff pulse, and further comprising adjusting means for changing the magnitude of the set voltage and the cycle of the cutoff pulse in the same direction. Further, in this case, the sawtooth wave forming circuit may include a speed setting means for changing a rising speed and a falling speed of the sawtooth voltage in directions opposite to each other.
That is, by adjusting the speed setting means, the ascending speed and the descending speed can be simultaneously increased or, conversely, can be simultaneously decreased.
以下、本発明の一実施例を図面を用いて詳細に説明す
る。Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
第１図は本発明の直流モータ駆動回路の一実施例を示
す回路図である。第１図において、第３図と同一の符号
は同一のものを示す。そして、第３図の説明との重複を
避けるために、第３図の構成と異なる部分についての
み、以下において説明する。FIG. 1 is a circuit diagram showing an embodiment of a DC motor drive circuit according to the present invention. 1, the same reference numerals as those in FIG. 3 denote the same components. Then, in order to avoid duplication with the description of FIG. 3, only the portions different from the configuration of FIG. 3 will be described below.
第１図において、FET（駆動トランジスタ）２のゲー
トＧには、鋸波形成回路12の入力端子が接続されてい
る。この鋸波形成回路12は、抵抗R4、R5、可変抵抗器
（速度設定部）VR2、ダイオードD1、D2およびコンデン
サC1から成っている。即ち、FET2のゲートＧと可変抵抗
器VR2の摺動接点との間には、抵抗R4が接続されてい
る。可変抵抗器VR2の一端は抵抗R5の一端に接続され、
抵抗R5の他端はダイオードD1のアノードに接続され、ダ
イオードD1のカソードはコンデンサC1に接続されてい
る。可変抵抗器VR2の他端はダイオードD2のカソードに
接続され、ダイオードD2のアノードはコンデンサC1に接
続されるとともに、ダイオードD1のカソードに接続され
ている。つまり、コンデンサC1の一端はダイオードD1と
D2とに接続され、コンデンサC1の他端は接地されてい
る。コンデンサC1とダイオードD1、D2との接続点は鋸波
形成回路12の出力端子となっている。In FIG. 1, an input terminal of a sawtooth wave forming circuit 12 is connected to a gate G of an FET (drive transistor) 2. The sawtooth wave forming circuit 12 includes resistors R 4 and R 5 , a variable resistor (speed setting unit) VR 2 , diodes D 1 and D 2, and a capacitor C 1 . That is, between the gate G and the sliding contact of the variable resistor VR 2 of FET2, the resistance R 4 is connected. One end of the variable resistor VR 2 is connected to one end of the resistor R 5,
The other end of the resistor R 5 is connected to the anode of the diode D 1, the cathode of the diode D 1 is connected to the capacitor C 1. The other end of the variable resistor VR 2 is connected to the cathode of the diode D 2, the anode of the diode D 2 is is connected to the capacitor C 1, and is connected to the cathode of the diode D 1. That is, one end of the capacitor C 1 is diode D 1 and
Is connected to the D 2, the other end of the capacitor C 1 is grounded. Connection point between the capacitor C 1 and diode D 1, D 2 is an output terminal of the sawtooth wave forming circuit 12.
鋸波形成回路12の出力端子は、電圧比較器７の反転入
力端子と電圧比較器８の非反転入力端子とに接続されて
いる。電圧比較器７の非反転入力端子はトルク制御用の
可変抵抗器VR1の摺動接点に接続されている。従って、
この電圧比較器７の非反転入力端子には、設定電圧V2が
供給される。従って、電圧比較器７は、設定電圧V2と鋸
波形成回路12の出力電圧VNとを比較する。そして、この
電圧比較器７は、設定電圧V2が出力電圧VNよりも大きい
ときに高レベルＨの電圧V3を出力し、電圧V2が電圧VNよ
りも小さいときに低レベルＬの電圧V3を出力する。この
電圧比較器７の出力端子は、パルス形成回路11のセット
入力端子SETに接続されている。The output terminal of the sawtooth wave forming circuit 12 is connected to the inverting input terminal of the voltage comparator 7 and the non-inverting input terminal of the voltage comparator 8. The non-inverting input terminal of the voltage comparator 7 is connected to the sliding contact of the variable resistor VR 1 for torque control. Therefore,
The non-inverting input terminal of the voltage comparator 7, is supplied set voltage V 2. Therefore, the voltage comparator 7 compares the output voltage V N of the set voltage V 2 and the sawtooth wave forming circuit 12. Then, the voltage comparator 7 outputs a voltage V 3 of the high level H when the set voltage V 2 is greater than the output voltage V N, a low level L when the voltage V 2 is smaller than the voltage V N and it outputs a voltage V 3. The output terminal of the voltage comparator 7 is connected to the set input terminal SET of the pulse forming circuit 11.
電圧比較器８の反転入力端子には、直流電圧＋VCを抵
抗R6およびR7の抵抗値で分圧した基準電圧V1が供給され
る。従って、この電圧比較器８は、非反転入力端子に供
給される電圧VNと、反転入力端子に供給される基準電圧
V1とを比較する。そして、この電圧比較器８は、電圧VN
が電圧V1よりも大きいときに高レベルＨの電圧V4を出力
し、電圧VNが電圧V1よりも小さいときに低レベルＬの電
圧V4を出力する。この電圧比較器８の出力端子は、パル
ス形成回路11のリセット入力端子RESに接続されてい
る。The inverting input terminal of the voltage comparator 8, the reference voltages V 1 to dividing by the resistance value of the DC voltage + V C resistors R 6 and R 7 are supplied. Therefore, the voltage comparator 8, the voltage V N is supplied to the non-inverting input terminal, a reference voltage supplied to the inverting input terminal
It is compared with the V 1. The voltage comparator 8 outputs the voltage V N
There outputs a voltage V 4 of the high level H when greater than the voltage V 1, and outputs the voltage V 4 of the low level L when the voltage V N is smaller than the voltage V 1. The output terminal of the voltage comparator 8 is connected to the reset input terminal RES of the pulse forming circuit 11.
パルス形成回路11は、本実施例では、ナンドゲート
９、10から成るRSフリップフロップから構成されてい
る。従って、ナンドゲート９側のセット入力端子SETと
ナンドゲート10側のリセット入力端子RESとが共に高レ
ベルの電圧に設定されると、パルス形成回路11の出力端
子（ナンドゲート10の出力端子）は高レベルＨの電圧P2
を出力する。この状態でセット入力端子SETの入力が一
瞬でも低レベルになると、パルス形成回路11の出力端子
は低レベルＬの電圧P2を出力してその状態を保持する。
また、リセット入力端子RESの入力が低レベルになる
と、パルス形成回路11の出力端子は高レベルＨの電圧P2
を出力する。このパルス形成回路11の出力端子はアンド
ゲード４の一方の入力端子に接続されている。アンドゲ
ート４のこの入力端子には、第３図では、発振器５が接
続されているが、第１図では、第３図の発振器５に代え
て、鋸波形成回路12、比較器７、８、パルス形成回路11
などから成るパルス発生回路が接続されている。In this embodiment, the pulse forming circuit 11 is constituted by an RS flip-flop including NAND gates 9 and 10. Therefore, when both the set input terminal SET on the NAND gate 9 side and the reset input terminal RES on the NAND gate 10 side are set to a high level voltage, the output terminal of the pulse forming circuit 11 (the output terminal of the NAND gate 10) becomes high level H. Voltage P 2
Is output. When the input of the set input terminal SET in this state is low even momentarily, the output terminal of the pulse forming circuit 11 holds its state by outputting a voltage P 2 of low level L.
When the input of the reset input terminal RES becomes low level, the output terminal of the pulse forming circuit 11 outputs the high level H voltage P 2
Is output. The output terminal of the pulse forming circuit 11 is connected to one input terminal of the AND gate 4. An oscillator 5 is connected to this input terminal of the AND gate 4 in FIG. 3, but in FIG. 1, a sawtooth wave forming circuit 12, comparators 7, 8 are used instead of the oscillator 5 in FIG. , Pulse forming circuit 11
And a pulse generating circuit composed of the above.
次に、このような構成の第１図に示す直流モータ駆動
回路の動作を、第２図に示すタイムチャートと共に説明
する。ここで、第２図は第１図の直流モータ駆動回路の
主要部の電圧波形を示すタイムチャートである。Next, the operation of the DC motor driving circuit having such a configuration shown in FIG. 1 will be described with reference to a time chart shown in FIG. Here, FIG. 2 is a time chart showing voltage waveforms of main parts of the DC motor drive circuit of FIG.
まず、直流モータ１が静止状態にある場合について説
明する。直流モータ１が静止しているときには、誘導起
電力EMはゼロであるので、電圧VMは直流電圧＋VCの値と
なっている。従って、電圧VMが設定電圧V2よりも大きい
ので、電圧比較器３の出力電圧V0は低レベルになってい
る。このため、アンドゲート４の出力信号も低レベルに
なっているので、FET2のドレイン−ソース間はオフ状態
になっている。また、アンドゲート４の出力信号が低レ
ベルであるので、鋸波形成回路12の出力電圧VNも低レベ
ルの電圧（0V）になっている（第２図の時点t1以前の状
態である）。First, a case where the DC motor 1 is in a stationary state will be described. When the DC motor 1 is at rest, the induced electromotive force E M is because it is zero, the voltage V M is a value of the DC voltage + V C. Therefore, since the voltage V M greater than the set voltage V 2, the output voltage V 0 which voltage comparator 3 is in the low level. For this reason, the output signal of the AND gate 4 is also at a low level, so that the drain-source of the FET 2 is off. Further, since the output signal of the AND gate 4 is at a low level, is the output voltage V N is also of the low-level voltage has become (0V) (of FIG. 2 time t 1 prior state of the sawtooth wave forming circuit 12 ).
この場合、コンデンサC1に電荷が多少あったとして
も、ダイオードD2、可変抵抗器VR2および抵抗R4から成
る経路を介して、コンデンサC1の電荷は放電してしま
う。In this case, even the charge had somewhat capacitor C 1, through a path consisting of the diode D 2, the variable resistor VR 2 and the resistor R 4, the charge of capacitor C 1 is thus discharged.
鋸波形成回路12の出力電圧VNが低レベルの電圧になっ
ていると、電圧比較器７の出力電圧V3は高レベルＨの電
圧になっている。また同様に、電圧比較器８の出力電圧
V4は低レベルＬの電圧になっている。このため、パルス
形成回路11のセット入力端子SETには高レベルＨの電圧V
3が供給され、リセット入力端子RESには低レベルＬの電
圧V4が供給される。パルス形成回路11は、リセット入力
端子RESに供給される電圧V4が低レベルＬになっている
ので、第２図の時点t1に示すように、その出力端子に高
レベルＨの出力信号P2を出力する。この高レベルＨの出
力信号P2は、アンドゲート４の入力端子に供給される。When the output voltage V N of the sawtooth wave forming circuit 12 is in the low level voltage, the output voltage V 3 of the voltage comparator 7 is in a high-level voltage H. Similarly, the output voltage of the voltage comparator 8
V 4 is in the voltage of the low level L. Therefore, the high-level H voltage V is applied to the set input terminal SET of the pulse forming circuit 11.
3 is supplied to the reset input terminal RES voltage V 4 of the low level L is supplied. Pulse forming circuit 11, the voltage V 4 is supplied to the reset input terminal RES becomes low level L, as shown in the time t 1 of FIG. 2, the output signal P of the high level H to the output terminal Outputs 2 . The high level H output signal P 2 is supplied to the input terminal of the AND gate 4.
つぎに、直流モータ１の出力軸（図示せず）が外力で
回転させられ、この出力軸に接続されている電機子が回
転したとする。この電機子の回転によって、第３図の場
合に述べるように、直流モータ１の両端に誘導起電力EM
が発生する。このため、電圧VMは直流電圧＋VCの値から
低下する。そして、この電圧VMが設定電圧V2よりも小さ
くなると、電圧比較器３は出力電圧V0を低レベルから高
レベルに変化させる。このときには、パルス形成回路11
の出力信号P2は高レベルＨの電圧になっているので、ア
ンドゲート４の両入力電圧は高レベルになる。従って、
アンドゲート４の出力信号は高レベルの電圧となるの
で、FET2のドレイン−ソース間はオン状態となる。この
結果、直流モータ１に直流電圧＋VCが印加されて、直流
モータ１の出力側は回転を継続する。Next, it is assumed that the output shaft (not shown) of the DC motor 1 is rotated by an external force, and the armature connected to the output shaft is rotated. The rotation of the armature, as described in the case of FIG. 3, both ends of the induced electromotive force E M of the DC motor 1
Occurs. Therefore, the voltage V M decreases from the value of the DC voltage + V C. When this voltage V M is smaller than the set voltage V 2, the voltage comparator 3 changes the output voltage V 0 from the low level to the high level. At this time, the pulse forming circuit 11
Since the output signal P 2 becomes the voltage of the high level H, both the input voltage of the AND gate 4 goes high. Therefore,
Since the output signal of the AND gate 4 has a high level voltage, the drain-source of the FET 2 is turned on. As a result, the DC voltage + V C is applied to the DC motor 1, and the output side of the DC motor 1 continues to rotate.
一方、アンドゲート４の出力信号が高レベルの電圧に
なると、鋸波形成回路12では、抵抗R4、可変抵抗器V
R2、抵抗R5およびダイオードD1から成る経路を電流が流
れて、コンデンサC1が充電されていく（第２図の時点t1
からt2の期間）。従って、鋸波形成回路12の出力電圧VN
は徐々に上昇する。そして、この電圧VNが基準電圧V1の
値に達すると、電圧比較器８は出力電圧V4を低レベルＬ
から高レベルＨに変化させる（第２図の時点t2）。パル
ス形成回路11は、リセット入力端子RESに供給される電
圧V4が高レベルＨになるので、リセット状態を解除され
る。ただし、この場合、パルス形成回路11の出力信号P2
は依然として高レベルの電圧になっている。On the other hand, when the output signal of the AND gate 4 becomes a high-level voltage, the sawtooth wave forming circuit 12 outputs the resistor R 4 and the variable resistor V
A current flows through a path composed of R 2 , resistor R 5 and diode D 1 , and capacitor C 1 is charged (at time t 1 in FIG. 2).
The period of t 2 from). Therefore, the output voltage V N of the sawtooth wave forming circuit 12
Gradually rises. When this voltage V N has reached the value of the reference voltage V 1, the voltage comparator 8 is an output voltage V 4 low level L
To the high level H (time t 2 in FIG. 2 ). Pulse forming circuit 11, the voltage V 4 is supplied to the reset input terminal RES goes high H, is released from the reset state. However, in this case, the output signal P 2 of the pulse forming circuit 11
Is still at a high level of voltage.
時点t2以後においても、鋸波形成回路12の出力電圧VN
は徐々に上昇を続ける。そして、この電圧VNが設定電圧
V2の値に達すると、電圧比較器７は出力電圧V3を高レベ
ルＨから低レベルＬに変化させる（第２図の時点t3）。
電圧V3が低レベルＬになると、パルス形成回路11は、セ
ット入力端子SETの入力が低レベルの電圧となるので、
その出力信号P2を低レベルＬの電圧にしてこの状態を保
持する。このため、アンドゲート４は、その一方の入力
信号が低レベルになるので、その出力信号は低レベルに
なる。従って、FET2はオフ状態になる。Also at time t 2 after the output voltage V N of the sawtooth wave forming circuit 12
Keeps rising gradually. And this voltage VN is the set voltage
It reaches the value of V 2, the voltage comparator 7 outputs a voltage V 3 is changed from the high level H to the low level L (Fig. 2 time t 3 of).
When the voltage V 3 becomes low level L, the pulse forming circuit 11, the input of the set input terminal SET goes low voltage,
The output signal P 2 in the voltage of the low level L to maintain this state. Therefore, the output signal of the AND gate 4 is low because one of the input signals is low. Therefore, FET2 is turned off.
アンドゲート４の出力信号が低レベルになると、コン
デンサC1に充電されていた電荷は、ダイオードD2、可変
抵抗器VR2および抵抗R4から成る経路を介して、直ちに
放電を開始する。このため、鋸波形成回路12の出力電圧
VNは、すぐに設定電圧V2の値よりも低下する。従って、
電圧比較器７は出力電圧V3を再び低レベルＬから高レベ
ルＨに変化させる。このとき、パルス形成回路11の出力
信号P2は低レベルＬの電圧に保持されている（第２図の
時点t3とt4の間）。When the output signal of the AND gate 4 goes low, the charge charged in the capacitor C 1 via a path consisting of the diode D 2, the variable resistor VR 2 and the resistor R 4, immediately begins to discharge. Therefore, the output voltage of the sawtooth wave forming circuit 12
V N is lower than immediately setting the value of the voltage V 2. Therefore,
Voltage comparator 7 is changed from low level L to the output voltage V 3 again to the high level H. At this time, (during the second view point t 3 of the t 4) pulse forming output signal P 2 is held in the voltage of the low level L of 11.
このように、パルス形成回路11の出力信号P2が低レベ
ルＬの電圧のときには、FET2はオフ状態になっており、
直流モータ１が拘束状態になったか否かが検知される。
この場合、電圧VMが設定電圧V2よりも大きければ、電圧
比較器３の出力電圧V0が低レベルに変化する。従って、
アンドゲート４の出力信号は低レベルになるので、FET2
はオフ状態を継続する。この結果として、直流モータ１
には直流電圧＋VCが印加されなくなるので、直流モータ
の出力軸は回転を停止する。Thus, when the output signal P 2 of the pulse forming circuit 11 of the voltage of the low level L is, FET2 is turned off,
It is detected whether or not DC motor 1 is in the constrained state.
In this case, the larger the voltage V M than the set voltage V 2, the output voltage V 0 which voltage comparator 3 changes to the low level. Therefore,
Since the output signal of AND gate 4 becomes low level, FET2
Continue the off state. As a result, the DC motor 1
Since the DC voltage + V C is not applied to the DC motor, the output shaft of the DC motor stops rotating.
一方、パルス形成回路11の出力信号P2が低レベルの電
圧のときに、電圧VMが設定電圧V2よりも小さければ、電
圧比較器３の出力電圧V0は高レベルを保持する。On the other hand, the output signal P 2 of the pulse forming circuit 11 is at the low level voltage, the smaller the voltage V M than the set voltage V 2, the output voltage V 0 which voltage comparator 3 holds the high level.
前述のとおり、第２図の時点t3とt4との間では、コン
デンサC1に充電されていた電荷は放電され続けているの
で、電圧VNは低下し続けている。そして、電圧VNが基準
電圧V1の値に達すると、電圧比較器８は出力電圧V4を高
レベルＨから低レベルＬに変化させる（第２図の時点
t4）。パルス形成回路11は、リセット入力端子RESに供
給される電圧V4が低レベルになるので、リセット状態と
なる。即ち、パルス形成回路11の出力信号P2は高レベル
Ｈの電圧になる。As described above, between the second view point t 3 and t 4 of the charge charged in the capacitor C 1 continues to be discharged, the voltage V N has continued to decrease. Then, when the voltage V N reaches the value of the reference voltage V 1, the voltage comparator 8 changes the output voltage V 4 from the high level H to low level L (of FIG. 2 time
t 4 ). Pulse forming circuit 11, the voltage V 4 is supplied to the reset input terminal RES becomes low level, and the reset state. That is, the output signal P 2 pulse forming circuit 11 becomes a voltage of the high level H.
アンドゲート４は、両方の入力信号が高レベルＨの電
圧になるので、その出力信号を再び高レベルにする。こ
のため、FET2のドレイン−ソース間は再びオン状態にな
るので、直流モータ１の出力軸は回転を継続する。アン
ドゲート４の出力信号が高レベルの電圧になると、鋸波
形成回路12では、抵抗R4、可変抵抗器VR2、抵抗R5およ
びダイオードD1から成る経路を介して、コンデンサC1が
直ちに充電を開始する。このため、鋸波形成回路12の出
力電圧VNは、すぐに基準電圧V1の値よりも上昇する。従
って、電圧比較器８は出力電圧V4を再び低レベルＬから
高レベルＨに変化させる。The AND gate 4 changes its output signal to the high level again because both input signals have the high level H voltage. For this reason, since the area between the drain and the source of the FET 2 is turned on again, the output shaft of the DC motor 1 continues to rotate. When the output signal of the AND gate 4 becomes a high level voltage, the sawtooth wave forming circuit 12, the resistor R 4, the variable resistor VR 2, through a path including the resistor R 5 and the diode D 1, the capacitor C 1 is immediately Start charging. Therefore, the output voltage V N of the sawtooth wave forming circuit 12 is immediately higher than the value of the reference voltage V 1. Therefore, the voltage comparator 8 is changed from low level L to the output voltage V 4 again to the high level H.
以後、パルス形成回路11の出力信号P2か低レベルＬの
ときに、電圧VMが設定電圧V2よりも小さければ、第２図
に示すように、時点t2から時点t4までを一周期として、
同様の動作が繰り返される。Thereafter, when the output signal P 2 or the low level L of the pulse forming circuit 11, the smaller the voltage V M than the set voltage V 2, as shown in FIG. 2, one from time t 2 to time t 4 As a cycle,
A similar operation is repeated.
この場合、出力信号P2は、第３図に示す発振器５が出
力する遮断パルスP1に相当している。しかしながら、本
実施例においては、電圧比較器７は、電圧VNと設定電圧
V2とを比較して出力信号P2の高レベルＨの期間を設定す
るようにしている。従って、本実施例では、直流モータ
１の拘束トルクを広範囲に制御することができる。In this case, the output signal P 2 is equivalent to the blocking pulse P 1 of the oscillator 5 shown in Figure 3 is output. However, in the present embodiment, the voltage comparator 7 uses the voltage VN and the set voltage.
By comparing the V 2 are so as to set the duration of the high level H of the output signal P 2. Therefore, in the present embodiment, the restraining torque of the DC motor 1 can be controlled in a wide range.
例えば、拘束トルク制御用の可変抵抗器VR1を抵抗R1
側（高トルク側）に設定すると、設定電圧V2が大きな値
になる。このため、直流モータ１の出力軸の回転数が多
少下がっても、電圧比較器３の出力電圧V0は高レベルを
保持するから、FET2はオン状態を継続する。これと同時
に、電圧比較器７の非反転入力端子に供給される電圧が
大きくなるので、設定電圧V2の大きくなるのに応じて出
力信号P2の高レベルの期間が長くなる。つまり、この出
力信号（遮断パルス）P2の周期が長くなるから、拘束ト
ルクを必要に応じて充分大きくして最大駆動電流IM′＝
（VC/rM）を容易に得ることができる。For example, a variable resistor VR 1 for controlling restraining torque resistance R 1
When set to the side (high torque side), the set voltage V 2 becomes a large value. For this reason, even if the rotation speed of the output shaft of the DC motor 1 is slightly reduced, the output voltage V 0 of the voltage comparator 3 is maintained at a high level, so that the FET 2 is kept on. At the same time, since the voltage supplied to the non-inverting input terminal of the voltage comparator 7 increases, the period of the high level of the output signal P 2 becomes longer in response to the increase of the set voltage V 2. That is, since the period of the output signal (blocking pulse) P 2 is increased, the maximum driving current I M are sufficiently large as necessary restraint torque '=
(V C / r M ) can be easily obtained.
これとは逆に、可変抵抗器VR1を抵抗R2側（低トルク
側）に設定すると、直流モータ１の出力軸の回転数が少
し下がっただけでも、FET2がオフ状態になる。これと同
時に、出力信号P2の周期も短くなるから、拘束トルク時
の駆動電流IMを必要に応じて充分小さくすることが可能
である。On the contrary, by setting the variable resistor VR 1 resistor R 2 side (lower torque side), the rotational speed of the output shaft is alone dropped slightly DC motor 1, FET2 is turned off. At the same time, because even shorter period of the output signal P 2, it is possible to sufficiently small as necessary driving current I M during the restrictive torque.
次に、鋸波形成回路12中の可変抵抗器VR2は出力電圧V
Nの電圧上昇速度と電圧下降速度とを同時に互いに逆方
向に変えて、直流モータ１の出力軸の回転数（速度）の
制御を行なうためのものである。つまり、可変抵抗器VR
2の抵抗値を変えることによって、出力電圧VNの電圧上
昇速度（第２図の時点t2から時点t3までの時間の逆数に
比例）と、電圧下降速度（第２図の時点t3から時点t4ま
での時間の逆数に比例）とを同時に互いに逆方向に変え
ることができるから、出力信号P2のデューティサイクル
を変えることができる。そして、出力信号P2のデューテ
ィサイクルを変えることにより、直流モータ１の速度制
御を行うことができる。Next, the variable resistor VR 2 in the sawtooth wave forming circuit 12 outputs the output voltage V
This is for controlling the rotation speed (speed) of the output shaft of the DC motor 1 by simultaneously changing the voltage rising speed and the voltage falling speed of N in opposite directions. That is, the variable resistor VR
By varying the second resistance value, the output voltage V and the voltage rise rate of N (proportional to the time of the reciprocal of the time t 2 of FIG. 2 to time t 3), the voltage lowering speed (Fig. 2 time t 3 of since the proportional) and the reciprocal of the time to time t 4 can be simultaneously varied in opposite directions from, it is possible to change the duty cycle of the output signal P 2. Then, by changing the duty cycle of the output signal P 2, it is possible to perform speed control of the DC motor 1.
本発明は、電圧比較器、駆動トランジスタおよびパル
ス発生回路によって直流モータの拘束状態を判定するよ
うにしたので、その構成が簡単で動作が確実であって、
発熱によって発火の危険や電力ロスがない。According to the present invention, the voltage comparator, the driving transistor and the pulse generation circuit determine the restraint state of the DC motor, so that the configuration is simple and the operation is reliable,
There is no danger of ignition or power loss due to heat generation.
また、請求項１および２に記載の発明によれば、拘束
トルクの設定電圧の大きさと遮断パルスの周期の大きさ
とを調節手段により互いに同方向に変化させるようにし
たから、必要に応じて、直流モータの最大駆動電流を充
分大きくしたり、これとは逆に、拘束トルク時の駆動電
流を充分小さくしたりすることができる。According to the first and second aspects of the present invention, the magnitude of the set voltage of the restraining torque and the magnitude of the cycle of the cut-off pulse are changed in the same direction by the adjusting means. The maximum drive current of the DC motor can be made sufficiently large, and conversely, the drive current at the time of restraint torque can be made sufficiently small.
また、請求項３に記載の発明によれば、遮断パルスの
デューティサイクルを速度設定手段により変化させるよ
うにしたから、直流モータの速度制御を簡単な構成でも
って確実に行うことができる。According to the third aspect of the present invention, since the duty cycle of the cutoff pulse is changed by the speed setting means, the speed control of the DC motor can be reliably performed with a simple configuration.
第１図は本発明の直流モータ駆動回路の一実施例を示す
回路図、第２図は第１図の直流モータ駆動回路の主要部
の電圧波形を示すタイムチャート、第３図は先に提案さ
れた直流モータ駆動回路を示す回路図である。 なお、図面に用いられた符号において、 １……直流モータ ２……電界効果トランジスタ（FET） 3,7,8……電圧比較器 11……パルス形成回路 12……鋸波形成回路 VR1……可変抵抗器（設定電圧および遮断パルス周期の
調節手段） VR2……可変抵抗器（速度設定手段） である。FIG. 1 is a circuit diagram showing an embodiment of a DC motor drive circuit of the present invention, FIG. 2 is a time chart showing voltage waveforms of main parts of the DC motor drive circuit of FIG. 1, and FIG. FIG. 2 is a circuit diagram showing a DC motor drive circuit that has been applied. In addition, in the reference numerals used in the drawings, 1 ... DC motor 2 ... Field-effect transistor (FET) 3,7,8 ... Voltage comparator 11 ... Pulse forming circuit 12 ... Saw wave forming circuit VR 1 ... … Variable resistor (means for adjusting set voltage and cut-off pulse period) VR 2 … Variable resistor (speed setting means).
Claims (3)
め設定された設定電圧とを比較する電圧比較器と、 この電圧比較器の出力信号に応じてオンとなり、前記直
流モータに駆動電圧を与える駆動トランジスタと、 この駆動トランジスタを周期的に瞬間オフにするための
遮断パルスを発生するパルス発生回路と、 前記設定電圧の大きさと前記遮断パルスの周期の大きさ
とを互いに同方向に変化させる調節手段とを備えたこと
を特徴とする直流モータ駆動回路。1. A voltage comparator for comparing an induced electromotive force generated at a terminal of a DC motor with a preset voltage, turned on in response to an output signal of the voltage comparator, and applying a drive voltage to the DC motor. A driving transistor to be applied; a pulse generating circuit for generating a cutoff pulse for periodically instantaneously turning off the drive transistor; and adjusting the magnitude of the set voltage and the magnitude of the cycle of the cutoff pulse in the same direction. DC motor drive circuit comprising:
め設定された設定電圧とを比較する第１の電圧比較器
と、 この第１の電圧比較器の出力信号に応じてオンとなり、
前記直流モータに駆動電圧を与える駆動トランジスタ
と、 この駆動トランジスタを周期的に瞬間オフにするための
遮断パルスを発生するパルス発生回路とを備え、 前記パルス発生回路は、前記駆動トランジスタに入力さ
れる前記遮断パルスに応じて鋸波状電圧を形成する鋸波
形成回路と、 この鋸波形成回路の出力電圧と前記設定電圧とを比較す
る第２の電圧比較器と、 前記鋸波形成回路の前記出力電圧と予め設定された基準
電圧とを比較する第３の電圧比較器と、 前記第２の電圧比較器の出力信号と前記第３の電圧比較
器の出力信号とから前記遮断パルスを形成するパルス形
成回路とを有し、 前記設定電圧の大きさと前記遮断パルスの周期の大きさ
とを互いに同方向に変化させる調節手段をさらに備えた
ことを特徴とする直流モータ駆動回路。2. A first voltage comparator for comparing an induced electromotive force generated at a terminal of a DC motor with a preset voltage, and turned on in response to an output signal of the first voltage comparator.
A drive transistor that applies a drive voltage to the DC motor; and a pulse generation circuit that generates a cutoff pulse for periodically turning off the drive transistor instantaneously. The pulse generation circuit is input to the drive transistor. A sawtooth wave forming circuit that forms a sawtooth voltage in response to the cutoff pulse; a second voltage comparator that compares an output voltage of the sawtooth wave forming circuit with the set voltage; and an output of the sawtooth wave forming circuit. A third voltage comparator for comparing a voltage with a preset reference voltage; and a pulse for forming the cutoff pulse from an output signal of the second voltage comparator and an output signal of the third voltage comparator. A DC motor drive, further comprising adjusting means for changing the magnitude of the set voltage and the magnitude of the cycle of the cutoff pulse in the same direction. Road.
前記鋸波状電圧の上昇速度と下降速度とを互いに逆方向
に変化させる速度設定手段を有することを特徴とする直
流モータ駆動回路。3. The sawtooth wave forming circuit according to claim 2,
A DC motor drive circuit comprising speed setting means for changing a rising speed and a falling speed of the sawtooth voltage in directions opposite to each other.
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005401A JP2822074B2 (en) | 1990-01-12 | 1990-01-12 | DC motor drive circuit |
| US07/512,825 US5051672A (en) | 1989-04-28 | 1990-04-23 | Automatic window/door system |
| CA002015618A CA2015618C (en) | 1989-04-28 | 1990-04-27 | Automatic window/door system |
| DE4013624A DE4013624A1 (en) | 1989-04-28 | 1990-04-27 | CRUSH-PROOF WINDOW / DOOR LOCKING SYSTEM, SENSORS AND CIRCUITS FOR SUCH A SYSTEM |
| FR9005458A FR2646459B1 (en) | 1989-04-28 | 1990-04-27 | MOTORIZED WINDOW OR DOOR OPENING / CLOSING CONTROL SYSTEM |
| DE4042496A DE4042496C2 (en) | 1989-04-28 | 1990-04-27 | Safety closure system for automatic door or window |
| GB9306238A GB2264825B (en) | 1989-04-28 | 1990-04-30 | Electric motor control circuit |
| GB9009638A GB2232255B (en) | 1989-04-28 | 1990-04-30 | Automatic window/door system |
| US07/669,022 US5166586A (en) | 1989-04-28 | 1991-03-13 | Automatic window/door system |
| GB9316438A GB2268644B (en) | 1989-04-28 | 1993-08-06 | Electric motor control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005401A JP2822074B2 (en) | 1990-01-12 | 1990-01-12 | DC motor drive circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10092340A Division JP3065580B2 (en) | 1998-03-20 | 1998-03-20 | DC motor drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03212190A JPH03212190A (en) | 1991-09-17 |
| JP2822074B2 true JP2822074B2 (en) | 1998-11-05 |
Family
ID=11610125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005401A Expired - Fee Related JP2822074B2 (en) | 1989-04-28 | 1990-01-12 | DC motor drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822074B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69218955T2 (en) * | 1991-01-18 | 1997-10-09 | Riken Kk | Control circuit for a DC motor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56145785A (en) * | 1980-04-09 | 1981-11-12 | Fuji Electric Co Ltd | Controller for speed of direct current motor |
| JP2589989B2 (en) * | 1987-10-13 | 1997-03-12 | 株式会社リケン | Control circuit of DC motor |
-
1990
- 1990-01-12 JP JP2005401A patent/JP2822074B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03212190A (en) | 1991-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376923B1 (en) | Controller of ac generator for vehicle | |
| US5038083A (en) | Driver circuit for a d.c. motor without commutator | |
| US20080107408A1 (en) | Motor Driving Apparatus | |
| US5767653A (en) | Variable speed AC induction motor controller | |
| JP2822074B2 (en) | DC motor drive circuit | |
| US5896487A (en) | Opto-electrically controlled direct current motor speed control circuit | |
| JP3065580B2 (en) | DC motor drive circuit | |
| US3946295A (en) | Sonar flasher speed control | |
| JPS6111075B2 (en) | ||
| JP2965587B2 (en) | Motor speed control circuit | |
| JP2624524B2 (en) | Motor overload detection device | |
| JPH06101952B2 (en) | DC motor speed controller | |
| JP2771605B2 (en) | Charge / discharge control circuit | |
| JP3455665B2 (en) | DC motor speed control circuit | |
| SU1612366A1 (en) | Device for controlling electric motor speed | |
| JP2927825B2 (en) | DC motor control circuit | |
| JP2002204600A (en) | Power generation control device for vehicle | |
| JP2546310Y2 (en) | Variable speed circuit of fan motor | |
| SU1211885A1 (en) | Pulse separation-to-pulse duration converter | |
| JP2844084B2 (en) | DC motor drive circuit | |
| JP2889996B2 (en) | DC motor control circuit | |
| JP2002171688A (en) | Controller of generator for vehicle | |
| JPH08223986A (en) | Puslse width controlled driver | |
| JPH0224119B2 (en) | ||
| JPS6137455B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |