JP2771605B2 - Charge / discharge control circuit - Google Patents
Charge / discharge control circuitInfo
- Publication number
- JP2771605B2 JP2771605B2 JP1157368A JP15736889A JP2771605B2 JP 2771605 B2 JP2771605 B2 JP 2771605B2 JP 1157368 A JP1157368 A JP 1157368A JP 15736889 A JP15736889 A JP 15736889A JP 2771605 B2 JP2771605 B2 JP 2771605B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- reference voltage
- charging
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、パルス信号に基づいてコンデンサの充電電
荷を放電させる際、前記パルス信号のパルス幅が短くて
もコンデンサの充電電荷を全て放電できる充放電制御回
路に関するものである。DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Field of the Invention The present invention discharges all charge of a capacitor when discharging the charge of the capacitor based on a pulse signal even if the pulse width of the pulse signal is short. The present invention relates to a charge / discharge control circuit that can be used.
（ロ）従来の技術 コンデンサの充放電を利用する技術として、例えば第
３図に示す様なモータの速度制御回路が存在する。(B) Conventional technology As a technology utilizing the charging and discharging of a capacitor, there is, for example, a motor speed control circuit as shown in FIG.
第３図において、（１）はホール素子であり、一端は
バイアス抵抗（２）を介して電源電圧VCCが印加される
電源ライン（３）と接続され、他端はアースされてい
る。そして該ホール素子（１）は、モータ（図示せず）
の回転によって生じる磁極の変化を検出し、互いに逆相
のホール信号を出力する。（４）はコンパレータであ
り、ここで該コンパレータ（４）の負（−）端子及び正
（＋）端子は前記ホール素子（１）出力と接続されてい
る為、該コンパレータ（４）は、逆相の前記ホール信号
レベルを比較して方形波信号を出力する。（５）（６）
は、夫々前記コンパレータ（４）出力と共通接続された
インバータ及びバッファである。（７）（８）は、前記
モータ内部の二相駆動コイルであり、これ等駆動コイル
（７）（８）に交互に駆動電流を流すことによって、前
記モータは回転するのである。（９）（10）は駆動回路
であり、これ等駆動回路（９）（10）が夫々交互に駆動
されることによって、前記駆動コイル（７）（８）に駆
動電流が流れることになる。In FIG. 3, (1) is a Hall element, one end thereof is connected to the power supply line (3) to supply voltage V CC via a bias resistor (2) is applied, the other end is grounded. The Hall element (1) is a motor (not shown)
Of the magnetic poles caused by the rotation of the motor, and outputs Hall signals of opposite phases to each other. (4) is a comparator. Here, the negative (-) terminal and the positive (+) terminal of the comparator (4) are connected to the output of the Hall element (1). The square signal is output by comparing the Hall signal levels of the phases. (5) (6)
Are an inverter and a buffer connected in common with the output of the comparator (4). (7) and (8) are two-phase drive coils inside the motor, and the motor rotates by supplying a drive current to these drive coils (7) and (8) alternately. (9) and (10) are drive circuits. When these drive circuits (9) and (10) are driven alternately, a drive current flows through the drive coils (7) and (8).
ここで前記駆動回路（９）内部において、（11）（1
2）はダーリントン接続された駆動トランジスタであ
り、前記駆動コイル（７）と前記駆動トランジスタ（1
2）のコレクタ・エミッタ路は、前記電源ライン（３）
とアースとの間に直列接続されている。（13）は、前記
駆動トランジスタ（12）のベース・エミッタ間に接続さ
れた分流抵抗であり、該分流抵抗（13）は、前記駆動ト
ランジスタ（11）のコレクタ・エミッタ間のリーク電流
によって前記駆動トランジスタ（12）が誤動作するのを
防止している。（14）は、前記駆動トランジスタ（11）
のベース・コレクタ間に接続されたツェナーダイオード
であり、該ツェナーダイオード（14）は、前記モータの
停止によって前記駆動コイル（７）に発生するキックバ
ック電圧を吸収し、前記駆動トランジスタ（11）（12）
の破壊を防止するものである。そして前記駆動トランジ
スタ（11）のベースは、２段のダイオード（15）（16）
を介して前記インバータ（５）出力と接続されている。Here, inside the drive circuit (9), (11) (1
2) is a Darlington-connected drive transistor. The drive coil (7) and the drive transistor (1)
The collector-emitter path of 2) is the power supply line (3)
And ground are connected in series. (13) is a shunt resistor connected between the base and the emitter of the drive transistor (12), and the shunt resistor (13) is connected to the drive transistor (11) by a leakage current between the collector and the emitter of the drive transistor (11). This prevents the transistor (12) from malfunctioning. (14) The driving transistor (11)
The Zener diode (14) is connected between the base and the collector of the drive transistor (11). The Zener diode (14) absorbs a kickback voltage generated in the drive coil (7) when the motor is stopped, and the drive transistor (11) ( 12)
It is intended to prevent the destruction. The base of the driving transistor (11) is a two-stage diode (15) (16)
And the output of the inverter (5).
また前記駆動回路（10）は、前記駆動回路（９）と同
一構成であり、つまり前記駆動回路（10）は、駆動トラ
ンジスタ（17）（18）、分流抵抗（19）、及びツェナー
ダイオード（20）より構成される。そして前記駆動コイ
ル（８）と前記駆動トランジスタ（18）のコレクタ・エ
ミッタ路は、前記電源ライン（３）とアースとの間に直
列接続され、前記駆動トランジスタ（17）のベースは、
２段のダイオード（21）（22）を介して前記バッファ
（６）出力と接続されている。The drive circuit (10) has the same configuration as the drive circuit (9), that is, the drive circuit (10) includes drive transistors (17) and (18), a shunt resistor (19), and a Zener diode (20). ). The drive coil (8) and the collector-emitter path of the drive transistor (18) are connected in series between the power supply line (3) and ground, and the base of the drive transistor (17) is
It is connected to the output of the buffer (6) via two-stage diodes (21) and (22).
（23）はANDゲートであり、該ANDゲート（23）の２入
力は夫々抵抗（24）（25）を介して前記インバータ
（５）出力及び前記バッファ（６）出力と接続されてい
る。ここで、前記インバータ（５）、前記バッファ
（６）、及び前記ANDゲート（23）よりパルス発生回路
が構成されており、前記ANDゲート（23）からは、前記
コンパレータ（４）出力の各周期毎に所定幅のパルス信
号が発生する。（26）（27）は、前記電源電圧VCCから
作られる電圧Vrefとアースとの間に直列接続された抵抗
及びコンデンサであり、充電回路を構成する。そして前
記コンデンサ（27）には、前記抵抗（26）の抵抗値及び
前記コンデンサ（26）の容量で定まる時定数に従って、
電荷が充電される。（28）は放電トランジスタ（放電回
路）であり、ベースは前記ANDゲート（23）出力と接続
され、且つコレクタ・エミッタ路は前記コンデンサ（2
7）と並列接続されている。つまり、前記ANDゲート（2
3）からパルス信号が出力された時、前記放電トランジ
スタ（28）がオンし、前記コンデンサ（27）の充電電荷
は前記放電トランジスタ（28）を介して放電されるので
ある。（29）（30）は、前記電圧Vrefとアースとの間に
直列接続された直列抵抗（基準電圧発生回路）であり、
これ等直接抵抗（29）（30）の接続中点から基準電圧と
してVref′が出力される。（31）はコンパレータ（比較
回路）であり、負端子は、前記抵抗（26）と前記コンデ
ンサ（27）との接続中点と接続され、且つ正端子は、前
記直列抵抗（29）（30）の接続中点と接続されている。
つまり、前記コンデンサ（27）の両端電圧が基準電圧V
ref′未満の時、前記コンパレータ（31）から「１」出
力が得られ、また前記コンデンサ（27）の両端電圧が基
準電圧Vref′以上になった時、前記コンパレータ（31）
から「０」出力が得られることになる。（32）は制御ト
ランジスタ（制御回路）であり、ベースはベース抵抗
（33）を介して前記コンパレータ（31）出力と接続さ
れ、コレクタはダイオード（34）を介して前記ダイオー
ド（15）出力と接続され、エミッタはアースされてい
る。つまり、前記コンパレータ（31）出力に基づいて前
記制御トランジスタ（32）をオンオフ制御することによ
って、前記駆動回路（９）の動作が制御されることにな
る。同様に、（35）も制御トランジスタ（制御回路）で
あり、ベースはベース抵抗（36）を介して前記コンパレ
ータ（31）出力と接続され、コレクタはダイオード（3
7）を介して前記ダイオード（21）出力と接続され、エ
ミッタはアースされている。つまり、前記コンパレータ
（31）出力に基づいて前記制御トランジスタ（35）をオ
ンオフ制御することによって、前記駆動回路（10）の動
作が制御されることになる。(23) is an AND gate, and two inputs of the AND gate (23) are connected to the output of the inverter (5) and the output of the buffer (6) via resistors (24) and (25), respectively. Here, a pulse generating circuit is constituted by the inverter (5), the buffer (6), and the AND gate (23), and a cycle of each output of the comparator (4) is output from the AND gate (23). A pulse signal of a predetermined width is generated every time. (26) and (27) are a resistor and a capacitor connected in series between the voltage Vref generated from the power supply voltage Vcc and the ground, and constitute a charging circuit. The capacitor (27) has a time constant determined by the resistance value of the resistor (26) and the capacitance of the capacitor (26),
The charge is charged. (28) is a discharge transistor (discharge circuit), a base is connected to the output of the AND gate (23), and a collector-emitter path is connected to the capacitor (2).
7) is connected in parallel. That is, the AND gate (2
When the pulse signal is output from 3), the discharge transistor (28) is turned on, and the charge of the capacitor (27) is discharged via the discharge transistor (28). (29) and (30) are series resistors (reference voltage generating circuits) connected in series between the voltage Vref and the ground,
Vref 'is output as a reference voltage from the midpoint of connection between these direct resistors (29) and (30). (31) is a comparator (comparison circuit), a negative terminal is connected to a connection midpoint between the resistor (26) and the capacitor (27), and a positive terminal is the series resistor (29) (30) Is connected to the midpoint of the connection.
That is, the voltage across the capacitor (27) is equal to the reference voltage V
When the voltage is less than ref ', a "1" output is obtained from the comparator (31), and when the voltage across the capacitor (27) becomes higher than the reference voltage Vref ', the comparator (31)
To obtain a "0" output. (32) is a control transistor (control circuit), the base is connected to the output of the comparator (31) via a base resistor (33), and the collector is connected to the output of the diode (15) via a diode (34). And the emitter is grounded. That is, the operation of the drive circuit (9) is controlled by turning on and off the control transistor (32) based on the output of the comparator (31). Similarly, (35) is a control transistor (control circuit), the base is connected to the output of the comparator (31) via a base resistor (36), and the collector is a diode (3).
It is connected to the output of the diode (21) via 7), and the emitter is grounded. That is, the operation of the drive circuit (10) is controlled by turning on and off the control transistor (35) based on the output of the comparator (31).
以下、第４図のタイミングチャートを基に、第３図の
動作を説明する。Hereinafter, the operation of FIG. 3 will be described based on the timing chart of FIG.
まずモータの回転に応じて周波数が変化する方形波信
号が、コンパレータ（４）から出力されると、該方形波
信号は、バッファ（６）を介して出力され（第４図
ａ）、且つインバータ（５）によって反転される（第４
図ｂ）。ここで、インバータ（５）出力における立上り
特性と立下り特性が異なる様に該インバータ（５）は設
計されており、またバッファ（６）出力における立上り
特性と立下り特性も異なる様に該バッファ（６）は設計
されている。この為、同一時間軸上において、インバー
タ（５）出力とバッファ（６）出力には、インバータ
（５）出力の立上り（立下り）とバッファ（６）出力の
立下り（立上り）で、共に「１」になる期間が存在する
ことになる。言い換えればANDゲート（23）の２入力が
共に「１」になる期間が存在することになる。これによ
って該ANDゲート（23）からは、インバータ（５）出力
の立上り且つ立下り毎に（バッファ（６）出力の立上り
且つ立下り毎に）、パルス幅T0のパルス信号が出力され
ることになる（第４図ｃ）。該パルス信号が放電トラン
ジスタ（28）のベースに印加されると、該放電トランジ
スタ（28）がオンし、コンデンサ（27）の充電電荷は放
電トランジスタ（28）を介して放電される。またパルス
信号がなくなると、放電トランジスタ（28）がオフする
為、コンデンサ（27）は予め定められた時定数に従って
電荷の充電を行なう（第４図ｄ）。ここでコンパレータ
（31）は、基準電圧Vref′に対してコンデンサ（27）の
両端電圧レベルを比較する為、該コンパレータ（31）か
らは、第４図ｅの出力が得られる。従って制御トランジ
スタ（32）（35）は、コンパレータ（31）出力によって
同時にオンオフ制御されることになる。インバータ
（５）出力が「１」且つコンパレータ（31）出力が
「０」の時、駆動トランジスタ（11）のベース入力は
「１」になる為、該駆動トランジスタ（11）のベース入
力は第４図ｆに示す波形となる。同様にバッファ（６）
出力が「１」且つコンパレータ（31）出力が「０」の
時、駆動トランジスタ（17）のベース入力は「１」にな
る為、該駆動トランジスタ（17）のベース入力は第４図
ｇに示す波形となる。従って、第４図f,gを見ると、第
４図ｆの各「１」期間の間に第４図ｇの「１」期間が存
在する様になっている為、駆動回路（９）（10）が交互
に駆動されて、駆動コイル（７）（８）に駆動電流が交
互に流れ、モータが駆動されることになる。First, when a square wave signal whose frequency changes in accordance with the rotation of the motor is output from the comparator (4), the square wave signal is output via the buffer (6) (FIG. 4a) and the inverter Inverted by (5) (fourth
Figure b). Here, the inverter (5) is designed so that the rise characteristic and the fall characteristic at the output of the inverter (5) are different, and the buffer (6) is designed such that the rise characteristic and the fall characteristic at the output of the buffer (6) are different. 6) is designed. Therefore, on the same time axis, the output of the inverter (5) and the output of the buffer (6) are both "rising" (falling) of the output of the inverter (5) and "falling (rising)" of the output of the buffer (6). There will be a period that will be "1". In other words, there is a period during which both inputs of the AND gate (23) are "1". From this by the AND gate (23), an inverter (5) output rise and every falling of (buffer (6) rising and every falling of the output), a pulse signal having a pulse width T 0 is output (FIG. 4c). When the pulse signal is applied to the base of the discharge transistor (28), the discharge transistor (28) turns on, and the charge of the capacitor (27) is discharged via the discharge transistor (28). When the pulse signal disappears, the discharge transistor (28) is turned off, so that the capacitor (27) charges the electric charge according to a predetermined time constant (FIG. 4d). Here, since the comparator (31) compares the voltage level between both ends of the capacitor (27) with the reference voltage Vref ', the output of FIG. 4E is obtained from the comparator (31). Therefore, the control transistors (32) and (35) are simultaneously turned on and off by the output of the comparator (31). When the output of the inverter (5) is "1" and the output of the comparator (31) is "0", the base input of the driving transistor (11) becomes "1", so that the base input of the driving transistor (11) is the fourth. The waveform shown in FIG. Similarly buffer (6)
When the output is "1" and the output of the comparator (31) is "0", the base input of the driving transistor (17) becomes "1", so that the base input of the driving transistor (17) is shown in FIG. It becomes a waveform. Accordingly, looking at FIGS. 4f and g, the "1" period of FIG. 4g exists between each "1" period of FIG. 10) are alternately driven, and drive currents alternately flow through the drive coils (7) and (8), so that the motor is driven.
ここでモータの速度制御を行なうには、コンパレータ
（31）の正端子に印加される基準電圧のレベルを可変す
るか、或は抵抗（26）及びコンデンサ（27）による時定
数を可変すればよい。例えば基準電圧レベルを低くする
か、又は前記時定数を小さくした場合、コンパレータ
（31）出力の「０」期間が長くなり、その結果駆動コイ
ル（７）（８）に駆動電流を長い時間流せることにな
り、モータを高速回転できることになる。反対に基準電
圧レベルを高くするか、又は前記時定数を大きくした場
合、コンパレータ（31）出力の「１」期間が長くなり、
その結果駆動コイル（７）（８）に駆動電流を短い時間
だけ流せることになり、モータを低速回転できることに
なる。Here, in order to control the speed of the motor, the level of the reference voltage applied to the positive terminal of the comparator (31) may be varied, or the time constant of the resistor (26) and the capacitor (27) may be varied. . For example, when the reference voltage level is lowered or the time constant is reduced, the "0" period of the output of the comparator (31) becomes longer, and as a result, the drive current can be supplied to the drive coils (7) and (8) for a long time. And the motor can be rotated at high speed. Conversely, if the reference voltage level is increased or the time constant is increased, the "1" period of the output of the comparator (31) becomes longer,
As a result, a drive current can be supplied to the drive coils (7) and (8) for a short time, and the motor can be rotated at a low speed.
以上より、基準電圧Vref′に対するコンデンサ（27）
の両端電圧レベルに応じたコンパレータ（31）出力によ
って、モータの回転を可変していた。From the above, the capacitor (27) for the reference voltage Vref '
The motor rotation is varied by the output of the comparator (31) corresponding to the voltage level between both ends of the motor.
（ハ）発明が解決しようとする課題 しかしながら前記従来の技術の場合、パルス信号のパ
ルス幅T0が短い為、該パルス幅T0の期間内で、コンデン
サ（27）の充電電荷を全て放電しきれず、その結果、パ
ルス信号が発生する度に、放電しきれない充電電荷Ｑが
増えてしまい、これよりコンパレータ（31）出力の
「０」「１」期間にばらつきが生じ、モータを特定の速
度で定速回転できなくなってしまう問題点があった。(C) if the invention is a problem, however the prior art to be solved technique, since the pulse width T 0 of the pulse signal is short, in the period of the pulse width T 0, Ki all discharge the charged electric charge of the capacitor (27) As a result, each time a pulse signal is generated, the amount of charge Q that cannot be completely discharged increases, which causes variations in the "0" and "1" periods of the output of the comparator (31), and causes the motor to operate at a specific speed. At a constant speed.
（ニ）課題を解決するための手段 本発明は前記問題点を解決するために為されたもので
あり、 コンデンサを含み、該コンデンサに電荷を充電させる
充電回路と、 一定期間毎に発生するパルス信号に基づいて、前記コ
ンデンサに充電された電荷を放電する放電回路と、 基準電圧発生回路から出力される基準電圧と前記充電
回路から出力される充電電圧とを比較し、前記充電電圧
が前記基準電圧と一致した時に一致信号を出力する比較
回路と、 前記一致信号に基づいて、前記充電電圧を第１のレベ
ルまで下降させる第１のクランプ回路と、 前記一致信号に基づいて、前記基準電圧を前記第１の
レベルより小なる第２のレベルまで下降させる第２のク
ランプ回路とを備え、 前記パルス信号の発生期間内に、前記コンデンサに充
電された電荷を全て放電させることを特徴とする。(D) Means for Solving the Problems The present invention has been made to solve the above problems, and has a charging circuit that includes a capacitor and charges the capacitor with electric charge; and a pulse generated at regular intervals. A discharge circuit that discharges the electric charge stored in the capacitor based on the signal; and a reference voltage output from the reference voltage generation circuit and a charge voltage output from the charge circuit. A comparison circuit that outputs a match signal when the voltage matches the voltage, a first clamp circuit that lowers the charging voltage to a first level based on the match signal, and a reference voltage based on the match signal. A second clamp circuit for lowering the charge to a second level lower than the first level, wherein all the charges charged in the capacitor are generated during the generation period of the pulse signal. And discharge it.
（ホ）作 用 本発明によれば、充電回路から出力される充電電圧が
基準電圧に一致した時、比較回路の一致信号によって、
充電電圧が第１のレベルにクランプされると共に基準電
圧が第１のレベルより小なる第２のレベルにクランプさ
れる為、言い換えれば、パルス信号の発生以前に充電電
圧が基準電圧より低い第１のレベルにクランプされる
為、パルス信号の発生期間内に、コンデンサの充電電荷
は全て放電されることになる。(E) Operation According to the present invention, when the charging voltage output from the charging circuit matches the reference voltage, the matching signal of the comparing circuit
Since the charging voltage is clamped to the first level and the reference voltage is clamped to the second level smaller than the first level, in other words, the first charging voltage is lower than the reference voltage before the pulse signal is generated. , All the charged charges of the capacitor are discharged during the period of generation of the pulse signal.
（ヘ）実施例 本発明の詳細を図示の実施例により具体的に説明す
る。(F) Embodiment The details of the present invention will be specifically described with reference to the illustrated embodiment.
第１図において、（38）は第１のクランプ回路であ
り、該第１のクランプ回路（38）は、２段のダイオード
（39）（40）及びトランジスタ（41）より成り、これ等
ダイオード（39）（40）及びトランジスタ（41）のコレ
クタ・エミッタ路はコンデンサ（27）に並列接続されて
いる。つまり、前記第１のクランプ回路（38）は、コン
パレータ（31）出力がインバータ（42）及びベース抵抗
（43）を介して前記トランジスタ（41）のベースに印加
されることによって動作し、前記コンデンサ（27）の両
端電圧を前記ダイオード（39）（40）の順方向電圧分
（第１のレベル）にクランプするものである。In FIG. 1, reference numeral (38) denotes a first clamp circuit. The first clamp circuit (38) is composed of two-stage diodes (39) and (40) and a transistor (41). 39) (40) and the collector-emitter path of the transistor (41) are connected in parallel to the capacitor (27). That is, the first clamp circuit (38) operates by applying the output of the comparator (31) to the base of the transistor (41) via the inverter (42) and the base resistor (43). The voltage across (27) is clamped to the forward voltage (first level) of the diodes (39) and (40).
（44）は第２のクランプ回路であり、該第２のクラン
プ回路（44）は、ダイオード（45）及びトランジスタ
（46）より成り、これ等ダイオード（45）及びトランジ
スタ（46）のコレクタ・エミッタ路は直列抵抗（30）に
並列接続されている。つまり、前記第２のクランプ回路
（44）は、前記コンパレータ（31）出力が前記インバー
タ（42）及びベース抵抗（47）を介して前記トランジス
タ（46）のベースに印加されることによって動作し、直
列抵抗（29）（30）の接続中点に現れる基準電圧を前記
ダイオード（45）の順方向電圧分、即ち第１のレベルよ
り小なる第２のレベルにクランプするものである。(44) is a second clamp circuit, the second clamp circuit (44) comprising a diode (45) and a transistor (46), the collector and the emitter of the diode (45) and the transistor (46). The path is connected in parallel with a series resistor (30). That is, the second clamp circuit (44) operates by applying the output of the comparator (31) to the base of the transistor (46) via the inverter (42) and the base resistor (47), The reference voltage appearing at the midpoint of the connection of the series resistors (29) and (30) is clamped to the forward voltage of the diode (45), that is, to a second level smaller than the first level.
尚、第１図に示す回路はIC化することも可能であり、
第１図において第３図と同一素子には同一符号を付して
ある。The circuit shown in FIG. 1 can be made into an IC.
In FIG. 1, the same elements as those in FIG. 3 are denoted by the same reference numerals.
以下、第２図のタイミングチャートを基に、第１図の
動作として第１のクランプ回路（38）及び第２のクラン
プ回路（44）の動作について説明する。Hereinafter, based on the timing chart of FIG. 2, the operation of the first clamp circuit (38) and the second clamp circuit (44) will be described as the operation of FIG.
第３図と同様にしてパルス幅T0のパルス信号がANDゲ
ート（23）から出力されると（第２図ｃ）、放電トラン
ジスタ（28）がオンする為、コンデンサ（27）の充電電
荷は放電トランジスタ（28）を介して放電された状態に
ある。その後、パルス信号がなくなると、放電トランジ
スタ（28）がオフし、且つコンパレータ（31）出力が
「１」であるから、トランジスタ（41）（46）が共にオ
フし、これより抵抗（26）の抵抗値とコンデンサ（27）
の容量で定まる時定数に従って、該コンデンサ（27）に
は電荷が充電される。そしてコンデンサ（27）に電荷が
充電されることによって該コンデンサ（27）の両端に現
れる電圧が、直列抵抗（29）（30）の接続中点に現れる
基準電圧Vref′まで達すると、コンバレータ（31）から
「０」出力（一致信号）が得られ、トランジスタ（41）
（46）はオンする。これによってコンデンサ（27）の充
電電荷はダイオード（39）（40）及びトランジスタ（4
1）を介して放電され、該コンデンサ（27）の両端電圧
はダイオード（39）（40）の順方向電圧V1にクランプさ
れる。同時に直列抵抗（29）（30）の接続中点に現れる
基準電圧Vref′はダイオード（45）の順方向電圧V2（＝
V1/2）にクランプされる。この状態を示すのが第２図ｄ
である。つまり、コンデンサ（27）の両端電圧V1の方が
基準電圧V2よりレベルが高い為、この期間コンパレータ
（31）出力は「０」に保持される。その後、パルス信号
が発生すると、コンデンサ（27）の充電電荷は放電トラ
ンジスタ（28）を介して放電される。ところで、コンデ
ンサ（27）の両端電圧は基準電圧Vref′よりも低い第１
のレベルV1から放電を開始する為、パルス幅T0の期間内
にコンデンサ（27）の充電電荷は全て放電されてしま
い、この放電によって、コンデンサ（27）に電荷が残存
することは防止される。これによりコンデンサ（27）の
両端電圧が零レベルGNDの状態から、コンデンサ（27）
には電荷が常時充電されることになる。従って、コンデ
ンサ（27）に電荷が残存されながら充電を繰り返すとい
う不都合がなくなり、コンパレータ（31）からは「０」
「１」期間にばらつきのない出力が得られることになる
（第２図ｅ）。これより「０」「１」期間が一定の信号
f,gが夫々駆動トランジスタ（11）（17）のベースに印
加されることになり、モータが予め定められた速度で定
速回転することになる。When a pulse signal having a pulse width T 0 is output from the AND gate (23) in the same manner as in FIG. 3 (FIG. 2c), the discharge transistor (28) is turned on, and the charge of the capacitor (27) is reduced. It is in a state of being discharged via the discharge transistor (28). Thereafter, when the pulse signal disappears, the discharge transistor (28) is turned off, and the output of the comparator (31) is "1". Therefore, both the transistors (41) and (46) are turned off, and the resistance (26) Resistance value and capacitor (27)
The capacitor (27) is charged with electric charge according to a time constant determined by the capacitance of the capacitor (27). When the electric charge is charged in the capacitor (27) and the voltage appearing across the capacitor (27) reaches the reference voltage Vref ′ appearing at the connection point between the series resistors (29) and (30), the converter (31) ) Gives a "0" output (coincidence signal), and the transistor (41)
(46) turns on. As a result, the charge of the capacitor (27) is reduced by the diodes (39) and (40) and the transistor (4).
Is discharged through a 1), the voltage across the said capacitor (27) is clamped to the forward voltage V 1 of the diode (39) (40). At the same time, the reference voltage Vref ′ appearing at the midpoint of the connection of the series resistors (29) and (30) is the forward voltage V 2 (=
V 1/2) is clamped on. FIG. 2d shows this state.
It is. That is, since a higher level than the reference voltage V 2 towards both end voltages V 1 of the capacitor (27), the period comparator (31) output is kept "0". Thereafter, when a pulse signal is generated, the charge of the capacitor (27) is discharged via the discharge transistor (28). Incidentally, the voltage across the capacitor (27) is the first voltage lower than the reference voltage Vref '.
To initiate the level V 1 of the discharge, will be all charges discharge the capacitor (27) within the period of the pulse width T 0, by the discharge, it is prevented that charge in the capacitor (27) remains You. This changes the voltage between both ends of the capacitor (27) from the state of zero level GND to the capacitor (27).
Will always be charged. Therefore, the inconvenience of repeating charging while electric charge remains in the capacitor (27) is eliminated, and the comparator (31) outputs "0".
An output having no variation during the "1" period is obtained (FIG. 2e). From this, the signal whose "0" and "1" periods are constant
f and g are applied to the bases of the driving transistors (11) and (17), respectively, and the motor rotates at a predetermined speed at a constant speed.
尚、ホール素子（１）、バイアス抵抗（２）、及び駆
動コイル（７）（８）を除く第１図の構成をIC化した場
合、第１のクランプ回路（38）及び第２のクランプ回路
（44）にダイオードを使用している為、ダイオード特性
にばらつきが生じないことから、IC外部の調整に依存す
ることなく確実に第１及び第２のレベルを得ることがで
き、これより第１図の構成はIC化に適していることにな
る。When the configuration of FIG. 1 excluding the Hall element (1), the bias resistor (2), and the drive coils (7) and (8) is integrated into an IC, the first clamp circuit (38) and the second clamp circuit Since a diode is used in (44), there is no variation in the diode characteristics. Therefore, the first and second levels can be reliably obtained without depending on the adjustment outside the IC. The configuration in the figure is suitable for IC implementation.
（ト）発明の効果 本発明によれば、充電回路から出力される充電電圧が
基準電圧に一致した時、比較回路の一致信号によって、
充電電圧を第１のレベルまで放電させてクランプできる
と共に、基準電圧を第１のレベルより小なる第２のレベ
ルにクランプできる為、言い換えれば、パルス信号の発
生以前に充電電圧が基準電圧より低い第１のレベルにク
ランプされる為、パルス信号の発生期間内に、コンデン
サの充電電荷を全て放電できる利点が得られる。(G) Effects of the Invention According to the present invention, when the charging voltage output from the charging circuit matches the reference voltage, the matching signal of the comparing circuit
Since the charging voltage can be discharged to the first level and clamped, and the reference voltage can be clamped to the second level smaller than the first level, in other words, the charging voltage is lower than the reference voltage before the generation of the pulse signal. Since it is clamped at the first level, there is an advantage that all the charged charges of the capacitor can be discharged during the generation period of the pulse signal.
第１図は本発明の充放電制御回路を示す回路図、第２図
は第１図の各部波形を示すタイミングチャート、第３図
は従来回路を示す回路図、第４図は第３図の各部波形を
示すタイミングチャートである。 （５）……インバータ、（６）……バッファ、（７）
（８）……駆動コイル、（９）（10）……駆動回路、
（23）……ANDゲート、（26）……抵抗、（27）……コ
ンデンサ、（28）……放電トランジスタ、（29）（30）
……直列抵抗、（31）……コンパレータ、（32）（35）
……制御トランジスタ、（38）……第１のクランプ回
路、（44）……第２のクランプ回路。FIG. 1 is a circuit diagram showing a charge / discharge control circuit of the present invention, FIG. 2 is a timing chart showing waveforms of respective parts in FIG. 1, FIG. 3 is a circuit diagram showing a conventional circuit, and FIG. 6 is a timing chart showing waveforms of respective parts. (5) Inverter (6) Buffer (7)
(8) ... drive coil, (9) (10) ... drive circuit,
(23) ... AND gate, (26) ... resistor, (27) ... capacitor, (28) ... discharge transistor, (29) (30)
…… Series resistance, (31) …… Comparator, (32) (35)
... A control transistor, (38) a first clamp circuit, (44) a second clamp circuit.
Claims (2)
充電させる充電回路と、 一定期間毎に発生するパルス信号に基づいて、前記コン
デンサに充電された電荷を放電する放電回路と、 基準電圧発生回路から出力される基準電圧と前記充電回
路から出力される充電電圧とを比較し、前記充電電圧が
前記基準電圧と一致した時に一致信号を出力する比較回
路と、 前記一致信号に基づいて、前記充電電圧を第１のレベル
まで下降させる第１のクランプ回路と、 前記一致信号に基づいて、前記基準電圧を前記第１のレ
ベルより小なる第２のレベルまで下降させる第２のクラ
ンプ回路とを備え、 前記パルス信号の発生期間内に、前記コンデンサに充電
された電荷を全て放電させることを特徴とした充放電制
御回路。A charging circuit that includes a capacitor and charges the capacitor; a discharging circuit that discharges the capacitor based on a pulse signal generated at regular intervals; and a reference voltage generating circuit. A comparison circuit that compares a reference voltage output from the charging circuit with a charging voltage output from the charging circuit, and outputs a match signal when the charging voltage matches the reference voltage; based on the matching signal, A first clamp circuit for lowering a voltage to a first level; and a second clamp circuit for lowering the reference voltage to a second level lower than the first level based on the coincidence signal. A charge / discharge control circuit for discharging all the charges charged in the capacitor during the generation period of the pulse signal.
に基づいて、前記モータ内部の駆動コイルに駆動電流を
流す駆動回路と、 前記方形波信号の立上り且つ立下りを検出して所定幅の
パルス信号を発生するパルス発生回路と、 コンデンサを含み、該コンデンサに電荷を充電させる充
電回路と、 前記パルス信号に基づいて、前記コンデンサに充電され
た電荷を放電する放電回路と、 基準電圧発生回路から出力される基準電圧と前記充電回
路から出力される充電電圧とを比較し、前記充電電圧が
前記基準電圧と一致した時に一致信号を出力する比較回
路と、 前記一致信号に基づいて前記駆動回路の動作を制御する
制御回路と、 を備えたモータ駆動回路において、 前記一致信号に基づいて、前記充電電圧を第１のレベル
まで下降させる第１のクランプ回路と、 前記一致信号に基づいて、前記基準電圧を前記第１のレ
ベルより小なる第２のレベルまで下降させる第２のクラ
ンプ回路とを備え、 前記パルス信号の所定幅期間内に、前記コンデンサに充
電された電荷を全て放電させることにより、前記駆動コ
イルに流れる駆動電流を制御することを特徴とした充放
電制御回路。2. A drive circuit for supplying a drive current to a drive coil inside the motor based on a square wave signal generated in accordance with the rotation of the motor, and detecting a rise and a fall of the square wave signal to a predetermined width. A pulse generation circuit that generates a pulse signal of the following; a charging circuit that includes a capacitor, and charges the capacitor; a discharge circuit that discharges the charge of the capacitor based on the pulse signal; A comparison circuit that compares a reference voltage output from a circuit with a charging voltage output from the charging circuit and outputs a match signal when the charging voltage matches the reference voltage; and the driving based on the matching signal. A control circuit for controlling the operation of the circuit, comprising: a first circuit for decreasing the charging voltage to a first level based on the coincidence signal. A clamp circuit; and a second clamp circuit that lowers the reference voltage to a second level lower than the first level based on the coincidence signal. A charge / discharge control circuit, which controls a drive current flowing through the drive coil by discharging all charges charged in a capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157368A JP2771605B2 (en) | 1989-06-20 | 1989-06-20 | Charge / discharge control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157368A JP2771605B2 (en) | 1989-06-20 | 1989-06-20 | Charge / discharge control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0322893A JPH0322893A (en) | 1991-01-31 |
| JP2771605B2 true JP2771605B2 (en) | 1998-07-02 |
Family
ID=15648127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157368A Expired - Fee Related JP2771605B2 (en) | 1989-06-20 | 1989-06-20 | Charge / discharge control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771605B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8390222B2 (en) | 2009-03-19 | 2013-03-05 | Oki Semiconductor Co., Ltd. | Brushless motor driving circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106208843B (en) * | 2015-05-25 | 2021-05-18 | 罗姆股份有限公司 | Motor drive circuit, vibration device, and electronic apparatus |
-
1989
- 1989-06-20 JP JP1157368A patent/JP2771605B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8390222B2 (en) | 2009-03-19 | 2013-03-05 | Oki Semiconductor Co., Ltd. | Brushless motor driving circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0322893A (en) | 1991-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7009351B2 (en) | Single phase motor driving unit | |
| US5708578A (en) | PWM inductive load bridge driver for dynamically mixing four and two quadrant chopping during PWM period off time | |
| US5659241A (en) | DC/DC converter and audio device incorporating the same | |
| US4740734A (en) | Control apparatus for brushless dc motors | |
| AU2137299A (en) | Gate control circuit for voltage drive switching element | |
| US4823056A (en) | Pulse-width modulation drive circuit | |
| JP2771605B2 (en) | Charge / discharge control circuit | |
| JPH07213097A (en) | Drive circuit of stepping motor | |
| US4262213A (en) | Universal power module | |
| EP0441459A1 (en) | Pulse-width modulation drive circuit | |
| JP2813798B2 (en) | Stepping motor | |
| JP3180919B2 (en) | Step motor constant current drive circuit | |
| JP3389504B2 (en) | Motor drive circuit | |
| JP3369970B2 (en) | Motor drive circuit | |
| JP3433109B2 (en) | Motor drive circuit | |
| JP2672275B2 (en) | Chopper drive circuit for stepping motor | |
| KR960009035Y1 (en) | Base driving control circuit of motor | |
| KR100290117B1 (en) | Micro step driving circuit of 3-phase step motor | |
| JP3545214B2 (en) | Motor drive circuit | |
| JP2789096B2 (en) | Stepping motor | |
| JP3274211B2 (en) | Motor drive control circuit | |
| JP2712522B2 (en) | Induction heating cooker | |
| SU259484A1 (en) | ANALOG STORAGE DEVICE | |
| JP2648032B2 (en) | Motor drive circuit | |
| JPH11252979A (en) | Load torque detection circuit for dc motor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |