JPS5828778B2 - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPS5828778B2 JPS5828778B2 JP51089397A JP8939776A JPS5828778B2 JP S5828778 B2 JPS5828778 B2 JP S5828778B2 JP 51089397 A JP51089397 A JP 51089397A JP 8939776 A JP8939776 A JP 8939776A JP S5828778 B2 JPS5828778 B2 JP S5828778B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- output
- waveform
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Propulsion And Braking For Vehicles (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
この発明は一定周期でスイッチングするインバータの出
力の培周波数パルスを簡単に得ることができるパルス発
生回路に関するものである。
力の培周波数パルスを簡単に得ることができるパルス発
生回路に関するものである。
一般に列車の自動制御装置等のように、故障が極めて重
大な事故を引き起こす可能性のある装置においては、同
一構造の演算回路を複数個並設し、これらの回路の出力
を多数決論理回路に導き、この論理回路の出力により負
荷、例えばブレーキ装置を制御するようにしている。
大な事故を引き起こす可能性のある装置においては、同
一構造の演算回路を複数個並設し、これらの回路の出力
を多数決論理回路に導き、この論理回路の出力により負
荷、例えばブレーキ装置を制御するようにしている。
従って演算回路の１つが故障しても多数を占める他の演
算回路の出力により何ら支承なく負荷の制御を行なをし
めることが可能である。
算回路の出力により何ら支承なく負荷の制御を行なをし
めることが可能である。
第１図はこのような自動列車制御装置（ＡＴＣ装置）の
ブロック図を示している。
ブロック図を示している。
図において１は速度検出装置で、列車の速度を検出して
、この速度に応じた速度信号を発生する。
、この速度に応じた速度信号を発生する。
２は電源用のインバータ、３は各々同一構造の演算回路
で、列車の制限速度となる照査点（同一値）を有し、列
車速度がこの照査点を超えたことを検出するまでは、各
回路は第２図に示すような同期のとれた各パルスａ、ｂ
、ｃを出力する。
で、列車の制限速度となる照査点（同一値）を有し、列
車速度がこの照査点を超えたことを検出するまでは、各
回路は第２図に示すような同期のとれた各パルスａ、ｂ
、ｃを出力する。
また列車速度がこの照査点を超えれば出力は零となる。
４はパルス発生回路で、インバータ２の出力をもとに演
算回路３の出力の同期をとるための基準信号と、演算に
必要な倍周波パルスを発生する。
算回路３の出力の同期をとるための基準信号と、演算に
必要な倍周波パルスを発生する。
５は多数決論理回路で、演算回路３の出力を入力とし、
この入力のうち多数゛を示める入力に応じた出力を発生
し、増巾器６を通してブレーキ装置（図示せず）へブレ
ーキ作動又はブレーキ解除指令を与える。
この入力のうち多数゛を示める入力に応じた出力を発生
し、増巾器６を通してブレーキ装置（図示せず）へブレ
ーキ作動又はブレーキ解除指令を与える。
上記のように第１図に示す列車制御装置は、多数決論理
回路５を使用して装置の信頼性を向上させているが、多
数決論理回路５が正常に動作するためには、演算回路３
の出力の同期がとれていることが必要となる。
回路５を使用して装置の信頼性を向上させているが、多
数決論理回路５が正常に動作するためには、演算回路３
の出力の同期がとれていることが必要となる。
この自動車制御装置では、パルス発生回路４がインバー
タ２の出力により動作するように構成することにより、
パルス発生回路４各々の出力である基準信号および倍周
波パルスの同期がとれ、よって演算回路３の各出力が同
期するように配慮されている。
タ２の出力により動作するように構成することにより、
パルス発生回路４各々の出力である基準信号および倍周
波パルスの同期がとれ、よって演算回路３の各出力が同
期するように配慮されている。
第３図は従来のパルス発生回路を示している。
図において、７はパルストランス、８は全波整流回路、
９はモノステーブルマルチで、全波整流回路８のパルス
によりトリガされ、インバータ２の波形の１／２の時間
幅のパルスを発生する。
９はモノステーブルマルチで、全波整流回路８のパルス
によりトリガされ、インバータ２の波形の１／２の時間
幅のパルスを発生する。
１０はモノステーブルマルチ９の出力により動作するト
ランジスタ、１１はインバータ２の出力により動作する
トランジスタ、１２はトランジスタ１１の出力により動
作するトランジスタである。
ランジスタ、１１はインバータ２の出力により動作する
トランジスタ、１２はトランジスタ１１の出力により動
作するトランジスタである。
次に第４図に示す動作波形図を参照しながら動作を説明
する。
する。
第４図において、ａはインバータ２の出力波形で、図示
のように立上り立下りが緩漫であり、また雑音成分の多
い歪んだ波形である。
のように立上り立下りが緩漫であり、また雑音成分の多
い歪んだ波形である。
ｂはパルストランス７の出力波形でありインバータ２の
出力はパルストランス７により図示のような狭小パルス
に変換される。
出力はパルストランス７により図示のような狭小パルス
に変換される。
Ｃは全波整流回路８の出力波形、ｄはモノステーブルマ
ルチ９の出力波形で、波形の時間巾はインバータ２の波
形の１／２になっている。
ルチ９の出力波形で、波形の時間巾はインバータ２の波
形の１／２になっている。
すなわち、モノステーブルマルチ９はインバータ２に同
期した倍周波パルスを発生している。
期した倍周波パルスを発生している。
ｅはトランジスタ１０の出力波形で、このトランジスタ
１０の出力が演算用のパルスとして演算回路３に人力さ
れる。
１０の出力が演算用のパルスとして演算回路３に人力さ
れる。
ｆはトランジスタ１１の出力波形、ｇはトランジスタ１
２の出力波形である。
２の出力波形である。
これらのトランジスタ１１，１２の出力ｆ、ｇは演算回
路３の同期用の基準パルスとして演算回路３に入力され
る。
路３の同期用の基準パルスとして演算回路３に入力され
る。
ところで、最近の自動列車制御装置の回路はそのはとん
とかプリント基板上に配線されている。
とかプリント基板上に配線されている。
プリント基板は言うまでもなく装置を小形化すること、
製作を容易にすることなどを目的として用いるもので、
複数枚が所定の間隙をおいて積層された状態で装置本体
に装着されるのが普通である。
製作を容易にすることなどを目的として用いるもので、
複数枚が所定の間隙をおいて積層された状態で装置本体
に装着されるのが普通である。
この場合、プリント基板に取り付けられるトランジスタ
、ダイオード、抵抗などの素子はＩＣ化されるなどして
、非常に小形化されているが、パルストランスは鉄心や
巻線が必要であり寸法が大きい。
、ダイオード、抵抗などの素子はＩＣ化されるなどして
、非常に小形化されているが、パルストランスは鉄心や
巻線が必要であり寸法が大きい。
このように寸法が大きいものをプリント基板に取り付け
る場合、例えば取りつけられるパルストランスの高さが
トランジスターなどの素子の高さの３倍であれば、プリ
ント基板相互間の間隙も３培程匿犬きくしなけれはなら
ない。
る場合、例えば取りつけられるパルストランスの高さが
トランジスターなどの素子の高さの３倍であれば、プリ
ント基板相互間の間隙も３培程匿犬きくしなけれはなら
ない。
以上のように従来のパルス発生回路はパルストランスを
使用しているため寸法が大きくなると言う欠点があった
。
使用しているため寸法が大きくなると言う欠点があった
。
この発明は以上の点に鑑みてなされたもので、インバー
タの出力波形の立上りと立下りが緩漫であることに着目
し、これを全波整流したものでパルスを得るようにする
ことにより上記欠点のないパルス発生回路を提供するこ
とを目的とするものである。
タの出力波形の立上りと立下りが緩漫であることに着目
し、これを全波整流したものでパルスを得るようにする
ことにより上記欠点のないパルス発生回路を提供するこ
とを目的とするものである。
以下、第５図に示すこの発明の一実施例のパルス発生回
路について説明する。
路について説明する。
図において、１３は全波整流回路、１４は全波整流回路
１３の出力により動作するトランジスタなどの半導体ス
イッチ素子、１５は波形整形用のシュミット回路、１６
はシュミット回路１４の出力によりトリガされ、インバ
ータ２の出力波形の１／２の時間巾のパルスを発生する
モノステーブルマルチ、１７はバッファ、１８は半波整
流回路、１９は半波整流回路１８の出力により動作する
トランジスタなどの半導体スイッチ素子、２０は波形整
形用のシュミット回路、２１は移相器で、モノステーブ
ルマルチ１６によりトリガされる２段のＤフリップフロ
ップ２３．２４により構成されている。
１３の出力により動作するトランジスタなどの半導体ス
イッチ素子、１５は波形整形用のシュミット回路、１６
はシュミット回路１４の出力によりトリガされ、インバ
ータ２の出力波形の１／２の時間巾のパルスを発生する
モノステーブルマルチ、１７はバッファ、１８は半波整
流回路、１９は半波整流回路１８の出力により動作する
トランジスタなどの半導体スイッチ素子、２０は波形整
形用のシュミット回路、２１は移相器で、モノステーブ
ルマルチ１６によりトリガされる２段のＤフリップフロ
ップ２３．２４により構成されている。
２５はバッファである。
次に第６図に示す動作波形図を参照しながら動作を説明
する。
する。
第６図において、ａはインバータ２の出力波形で、図示
のように立上り立下りが緩漫である。
のように立上り立下りが緩漫である。
ｂは全波整流器１３の出力波形、Ｃはトランジスタ１４
の出力波形、ｄはシュミット回路１５の出力波形で、こ
のシュミット回路１５はＮＡＮＤ回路であるので波形が
反転している。
の出力波形、ｄはシュミット回路１５の出力波形で、こ
のシュミット回路１５はＮＡＮＤ回路であるので波形が
反転している。
ｅ。ｆはモノステーブルマルチ１６の出力波形でｅの波
形はＱ端子、ｆの波形はＱ端子から出力されている。
形はＱ端子、ｆの波形はＱ端子から出力されている。
この波形の時間巾はインバータ２の波形の１／２になっ
ている。
ている。
すなわち、モノステーブルマルチ１６はインバータ２に
同期した倍周波パルスを発生している。
同期した倍周波パルスを発生している。
ｇはバッファ１７の出力波形である。
バッファ１ＴはＮＡＮＤ回路であるので、出力波形ｇが
反転している。
反転している。
このバッファ１７の出力が演算用のパルスとして演算回
路３へ入力される。
路３へ入力される。
ｈは半波形整流回路１８の出力波形、ｉはトランジスタ
１９の出力波形、ｊはシュミット回路２０の出力波形で
、この回路はＮＡＮＤ回路であるので出力が反転しでい
る。
１９の出力波形、ｊはシュミット回路２０の出力波形で
、この回路はＮＡＮＤ回路であるので出力が反転しでい
る。
ｋはＤフリップフロップ２３の出力波形１３．ｍはＤフ
リップフロップ２４の出力波形で、ｌの波形はＱ端子、
ｍの波形はζ端子から構成される装置の２段のＤフリッ
プフロップ２３．２４を通すのは、ｎ、ｏで示すバッフ
ァ２５の出力波形の位相をｇで示す倍周波パルスの位相
に合せるためである。
リップフロップ２４の出力波形で、ｌの波形はＱ端子、
ｍの波形はζ端子から構成される装置の２段のＤフリッ
プフロップ２３．２４を通すのは、ｎ、ｏで示すバッフ
ァ２５の出力波形の位相をｇで示す倍周波パルスの位相
に合せるためである。
バッファ２５の出力は演算回路３の同期用の基準パルス
（基準信号波形）として演算回路３に人力される。
（基準信号波形）として演算回路３に人力される。
以上のようにこの発明の一実施例のパルス発生回路は、
第１図に示す従来のパルス発生回路と同様にインバータ
２の波形と同期のとれた基準信号および倍周波パルスを
得ることができ、よってこの発明の一実施例のパルス発
生回路を使用すれば、第１図に示す自動列車制御装置の
演算回路３の各各に同期のとれた基準信号ならびに倍周
波パルスを入力し、各演算回路３の出力は第２図に示す
ように同期がとれる。
第１図に示す従来のパルス発生回路と同様にインバータ
２の波形と同期のとれた基準信号および倍周波パルスを
得ることができ、よってこの発明の一実施例のパルス発
生回路を使用すれば、第１図に示す自動列車制御装置の
演算回路３の各各に同期のとれた基準信号ならびに倍周
波パルスを入力し、各演算回路３の出力は第２図に示す
ように同期がとれる。
また、この発明の一実施例のパルス発生回路は、インバ
ータ２の出力を全波整流して、インバータの周波数の２
倍の周波数のパルスを得るように構成しであるので、回
路が簡単であり、また従来のようにパルストランスを必
要とせず、トランジスタ、ダイオード、抵抗、コンデン
サなど比較的小さな回路素子で構成できるので、小形化
できると言う効果を奏する。
ータ２の出力を全波整流して、インバータの周波数の２
倍の周波数のパルスを得るように構成しであるので、回
路が簡単であり、また従来のようにパルストランスを必
要とせず、トランジスタ、ダイオード、抵抗、コンデン
サなど比較的小さな回路素子で構成できるので、小形化
できると言う効果を奏する。
以上のようにこの発明のパルス発生回路は、回路が簡単
で小形化できると言う効果を奏する。
で小形化できると言う効果を奏する。
第１図は自動列車制御装置のブロック図、第２図は第１
図の自動列車制御装置に使用されている演算回路の出力
波形を示す波形図、第３図は従来のパルス発生回路を示
すブロック図、第４図は第３図に示す回路の動作を説明
するための動作波形図、第５図はこの発明の一実施例の
パルス発生回路を示すブロック図、第６図は第５図に示
す回路の動作を説明するための動作波形図である。 図において、２はインバータ、１３は全波整流回路、１
４は半導体スイッチ素子（トランジスタ）、１５はシュ
ミット回路、１６はモノステーブルマルチ、１７はバッ
ファ、１８は半波整流回路、１９は半導体スイッチ素子
（トランジスタ）、２１は移相器、２５はバッファであ
る。 図において、同一符号は同−又は相当部分を示す。
図の自動列車制御装置に使用されている演算回路の出力
波形を示す波形図、第３図は従来のパルス発生回路を示
すブロック図、第４図は第３図に示す回路の動作を説明
するための動作波形図、第５図はこの発明の一実施例の
パルス発生回路を示すブロック図、第６図は第５図に示
す回路の動作を説明するための動作波形図である。 図において、２はインバータ、１３は全波整流回路、１
４は半導体スイッチ素子（トランジスタ）、１５はシュ
ミット回路、１６はモノステーブルマルチ、１７はバッ
ファ、１８は半波整流回路、１９は半導体スイッチ素子
（トランジスタ）、２１は移相器、２５はバッファであ
る。 図において、同一符号は同−又は相当部分を示す。
Claims (1)
- １ 立上りおよび立〒りの緩漫な一定周波数のインバー
タ出力信号から相互に同期する基準パルスおよび倍周波
パルスを発生させるパルス発生回路において、前記イン
バータ出力信号を人力されると共に全波整流回路、第一
の波形整形回路およびモノマルチ回路を経て前記倍周波
パルスを発生する第１のパルス回路と、前記インバータ
出力信号を人力されると共に半波整流回路、第二の波形
整形回路および移相器を経て前記基準パルスを発生する
第２のパルス回路とを具備し、前記移相器は、前記モノ
マルチ回路の出力信号を受ける二つのＤ型フリップフロ
ックによって上記基準パルスを上記倍周波パルスに基づ
いて移相させたことを特徴とするパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51089397A JPS5828778B2 (ja) | 1976-07-26 | 1976-07-26 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51089397A JPS5828778B2 (ja) | 1976-07-26 | 1976-07-26 | パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5314544A JPS5314544A (en) | 1978-02-09 |
| JPS5828778B2 true JPS5828778B2 (ja) | 1983-06-17 |
Family
ID=13969505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51089397A Expired JPS5828778B2 (ja) | 1976-07-26 | 1976-07-26 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828778B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58500441A (ja) * | 1981-04-01 | 1983-03-24 | ラングハム，モ−リス イ−． | 眼高血圧症の治療用化合物と組成物 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49131668A (ja) * | 1973-04-21 | 1974-12-17 |
-
1976
- 1976-07-26 JP JP51089397A patent/JPS5828778B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49131668A (ja) * | 1973-04-21 | 1974-12-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5314544A (en) | 1978-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5828778B2 (ja) | パルス発生回路 | |
| US5028813A (en) | Device for monitoring a clock signal | |
| GB901445A (en) | Improvements in or relating to pulse-generating arrangements | |
| US2850725A (en) | Electronic high speed multiplexing system | |
| US2443675A (en) | Vibrating interrupter system | |
| US3673491A (en) | Magnetic square wave voltage generator | |
| US2907944A (en) | Frequency multiplier | |
| JPH0326688Y2 (ja) | ||
| JPS62123960A (ja) | 整流された交流電流切換え装置 | |
| US1188002A (en) | Telephone system. | |
| JPS6055846B2 (ja) | キ−ボ−ドスイツチ装置 | |
| US3391324A (en) | Synchronous rectifying circuit | |
| SU1229919A1 (ru) | Конвертор | |
| SU1388972A1 (ru) | Регулируемый преобразователь переменного напр жени в переменное | |
| SU490228A1 (ru) | Устройство защиты трехфазного инвертора тока | |
| JPH06101935B2 (ja) | 電流形インバータの入力電圧演算回路 | |
| RO71460B (ro) | Combinator contactronic pentru circuite de comanda statice si mecanice | |
| JPH0246250U (ja) | ||
| JPS6079878U (ja) | 入力信号切換装置 | |
| JPS58104972U (ja) | 位相検出装置 | |
| JPS5914449U (ja) | 同期信号入力回路 | |
| JPS58176589U (ja) | 二重星形整流装置 | |
| JPS6210926A (ja) | ３入力多数決論理装置 | |
| JPS60187966U (ja) | マイクロコンピユ−タの暴走検出回路 | |
| JPS5981242U (ja) | 変圧器の並列運転装置 |