JPS5828766B2 - 非直線位相ひずみ補償回路 - Google Patents
非直線位相ひずみ補償回路Info
- Publication number
- JPS5828766B2 JPS5828766B2 JP52006094A JP609477A JPS5828766B2 JP S5828766 B2 JPS5828766 B2 JP S5828766B2 JP 52006094 A JP52006094 A JP 52006094A JP 609477 A JP609477 A JP 609477A JP S5828766 B2 JPS5828766 B2 JP S5828766B2
- Authority
- JP
- Japan
- Prior art keywords
- phase distortion
- circuit
- distortion compensation
- compensation circuit
- phase shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
- H04B3/146—Control of transmission; Equalising characterised by the equalising network used using phase-frequency equalisers
- H04B3/148—Control of transmission; Equalising characterised by the equalising network used using phase-frequency equalisers variable equalisers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters And Equalizers (AREA)
- Networks Using Active Elements (AREA)
- Amplitude Modulation (AREA)
Description
【発明の詳細な説明】
本発明は、アナログ振幅変調、周波数変調等の各種の変
調方式に於いて、出力段のトランジスタ或は光アナログ
伝送方式に於ける発光ダイオードや半導体レーザの非直
線性によって生じる非直線位相ひずみを補償する回路に
関するものである。
調方式に於いて、出力段のトランジスタ或は光アナログ
伝送方式に於ける発光ダイオードや半導体レーザの非直
線性によって生じる非直線位相ひずみを補償する回路に
関するものである。
従来の非直線位相ひずみ補償回路は、例えば第１図、第
２図或は第３図に示す構成を有するものであった。
２図或は第３図に示す構成を有するものであった。
各図に於いて、１は入力端子、２は抵抗、３は可変容量
素子、４はバイアス電源、５は出力端子、６は増幅度が
−２の増幅器、１は移相回路、８は混合回路である。
素子、４はバイアス電源、５は出力端子、６は増幅度が
−２の増幅器、１は移相回路、８は混合回路である。
第１図及び第２図に於いては、入力信号レベルによって
可変容量素子の容量が変化して移相作用が生じるもので
あり、利得特性、周波数特性が位相ひずみを補償する為
の移相制御によって影響を受けると云う欠点がある。
可変容量素子の容量が変化して移相作用が生じるもので
あり、利得特性、周波数特性が位相ひずみを補償する為
の移相制御によって影響を受けると云う欠点がある。
第３図に示す構成は、第１図及び第２図に示す構成の欠
点を改善する為に採用された従来例であり、移相回路７
が第１図又は第２図に示す構成の回路で、その伝達関数
がｊｘ／（Ｒ＋ｊｘ ）と表わされる場合には、出力端
子５には入力Ｖｉに対して と云う出力が現われることになり、利得は変化せずに位
相のみが変化することになる。
点を改善する為に採用された従来例であり、移相回路７
が第１図又は第２図に示す構成の回路で、その伝達関数
がｊｘ／（Ｒ＋ｊｘ ）と表わされる場合には、出力端
子５には入力Ｖｉに対して と云う出力が現われることになり、利得は変化せずに位
相のみが変化することになる。
しかし、フィードフォワードループを構成している為、
回路規模が犬となり、しかも調整が繁雑となる欠点があ
った。
回路規模が犬となり、しかも調整が繁雑となる欠点があ
った。
更に前述の従来例に於いては、非直線容量素子を用いて
いる為に、限られた範囲の非直線位相ひずみを補償する
ことができるに過ぎない欠点があった。
いる為に、限られた範囲の非直線位相ひずみを補償する
ことができるに過ぎない欠点があった。
本発明は、前述の如き従来の欠点を改善したもので、そ
の目的は簡単な構成により任意の非直線位相ひずみを低
減せしめることにある。
の目的は簡単な構成により任意の非直線位相ひずみを低
減せしめることにある。
以下実施例について詳細に説明する。
第４図は本発明の一実施例の回路図であり、１は入力端
子、５は出力端子、９はコレクタ抵抗、１０はエミッタ
抵抗、１１．１２はスイッチング素子としてのダイオー
ド、１３はトランジスタ、Ｃｐはコンデンサ、Ｒｐｏ
−Ｒ１）２は抵抗、ｖｌ、Ｖ２はバイアス電圧である。
子、５は出力端子、９はコレクタ抵抗、１０はエミッタ
抵抗、１１．１２はスイッチング素子としてのダイオー
ド、１３はトランジスタ、Ｃｐはコンデンサ、Ｒｐｏ
−Ｒ１）２は抵抗、ｖｌ、Ｖ２はバイアス電圧である。
このバイアス電圧Ｖ １． Ｖ２は例えばＶｌくＶ２の
関係に設定し、トランジスタ１３のコレクタ電位の上昇
に従って順次ダイオード１１．１２が導通状態となるよ
うにする。
関係に設定し、トランジスタ１３のコレクタ電位の上昇
に従って順次ダイオード１１．１２が導通状態となるよ
うにする。
この実施例の回路の角周波数ωに対する移相量ψは、
で表わされる。
但し、Ｒｐはトランジスタ１３のコレクタと抵抗９との
接続点と出力端子５との間の合成抵抗で、ダイオード１
１．１２が導通状態ダイオード１１が導通状態でダイオ
ード１２が非導通状態の時は ダイオード１１．１２が非導通状態の時はＲｐ＝Ｒｐ。
接続点と出力端子５との間の合成抵抗で、ダイオード１
１．１２が導通状態ダイオード１１が導通状態でダイオ
ード１２が非導通状態の時は ダイオード１１．１２が非導通状態の時はＲｐ＝Ｒｐ。
である。
従ってコレクタ電位の上昇に伴なって移相量ψは階段状
に大きくなる。
に大きくなる。
しかし、実際にはダイオード１１．１２の動作抵抗の非
直線性により移相量ψは徐々に変化するので、滑らかな
位相特性を与えることになる。
直線性により移相量ψは徐々に変化するので、滑らかな
位相特性を与えることになる。
コレクタ電位はベース電位の上昇により低下するので、
例えば第５図の破線で示すような画像伝送に於ける微分
位相特性の補償を行なわせると、原理的には実線で示す
ように補償されることになる。
例えば第５図の破線で示すような画像伝送に於ける微分
位相特性の補償を行なわせると、原理的には実線で示す
ように補償されることになる。
この実施例ではダイオードを２個用いて入力レベルに対
応して切換えを行なわせているが、更に多くのダイオー
ドを用いれば高精度の補償ができることになる。
応して切換えを行なわせているが、更に多くのダイオー
ドを用いれば高精度の補償ができることになる。
第６図は遅れ位相回路を用いた本発明の他の実施例の回
路図であり、第４図と同一符号は同一部分を示す。
路図であり、第４図と同一符号は同一部分を示す。
この実施例に於いては移相量ψはで表わされる。
第７図は演算増幅器１４を用いた実施例の回路図であり
、抵抗Ｒ１，Ｒ２はＲ１＝ Ｒ２の関係に選定され、コ
ンデンサＣｐ、抵抗Ｒｐｏ＋ Ｒｐ ｔ ｙ Ｒｐ ２
及びダイオード１１．１２により構成されている。
、抵抗Ｒ１，Ｒ２はＲ１＝ Ｒ２の関係に選定され、コ
ンデンサＣｐ、抵抗Ｒｐｏ＋ Ｒｐ ｔ ｙ Ｒｐ ２
及びダイオード１１．１２により構成されている。
この実施例に於いては移相量ψは、
で表わされる。
又第８図は演算増幅器１４を用いた他の実施例の回路図
であり、第７図と同一符号は同一部分を示すものである
。
であり、第７図と同一符号は同一部分を示すものである
。
この実施例に於いては移相量ψは
ψ＝−２ｊａｎ’ω・Ｃｐ−ＲｐＣｄｅｇ） ＝（
４）で表わされる。
４）で表わされる。
前述の各実施例に於いて、コンデンサＣｐ、抵抗ＲｐＯ
−Ｒｐ２、バイアス電圧Ｖ１．■２の選定及びそれらの
個数等の組合せによって、非直線位相ひずみを利得特性
、周波数特性に影響を与えることなく補償することが可
能である。
−Ｒｐ２、バイアス電圧Ｖ１．■２の選定及びそれらの
個数等の組合せによって、非直線位相ひずみを利得特性
、周波数特性に影響を与えることなく補償することが可
能である。
又ダイオードの代わりにトランジスタ等のスイッチング
素子を用いることも可能である。
素子を用いることも可能である。
以上説明したように、本発明は、定利得回路と、複数組
のコンデンサ、抵抗及びダイオード等のスイッチング素
子とからなる移相回路との簡単な構成により、変調時或
は信号伝送時に生じる非直線位相ひずみを補償すること
ができ、更に任意の非直線位相ひずみを簡単な調整で補
償することができるものである。
のコンデンサ、抵抗及びダイオード等のスイッチング素
子とからなる移相回路との簡単な構成により、変調時或
は信号伝送時に生じる非直線位相ひずみを補償すること
ができ、更に任意の非直線位相ひずみを簡単な調整で補
償することができるものである。
従って、画像伝送に於いて問題となる微分位相特性の向
上には特に有効である。
上には特に有効である。
第１図乃至第３図は従来の非直線位相ひずみ補償回路、
第４図、第６図乃至第８図は本発明のそれぞれ異なる実
施例の回路、第５図は微分位相補償の説明図を示すもの
である。 １は入力端子、５は出力端子、９はコレクタ抵抗、１０
はエミッタ抵抗、１１．１２はダイオード、１３はトラ
ンジスタ、１４は演算増幅器、Ｃｐはコンデンサ、ＲＩ
）ｏ−Ｒ１）２ は抵抗、Ｖｔ、Ｖ２はバイアス電圧で
ある。
第４図、第６図乃至第８図は本発明のそれぞれ異なる実
施例の回路、第５図は微分位相補償の説明図を示すもの
である。 １は入力端子、５は出力端子、９はコレクタ抵抗、１０
はエミッタ抵抗、１１．１２はダイオード、１３はトラ
ンジスタ、１４は演算増幅器、Ｃｐはコンデンサ、ＲＩ
）ｏ−Ｒ１）２ は抵抗、Ｖｔ、Ｖ２はバイアス電圧で
ある。
Claims (1)
- １ 定利得回路と、信号入力レベルに対応して動作する
スイッチング素子と該スイッチング素子により移相量を
制御する複数組のコンデンサと抵抗とからなる移相回路
とを具備したことを特徴とする非直線位相ひずみ補償回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52006094A JPS5828766B2 (ja) | 1977-01-22 | 1977-01-22 | 非直線位相ひずみ補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52006094A JPS5828766B2 (ja) | 1977-01-22 | 1977-01-22 | 非直線位相ひずみ補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5391551A JPS5391551A (en) | 1978-08-11 |
| JPS5828766B2 true JPS5828766B2 (ja) | 1983-06-17 |
Family
ID=11628917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52006094A Expired JPS5828766B2 (ja) | 1977-01-22 | 1977-01-22 | 非直線位相ひずみ補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828766B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3237900A1 (de) * | 1982-10-13 | 1984-04-19 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Schaltung zur kompensation von nichtlinearen signalverzerrungen |
| IT1239472B (it) * | 1990-04-09 | 1993-11-02 | Sits Soc It Telecom Siemens | Linearizzatore del tipo a predistorsione per amplificatori di potenza a microonde |
-
1977
- 1977-01-22 JP JP52006094A patent/JPS5828766B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5391551A (en) | 1978-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0661748A (ja) | 全信号変調補償技術によるシングルエンドおよび差動トランジスタ増幅器回路 | |
| US4547741A (en) | Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic | |
| US4536717A (en) | Compensated inverting/noninverting differential amplifier | |
| US4234804A (en) | Signal correction for electrical gain control systems | |
| JPH0537822A (ja) | ガンマ補正回路 | |
| JPS5828766B2 (ja) | 非直線位相ひずみ補償回路 | |
| US2871305A (en) | Constant impedance transistor input circuit | |
| US5126586A (en) | Wideband differential voltage-to-current converters | |
| JPH03502394A (ja) | プログラマブル三角波発生器 | |
| US4137466A (en) | Controllable electronic resistance device | |
| US5166560A (en) | Voltage-controlled variable capacitor | |
| US4303894A (en) | FM Modulator using variable transistor capacitance | |
| US6011432A (en) | Continuous tuning of switched capacitor circuits using DC-isolated tuning elements | |
| JP3559739B2 (ja) | 入力選択出力回路および温度特性補償回路 | |
| US5812008A (en) | Logarithmic converter | |
| GB1485116A (en) | Non linear network | |
| JPS6144409B2 (ja) | ||
| JP3225527B2 (ja) | 遅延回路 | |
| US4123723A (en) | Transistor amplifier circuit | |
| US3452223A (en) | Shaping circuit | |
| JPH0671190B2 (ja) | 集積可変容量性リアクタンス回路 | |
| JPH0225286B2 (ja) | ||
| JPS599445Y2 (ja) | トランジスタ検波回路 | |
| JPS60125007A (ja) | 非直線位相ひずみ補償回路 | |
| KR0139332B1 (ko) | 고주파용 모스 트랜지스터 저항의 주파수 특성 보상회로를 이용한 액티브 알씨 적분기 |