JPS5827272A - Bar-code input device - Google Patents

Bar-code input device

Info

Publication number
JPS5827272A
JPS5827272A JP12455381A JP12455381A JPS5827272A JP S5827272 A JPS5827272 A JP S5827272A JP 12455381 A JP12455381 A JP 12455381A JP 12455381 A JP12455381 A JP 12455381A JP S5827272 A JPS5827272 A JP S5827272A
Authority
JP
Japan
Prior art keywords
gate
output
counter
input
barcode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12455381A
Other languages
Japanese (ja)
Other versions
JPH0128429B2 (en
Inventor
Koji Yamana
晃司 山名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP12455381A priority Critical patent/JPS5827272A/en
Publication of JPS5827272A publication Critical patent/JPS5827272A/en
Publication of JPH0128429B2 publication Critical patent/JPH0128429B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00Methods or arrangements for sensing record carriers, e.g. for reading patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)

Abstract

PURPOSE:To prevent the titled device from generation of an error by inhibiting the input of reading information from a bar-code reader for the period till a prescribed time elapses after the completion of the reading of necessary information. CONSTITUTION:After starting of the reading of an encode BE by a bar-code reader, a CPU2 outputs a signal BE of ''1'' to an AND gate 3 to open the gate 3. Three signals of level ''1'' due to a continuous bit and check-sum are outputted from the AND gate 3 and inputted to ternary counter 5 through a CR differential circuit 4 to be counted. The carrier output of the ternary counter 5 is supplied to the CPU2 and a CR differential circuit 6, so that the CPU2 stops the output of the signal BE and an output pulse from the CR differential circuit 6 is applied to respective reset input terminals R of a counter 7 and an SR type flip flop 8 to reset them.

Description

【発明の詳細な説明】 この発明はバーコード入力装置に関する。[Detailed description of the invention] The present invention relates to a barcode input device.

近年、ディジタル情報をバーコードによりカード等に印
刷等により書込み、またこのディジタル情報をバーコー
ドリーダにより読取って9例えば電子楽器に音高情報を
入力したりするバーコード入力装置が考えられている。
2. Description of the Related Art In recent years, barcode input devices have been developed that write digital information as a barcode on a card or the like by printing or the like, and read this digital information with a barcode reader to input pitch information to, for example, an electronic musical instrument.

ところで従来のバーコード入力装置では、上記カードを
机の上などに置き、バーコードリーダでバーコードをな
ぞって走査しているが、一連のバーコードの終端付近に
ごみなどによる汚点がある場合、誤ってこの汚点を読取
ってしまうことがあり、エラー発生の原因となっていた
By the way, with conventional barcode input devices, the card is placed on a desk or the like and the barcode is traced and scanned with a barcode reader, but if there is a dirt stain near the end of a series of barcodes, This stain could be read by mistake, causing an error.

また情報量が多い場合、カード上には複数行に亘ってバ
ーコードが印刷等されるが、このような場合、各行の情
報の内容が異なるため行の長さが不揃いになって見栄え
が悪い欠点があった。更にまた9行の終端には必ず余白
(以下マージンスペースと称する。)を設ける必要があ
り、したがって1枚のカードに収容できる情報量がその
分、減少する欠点もあった。
Also, when there is a large amount of information, the barcode is printed over multiple lines on the card, but in such cases, the information content on each line is different, making the line lengths uneven and unattractive. There were drawbacks. Furthermore, it is necessary to provide a margin (hereinafter referred to as margin space) at the end of each of the nine lines, which also has the drawback of reducing the amount of information that can be accommodated on one card.

この発明は上述した各種ギ情を背景にしてなされたもの
で、その目的とするところは、必要な情報の読取り終了
後から所定時間が経過するまでの間は、バーコードリー
ダの読取り情報の入力を禁止し、これにより上述した従
来の各種欠点を除去できるようにしたバーコード入力装
置を提供することである。
This invention was made against the backdrop of the above-mentioned circumstances, and its purpose is to allow the barcode reader to input read information until a predetermined period of time elapses after reading the necessary information. It is an object of the present invention to provide a barcode input device that can eliminate the various drawbacks of the conventional methods described above.

以下9図面を参照して各種実施例を説明する。Various embodiments will be described below with reference to nine drawings.

第1図は第1実施例のm回路図である。カード(例えば
第8図参照)上には印刷等の方法により、所定の内容の
ディジタル情報が一連のバーコードにてυ込まれている
が、バーコードリーダ(図示路)により読取られた上記
情報はアンドゲート1を介しCPU(中央処理装置)2
およびアンドゲート8へ入力される。そしてCPU2へ
入力されたディジタル情報のうち必要なものは、RAM
(ランダムアクセスメモリ、図示路)へ更に送出され。
FIG. 1 is a circuit diagram of the first embodiment. On the card (for example, see Figure 8), digital information with predetermined contents is embedded in a series of barcodes by printing or other methods, and the above information is read by a barcode reader (illustrated path). is the CPU (Central Processing Unit) 2 via the AND gate 1.
and is input to AND gate 8. The necessary digital information input to the CPU 2 is stored in the RAM.
(random access memory, path shown).

記憶される。be remembered.

舷で、紀8図によりカード上のバーコードにつき説明す
ると、一連の必要なディジタル情報の最後のデータ(第
8図<a>に(1)により示す)の次には、4ビツトオ
ール”1”データ(ここにおいて黒白に関係なくバーの
幅の広い、狭いによりそれぞれ′1”、′0”を表現す
る。)により規定されているエンドコード(第8図(a
)に(2)により示す)、継続ビット、チェックサムの
各データ(第8図(a)中、夫々(8) 、 (4)に
て示す)が夫々」込まれている。而して上記継続ビット
は次の行の有無を示すデータであり、またチェックサム
はチェック川データである。
To explain the barcode on the card on board, referring to Fig. 8, the last data in the series of necessary digital information (shown by (1) in Fig. 8 <a>) is followed by 4 bits all "1". The end code (Figure 8 (a
), continuation bit, and checksum data (indicated by (8) and (4), respectively, in FIG. 8(a)) are respectively included. The continuation bit is data indicating the presence or absence of the next line, and the checksum is check data.

上記CPU2は、バーコードリーダが上記エンドコード
BEを読取り開始後は1”の信号BEを出力し、アンド
ゲート8に与えて該アンドゲート8を開成する。したが
ってアンドゲート8からは、第8図(b)に示す継続ビ
ットおよびチェックサムによる8発の1”レベルの信号
が出力し。
After the barcode reader starts reading the end code BE, the CPU 2 outputs a signal BE of 1" and supplies it to the AND gate 8 to open the AND gate 8. Therefore, from the AND gate 8, as shown in FIG. Eight 1" level signals are output based on the continuation bit and checksum shown in (b).

OR微分回路4を介し8進カウンタ5へ入力され。It is input to the octal counter 5 via the OR differentiation circuit 4.

計数される構成となっている。なお、この継続ビットは
1ビツトのデータであり、チェックサムは4ビツトのデ
ータである為、必ず8発の1”信号が得られるものであ
る。8進カウンタ5のキャリー出力はCPU2およびC
R微分回路6へ供給される。そしてこれに応じてCPU
2は信号BHの出力を停止し、またCR9分回路6の出
力パルスはカウンタ7およびSR型スフリップフロツブ
8の各リセット入力端子Rへ印加され、それぞれなリセ
ット状態とする。カウンタ7はクロックCPを計数し、
所定時間2例えば1秒間を計時するために設けられたカ
ウンタである。そしてそのキャリー出力は上記フリップ
フロップ8のセット入力端子Sに印加され、またフリッ
プフロップ8のセット出力はアンドゲート1にゲート制
御信号として与えられている。
It is configured to be counted. Note that this continuation bit is 1-bit data, and the checksum is 4-bit data, so eight 1" signals are always obtained. The carry output of octal counter 5 is sent to CPU 2 and CPU 2.
It is supplied to the R differentiation circuit 6. And depending on this the CPU
2 stops the output of the signal BH, and the output pulse of the CR9 division circuit 6 is applied to each reset input terminal R of the counter 7 and the SR type flip-flop 8 to set the respective reset states. Counter 7 counts clock CP,
This is a counter provided to measure a predetermined time 2, for example, 1 second. The carry output is applied to the set input terminal S of the flip-flop 8, and the set output of the flip-flop 8 is applied to the AND gate 1 as a gate control signal.

次に上記実施例の動作を説明する。カードからのディジ
タル情@読取り開始時においては、フリップフロップ8
はセット状態にあり、したがってアンドゲート1が開成
している。このため読取られたディジタル情報はCPU
2およびアンドゲート8に与えられる。而して必要なデ
ィジタル情報はCPU2を介し四にRAMへ転送される
。オたこの間は信号BEは0”であり、アンドゲート8
は開成している。
Next, the operation of the above embodiment will be explained. Digital information from the card @ At the beginning of reading, flip-flop 8
is in the set state, and therefore AND gate 1 is open. For this reason, the read digital information is sent to the CPU
2 and AND gate 8. The necessary digital information is then transferred to the RAM via the CPU 2. During Otako, the signal BE is 0'', and the AND gate 8
is being developed.

次いでエンドコードが読取られるとCPU2は信号BE
を′1”として出力し、アンドゲート8を以後開成する
。そして次いで継続ビット、チェックサムによる8発の
”1”レベルの信号が読取られるとその1”信号がアン
ドゲート8から出力し、OR微分回路4を介し8進カウ
ンタ5へ供給され計数される。そしてその計数値がrI
JJ2.J。
Next, when the end code is read, the CPU 2 outputs the signal BE.
is output as '1', and the AND gate 8 is subsequently opened. Then, when eight '1' level signals are read by the continuation bit and checksum, the 1' signal is output from the AND gate 8, and the OR gate 8 is opened. It is supplied to an octal counter 5 via a differentiating circuit 4 and counted. And the count value is rI
JJ2. J.

「0」と変化し、値が「0」となったタイミングでキャ
リー信号が出力するとそのキャリー信号がOR微分回路
6を介しカウンタ7、フリップフロップ8に夫々与えら
れ、夫々をリセット状態とする。
When the carry signal is outputted at the timing when the value changes to "0", the carry signal is applied to the counter 7 and flip-flop 8 via the OR differentiation circuit 6, respectively, to reset each of them.

そしてカウンタ7は以後2例えば1秒間の計時動作を開
始し、またこの間、アンドゲート1が閉成し、このため
バーコードリーダが何の情報を読取ってもCPU2へは
入力されず、無視されろ。また1秒間が経過するとカウ
ンタ7からキャリー信号が出力し、フリップフロップ8
がセット状態とされる。したがってそのセット出力(1
”)によってアンドゲート1が以後開成し9次の行や別
のカードのバーコードの読取りが可能となる。ここで、
上記1秒という値は、バーコードリーダを走査した際、
バーコードの終端から次行の始端に向うまでの時間を考
慮して得たものである。
Then, the counter 7 starts counting time for 2 seconds, for example, 1 second, and during this time, the AND gate 1 is closed, so that even if the barcode reader reads any information, it will not be input to the CPU 2 and will be ignored. . Furthermore, when one second has elapsed, a carry signal is output from the counter 7, and the flip-flop 8
is set. Therefore, the set output (1
”), the AND gate 1 will be opened from now on and it will be possible to read the next line or the barcode of another card.Here,
The above value of 1 second means that when scanning with a barcode reader,
This is obtained by considering the time from the end of the barcode to the start of the next line.

次に第2図を参照して第2実施例を説明する。Next, a second embodiment will be described with reference to FIG.

なお、第1図と同一機能の回路には同一符号を付し、そ
の説明を省略する。
Note that circuits having the same functions as those in FIG. 1 are given the same reference numerals, and their explanations will be omitted.

即ち、上記アンドゲート1出力は更にインバータ11.
CR微分回路12を介し8R型フリツプフロツプ18の
リセット入力端子Rに印加されている。上記フリップフ
ロップ1Bのセット入力端子SにはCR,微分1nl賂
14を介し上記信号BEが印加されている。そしてその
セット出力はアンドゲート16にゲート制御信号として
与えられている。このアンドゲート15にはクロックC
Pが印加され、該アンドゲート15から出力する上記ク
ロックCPはカウンタ16に入力して計数される。
That is, the output of the AND gate 1 is further connected to the inverter 11.
It is applied to the reset input terminal R of the 8R flip-flop 18 via the CR differentiation circuit 12. The signal BE is applied to the set input terminal S of the flip-flop 1B via the CR and differential input terminals 14. The set output is given to the AND gate 16 as a gate control signal. This AND gate 15 has a clock C
P is applied, and the clock CP output from the AND gate 15 is input to a counter 16 and counted.

上記クロックCPはまた1/N分周器17を介しアンド
ゲート18に印加されている。また上記8進カウンタ6
のキャリー出力が7リツプフロツプ19のセット入力端
子Sに印加されており、またそのセット出力は上記アン
ドゲート18にゲート制御信号として与えられている。
The clock CP is also applied to an AND gate 18 via a 1/N frequency divider 17. Also, the above octal counter 6
The carry output of is applied to the set input terminal S of the 7-lip flop 19, and the set output thereof is applied to the AND gate 18 as a gate control signal.

そしてアンドゲート18から出力する1/Nに分周され
た信号はカウンタ20へ印加され。計数される。更にカ
ウンタ16,20の各計数出力は共に一致回路21に与
えられて一致を検出され、またその−散出力は5Rfi
フリツプフロツプ22のセット入力端子に印加されると
共に上記フリップ70ツグ19のリセット入力端子几に
印加されている。そしてフリップフロップ22のセット
出力は上記アンドゲート1のゲート制御信号とされてい
る。なお、カウンタ16は信号BEを微分回路14を介
した信号によりリセットされ、またカウンタ20および
フリップフロップ22は共に、微分回路6出力によって
リセットされる構成となっている。
The 1/N frequency-divided signal output from the AND gate 18 is applied to the counter 20. It is counted. Further, each count output of the counters 16 and 20 is both fed to a coincidence circuit 21 to detect a coincidence, and its -dispersed output is 5Rfi.
It is applied to the set input terminal of the flip-flop 22 and to the reset input terminal of the flip-flop 70 and the reset input terminal 19. The set output of the flip-flop 22 is used as a gate control signal for the AND gate 1. Note that the counter 16 is reset by the signal BE passed through the differentiating circuit 14, and the counter 20 and flip-flop 22 are both reset by the output of the differentiating circuit 6.

次に上記第2実施例の動作を説明する。カードからのデ
ィジタル情報読取り開始時においては。
Next, the operation of the second embodiment will be explained. When starting to read digital information from the card.

フリップフロップ22がセット状態にあり、したがって
アンドゲート1が開成している。このため読取られたデ
ィジタル情報はCPU2.アンドゲート8.インバータ
11に夫々与えられている。
Flip-flop 22 is in the set state and therefore AND gate 1 is open. Therefore, the read digital information is transferred to the CPU2. And gate 8. are provided to the inverters 11, respectively.

そして、必要なディジタル情報はCPU2から更にRA
Mへ送出される。またこの間、信号BEは0”であり、
アンドゲート8は閉成している。
Then, the necessary digital information is further transferred from the CPU2 to the RA.
Sent to M. Also, during this time, the signal BE is 0'',
AND gate 8 is closed.

次いでエンドコードが読取られるとCPU2は1″の信
号BEを出力し、アンドゲート8を以後開成する。また
C几微分回路14の出力によってフリップフロップ18
がセット状態とされ、同時にカウンタ16がリセット状
態とされ、これに応じてアントゲ−)15を介しクロッ
クCPがカウンタ16により計数開始される。そして、
継続ビット(第8図(α)の(3))信号の立ち下がり
に同期してインバータ11から出力が生じる。そしてC
R微分回路12を介しフリップフロップ1Bをリセット
する。この結果アンドゲート15が閉成しカウンタ16
の計数動作が停止する。つまり継続ビットを走査した時
間に対応した計数値がカウンタ16に計数される。ゆえ
に、バーコードリーダの走査速度が速いと計数値は小と
なり、逆にバーコードリーダの走査速度が遅いと計数値
は大となる。
Next, when the end code is read, the CPU 2 outputs a signal BE of 1'' and opens the AND gate 8. Also, the output of the C differential circuit 14 causes the flip-flop 18 to open.
is set, and at the same time, the counter 16 is set to a reset state, and in response to this, the counter 16 starts counting the clock CP via the game controller 15. and,
An output is generated from the inverter 11 in synchronization with the fall of the continuation bit ((3) in FIG. 8(α)) signal. and C
The flip-flop 1B is reset via the R differentiation circuit 12. As a result, the AND gate 15 is closed and the counter 16 is closed.
The counting operation stops. In other words, the counter 16 counts a count value corresponding to the time when the continuation bit is scanned. Therefore, if the scanning speed of the barcode reader is fast, the counted value will be small, and conversely, if the scanning speed of the barcode reader is slow, the counted value will be large.

一方、開成したアンドゲート8.C几徽分回路4を介し
、継続ビット、チェックサムによる8発の1”レベルの
信号が8進カウンタ5に入力し計数される。そしてその
計数値が「0」となるとキャリー信号が出力し、フリッ
プフロップ19がセットされ、またCR微分回路6出力
によってカウンタ20と7リツプフロツプ22が同時に
リセットされる。したがって以後はアンドゲート1を介
しバーコードリーダによる読取りデータの入力が禁止さ
れる。
On the other hand, the opened AND gate 8. Eight 1" level signals from the continuation bit and checksum are input to the octal counter 5 and counted via the C carry circuit 4. When the count value becomes "0", a carry signal is output. , the flip-flop 19 is set, and the counter 20 and the flip-flop 22 are simultaneously reset by the output of the CR differentiation circuit 6. Therefore, from now on, input of read data by the barcode reader via the AND gate 1 is prohibited.

一方、フリップフロップ19のセットi、t/Nに分周
されたクロックCPがアンドゲート18を介しカウンタ
20に印加され、計数される。そしてその計数出力は一
致回路21にてカウンタ16の計数出力と比較され2両
者が一致すると一致信号が出力し、フリップフロップ2
2がセットされ。
On the other hand, the set i of the flip-flop 19, the clock CP frequency-divided to t/N is applied to the counter 20 via the AND gate 18 and counted. Then, the counting output is compared with the counting output of the counter 16 in the coincidence circuit 21, and when the two match, a coincidence signal is output, and the flip-flop 2
2 is set.

これに応じてアンドゲート1が再び開成し2次の行や他
のカードのバーコードの読取りに備えられる。
In response to this, the AND gate 1 is opened again to prepare for reading the barcodes of the secondary rows and other cards.

以上説明したように、この第2実施例の場合。As explained above, in the case of this second embodiment.

バーコードリーダの走査スピードに対応した時間だけ、
必要な情報の読取り終了後バーコードリーダからの読取
りデータの入力が禁止される。つまリ、バーコードリー
ダの走査速度が速ければ入力禁止時間が短かく、逆に走
査速度が遅ければ入力禁止時間が長くなる。
For a time corresponding to the scanning speed of the barcode reader,
After reading the necessary information, input of read data from the barcode reader is prohibited. In other words, if the scanning speed of the barcode reader is fast, the input prohibition time will be short, and conversely, if the scanning speed is slow, the input prohibition time will be long.

なお、バーコードリーダからの読取りデータの入力の禁
止時間の長さは、上記各種実施例のものに限定されず、
任意である。
Note that the length of time during which input of read data from the barcode reader is prohibited is not limited to those of the various embodiments described above.
Optional.

又、バーコードの形態は上記実施例に限定されるもので
なぐ、情報のフォーマットも適宜変更し得る。
Further, the form of the barcode is not limited to the above embodiment, and the format of the information may be changed as appropriate.

この発明は以上説明したように、必要な情報の読取り終
了後から所定時間が経過するまでの間はバーコードリー
ダからの読取り情報の入力を禁止するようにしたバーコ
ード入力装置を提供したから、必要な情報の読取り終了
後、バーコードリーダが瞑ってカードからはみ出して机
上のごみガどによる汚点を読取ったり、又カード上の汚
点を読取ったりしてもこのエフ−データは入力されず。
As described above, the present invention provides a barcode input device that prohibits the input of read information from a barcode reader until a predetermined period of time has elapsed after the completion of reading of necessary information. After reading the necessary information, the barcode reader closes and protrudes from the card to read dirt on the desk, or even if a dirt is read on the card, this F-data is not input.

したがってエラー発生が確爽に防止できる利点妙Iおる
。またバーコード表示体が1枚のカード上に複数行に亘
って設けられている場合、各行の最後にダミーコードを
設けて各行の長さを等しくさせてもこのダミーコードは
データとして入力されず。
Therefore, there is an advantage that the occurrence of errors can be reliably prevented. Also, if the barcode display is provided over multiple lines on one card, even if a dummy code is provided at the end of each line to make each line the same length, this dummy code will not be input as data. .

したがって力〜ドの見栄えがよくなる利点もある。Therefore, there is also the advantage that the appearance of power to de looks better.

更にマージンスペースを小さくしても上述した理由でエ
ラーは発生しないから、1枚のカードに書込める情報量
がその分増加し、経済的になる利点もある。
Furthermore, even if the margin space is made smaller, errors will not occur for the reasons mentioned above, so the amount of information that can be written on one card increases accordingly, which also has the advantage of being economical.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の第1実施例の要部の回路図。 第2図は第2実施例の要部の回路図、第8図は上記各実
施例におけるバーコード表示体の終了付近におけるエン
ドコード等の内容を示す図である。 1.8,15.18・・・アンドゲート、2・・・CP
U。 4.6,12,14・・・CR9分回路、5,7,16
゜20・・・カウンタ、8,18,19.22・・・フ
リップフ四ツブ、17・・・1/N分周器、21・・・
一致回路。 特許出願人 カシオ計算機株式会社 く(
FIG. 1 is a circuit diagram of a main part of a first embodiment of the present invention. FIG. 2 is a circuit diagram of the main part of the second embodiment, and FIG. 8 is a diagram showing the contents of the end code etc. near the end of the bar code display body in each of the above embodiments. 1.8, 15.18...and gate, 2...CP
U. 4.6,12,14...CR9 circuit, 5,7,16
゜20... Counter, 8, 18, 19.22... Flip 4-tube, 17... 1/N frequency divider, 21...
matching circuit. Patent applicant Casio Computer Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] バーコードにより所定の情報が記載された媒体から上記
情報をバーコードリーダにて読取り入力するバーコード
入力装置に於て、一連のバーコード情報が読取られた際
、この読取り終了時点から所定時間を計時する計時手段
と、この計時手段が上記所定時間に達するまでの間、上
記バーコードリーダからの読取りデータの入力を禁止す
る手段とを具備したことを特徴とするバーコード入力装
置。
When a series of barcode information is read in a barcode input device that uses a barcode reader to read and input the above information from a medium on which predetermined barcode information is written, a predetermined period of time elapses from the end of reading. A barcode input device comprising: a timer for measuring time; and a means for prohibiting input of read data from the barcode reader until the timer reaches the predetermined time.
JP12455381A 1981-08-08 1981-08-08 Bar-code input device Granted JPS5827272A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12455381A JPS5827272A (en) 1981-08-08 1981-08-08 Bar-code input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12455381A JPS5827272A (en) 1981-08-08 1981-08-08 Bar-code input device

Publications (2)

Publication Number Publication Date
JPS5827272A true JPS5827272A (en) 1983-02-17
JPH0128429B2 JPH0128429B2 (en) 1989-06-02

Family

ID=14888323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12455381A Granted JPS5827272A (en) 1981-08-08 1981-08-08 Bar-code input device

Country Status (1)

Country Link
JP (1) JPS5827272A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52129236A (en) * 1976-04-21 1977-10-29 Nippon Denso Co Ltd Reading control method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52129236A (en) * 1976-04-21 1977-10-29 Nippon Denso Co Ltd Reading control method

Also Published As

Publication number Publication date
JPH0128429B2 (en) 1989-06-02

Similar Documents

Publication Publication Date Title
KR960003062B1 (en) Clock signal switching circuit and the switching method thereof
US4031515A (en) Apparatus for transmitting changeable length records having variable length words with interspersed record and word positioning codes
US4064553A (en) Information processor
GB933474A (en) Improvements in data-processing apparatus
US5729004A (en) Data communication device and method of a smart card
JPS5827272A (en) Bar-code input device
EP0321998B1 (en) Serial memory, picture memory device and reproduction apparatus comprising one or more serial memories
JPH0132556B2 (en)
KR910014825A (en) Data processing system and memory array testing processing method
US6808113B2 (en) Clock frequency control method and device, and IC card reading/writing apparatus using the same
RU2147380C1 (en) Log store
AU757905B2 (en) Asynchronous memory card
US3376408A (en) Hole count checker
JPH06197009A (en) Counter with output latch function
KR910008434B1 (en) Card reader and its controlling method
JPS5935061B2 (en) Barcode reading device
JPS5939053B2 (en) Storage element specification method
KR200171853Y1 (en) Magnetic card recorder for video game system
JP3456912B2 (en) Data interface circuit
JPH0520510A (en) Ic card device
EP0497504A2 (en) Attachment identifier for information processing system
SU1241222A1 (en) Information input device
EP0157042A2 (en) Electronic data reader/writer
SU1647581A2 (en) Dual-channel device for interfacing two computers
JPS6132432Y2 (en)