JPS5827028A - Photoelectric converter - Google Patents

Photoelectric converter

Info

Publication number
JPS5827028A
JPS5827028A JP56126126A JP12612681A JPS5827028A JP S5827028 A JPS5827028 A JP S5827028A JP 56126126 A JP56126126 A JP 56126126A JP 12612681 A JP12612681 A JP 12612681A JP S5827028 A JPS5827028 A JP S5827028A
Authority
JP
Japan
Prior art keywords
output
voltage
photoconductive
circuit
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56126126A
Other languages
Japanese (ja)
Other versions
JPS6230577B2 (en
Inventor
Kazumi Komiya
小宮 一三
Minoru Kanzaki
歓崎 実
Akitsugu Yamada
晃嗣 山田
Kunihiko Inoue
邦彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc, Nippon Telegraph and Telephone Corp filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP56126126A priority Critical patent/JPS5827028A/en
Publication of JPS5827028A publication Critical patent/JPS5827028A/en
Publication of JPS6230577B2 publication Critical patent/JPS6230577B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Abstract

PURPOSE:To facilitate correction of a photoelectric property, by mounting a voltage generating circuit, which outputs a set output, in order, to photoelectric elements one-dimentionally arranged, and a switching circuit for applying to the corresponding to photoelectric element and a series resistance. CONSTITUTION:A scanning address generating part 6 divides an output of a master clock generating circuit 5 to output address signals (a) and (b). Correction data d on unevenness against photoelectric elements A1-Amn are written in a memory circuit 7, and the data b are read by means of the signal (a) and (b). The data d, D/A-converted (8) through the working of a siwtch 11, and a voltage of a constant-voltage source 9 are applied to an amplifier 10, and an output is connected to an image sensor 1 via transistors (TR) F1-Fm. Output terminals of the sensor 1 are coupled to one end of a resistance Rc via TR G1-Gn, and a photoelectric onverting signal K is outputted from an amplifier 2. the TR F1- Fm and G1-Gn are regulated by output decoders 12 and 13, and the corrected signal K can be obtained.

Description

【発明の詳細な説明】 本発明は、−次元に配列された複数のcds等の光導電
素子を有してなる光電変換装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a photoelectric conversion device having a plurality of photoconductive elements such as CDS arranged in a -dimensional array.

第1図はこの種の光電変換装置の原理的な構成を示す。FIG. 1 shows the basic configuration of this type of photoelectric conversion device.

1はイメージセンサであり、1列に配列されたN個の光
導電素子A1〜AHを有してなる。
Reference numeral 1 denotes an image sensor, which includes N photoconductive elements A1 to AH arranged in one row.

前記光導電素子A1〜ANには、それぞれ抵抗R1〜R
Nが直列に接続されておシ、各光導電素子A1〜ANと
抵抗R1〜RNとの接続点は、それぞれスイッチ81〜
SNを介して増幅器2の入力に接続されている。
The photoconductive elements A1 to AN have resistors R1 to R, respectively.
N are connected in series, and the connection points between each of the photoconductive elements A1 to AN and the resistors R1 to RN are connected to switches 81 to 81, respectively.
It is connected to the input of amplifier 2 via SN.

そして、定電圧電源3から各光導電素子A1〜ANおよ
び抵抗R1〜RNに共通な一定電圧を印加すると、光導
電素子A1〜ANの抵抗値はそれらに入射する光量によ
って変化するので、各光導電素子A1〜ANと抵抗R1
〜RNとの接続点の電圧は、各光導電素子A1〜ANに
入射する光量に応じた値となる。
Then, when a common constant voltage is applied from the constant voltage power supply 3 to each of the photoconductive elements A1 to AN and the resistors R1 to RN, the resistance value of the photoconductive elements A1 to AN changes depending on the amount of light incident on them, so each light Conductive elements A1 to AN and resistor R1
The voltage at the connection point with ~RN has a value that corresponds to the amount of light incident on each photoconductive element A1 to AN.

したがって、スイッチ81〜SNを順次選択的にオンす
れば、光導電素子A1〜ANに入射する光のパターンに
対応した時系列の電気信号を増幅器23 lじ7 の出力から得ることができる。
Therefore, by sequentially and selectively turning on the switches 81 to SN, a time-series electric signal corresponding to the pattern of light incident on the photoconductive elements A1 to AN can be obtained from the output of the amplifier 2317.

しかし、実際のこの種の光電変換装置では、光導電素子
の総数Nが1000〜2000にもなるので、前記第1
図の回路のように各光導電素子A1〜AN毎にトランジ
スタ等からなるスイッチ81〜SNを設けることは、実
装上、不可能であるため、従来のこの種の光電変換装置
では、第2図のような回路構成がとられていた。
However, in an actual photoelectric conversion device of this type, the total number N of photoconductive elements is as high as 1000 to 2000, so the first
Since it is impossible to provide switches 81 to SN made of transistors or the like for each photoconductive element A1 to AN as in the circuit shown in the figure, it is impossible in terms of implementation. The circuit configuration was as follows.

すなわち、第2図において、1はイメージセンサであり
、m x n個の光導電素子A1〜Amnと、これらの
光導電素子A1−八〇にそれぞれ直列に接続されたダイ
オードD1〜Dmnとを有してなる。前記光導電素子A
1〜Amnは、n個の光導電素子を1ブロツクとし、m
個のブロックに分割されている。
That is, in FIG. 2, 1 is an image sensor, which has m x n photoconductive elements A1 to Amn and diodes D1 to Dmn connected in series to these photoconductive elements A1 to 80, respectively. It will be done. The photoconductive element A
1 to Amn, where n photoconductive elements constitute one block, and m
It is divided into blocks.

前記光導電素子A1〜Amnの一端は、ダイオードD1
〜Drnnを介して、それぞれ前記各ブロック毎に共通
側端子t1〜tmにまとめて接続されている。
One end of the photoconductive elements A1 to Amn is a diode D1.
.about.Drnn are collectively connected to the common side terminals t1 to tm for each block.

また、前記光導電素子A1〜Amnの他端は、前記ブロ
ックにおいて対応する位置にあるもの毎にまとめられて
、個別側出力端子P1〜Pn  に接続されている。
Further, the other ends of the photoconductive elements A1 to Amn are grouped together for each corresponding position in the block and connected to individual side output terminals P1 to Pn.

前記共通側端子11〜tmは、それぞれスイッチSa1
〜Sanおよび抵抗Rを介して定電圧電源3の十極に接
続されている。この定電圧電源3の一極は接地されてい
る。また、前記共通側端子t1〜tmと接地との間には
、抵抗Ra1〜Ramが接続されている。前記別個側出
力端子P1〜Pnは、それぞれスイッチSb1〜Sbn
を介して増幅器2の入力に接続されるとともに、抵抗R
b1〜Rbnを介して接地されている。
The common side terminals 11 to tm are each connected to a switch Sa1.
~San and the ten poles of the constant voltage power supply 3 via the resistor R. One pole of this constant voltage power supply 3 is grounded. Further, resistors Ra1 to Ram are connected between the common side terminals t1 to tm and the ground. The separate side output terminals P1 to Pn are switches Sb1 to Sbn, respectively.
is connected to the input of amplifier 2 via a resistor R
It is grounded via b1 to Rbn.

この従来装置においては、第3図のタイミングチャート
に示すように、スイッチsa1〜samが順次オンされ
ることにより、定電圧電源3がら各ブロック毎に光導電
素子A1〜Amnに一定電圧が印加される。そして、前
記のようにスイッチsa1〜sanがそれぞれオンされ
ている期間毎に、スイッチsb1〜Sbnが順次オンさ
れることにょシ、まず第1番目のブロックの光導電素子
A1−札の出方電圧が個別側出力端子P1  およびス
イッチsb1を介して順次増幅器2に入力され、次に第
2番目のプロン5  、ニー; りの光導電素子An+1〜A2nの出力電圧が個別側出
力端子P2およびスイッチSb2を介して順次増幅器2
に入力され、以下、残シのブロックについても同様の動
作が行われる。
In this conventional device, as shown in the timing chart of FIG. 3, by sequentially turning on the switches sa1 to sam, a constant voltage is applied to the photoconductive elements A1 to Amn in each block from the constant voltage power source 3. Ru. Then, as mentioned above, each time the switches sa1 to san are turned on, the switches sb1 to Sbn are turned on sequentially, and the output voltage of the photoconductive element A1 of the first block is are sequentially input to the amplifier 2 via the individual side output terminal P1 and the switch sb1, and then the output voltages of the second photoconductive elements An+1 to A2n are input to the individual side output terminal P2 and the switch Sb2. sequentially through amplifier 2
The same operation is performed for the remaining blocks.

この結果、各光導電素子A1〜Amnに入射する光のパ
ターンに対応する時系列の電気信号k(以下、光電変換
信号という)を光電変換信号出力端子4から得ることが
できる。
As a result, a time-series electric signal k (hereinafter referred to as a photoelectric conversion signal) corresponding to the pattern of light incident on each of the photoconductive elements A1 to Amn can be obtained from the photoelectric conversion signal output terminal 4.

ところが、各光導電素子A1〜Amnの光導電特性には
ばらつきがあシ、このばらつきを補正しないと、光電変
換信号出力端子4から得られる光電変換信号にの各ピッ
トの基準レベルにばらつきが生じてしまう。
However, there are variations in the photoconductive properties of each of the photoconductive elements A1 to Amn, and if this variation is not corrected, variations will occur in the reference level of each pit in the photoelectric conversion signal obtained from the photoelectric conversion signal output terminal 4. It ends up.

そこで、第2図の従来装置では、光導電素子アレイの製
造工程上、光導電素子A1〜Amnのうちでも互いに近
い位置にある素子間のばらつきが、互いに遠い位置にあ
る素子間のばらつきよシは、小さいことを利用して、各
ブロック毎に前記補正を行っていた。すなわち、抵抗R
a1〜Ramの値を調整し、電源3の電圧Eが抵抗Rと
Ra1〜Ramとによって分圧される比を変え、各ブロ
ックの光導電素子の平均出力が同一になるようにするこ
とにより、前記補正を行っていた。
Therefore, in the conventional device shown in FIG. 2, due to the manufacturing process of the photoconductive element array, the variations between the photoconductive elements A1 to Amn that are located close to each other are smaller than the variations between the elements that are located far from each other. The above correction was performed for each block by taking advantage of the small size. That is, the resistance R
By adjusting the values of a1 to Ram and changing the ratio at which the voltage E of the power source 3 is divided by the resistor R and Ra1 to Ram, the average output of the photoconductive elements in each block is made the same. The above correction was made.

第3図において、kl は、各光導電素子A1〜Amn
に一様な光量を入射させ、かつ抵抗Ra1=Ra2−・
・・・・・=Ratnとした場合の1ラインの前記光電
変換信号kを示す。また、k2は抵抗Ra1〜Ramを
調整し、前記補正を行った場合の1ラインの前記光導変
換信号kを示す。同図から分るように、klのばらつき
El  より、k2のばらつきE2は小さくなる。
In FIG. 3, kl is each photoconductive element A1 to Amn
A uniform amount of light is incident on the resistor Ra1=Ra2-・
. . . shows one line of the photoelectric conversion signal k when = Ratn. Further, k2 indicates the light guide conversion signal k of one line when the resistances Ra1 to Ram are adjusted and the correction is performed. As can be seen from the figure, the variation E2 in k2 is smaller than the variation El in kl.

なお、Vは前記の場合において、共通側端子t1〜tn
に印加される電圧を示し、具体的にはに1の場合におけ
る各ブロックの光導電素子の出力の平均値の逆数に比例
した電圧となっている。
In addition, in the above case, V is the common side terminal t1 to tn
Specifically, it is a voltage proportional to the reciprocal of the average value of the output of the photoconductive elements of each block in the case of 1.

しかし、このような従来装置では、各ブロック内におけ
る光導電素子の特性のばらつきに対しては全く補正を行
うことができないのみならず、前記のように光導電素子
の総数m x nは2000にも達するので、光導電素
子のブロック数mは607 ・、− 〜100にもなシ、これらのブロックにそれぞれ接続さ
れる抵抗Ra1〜Rafnの値を1つ1つ調整・設定す
るには、多大な労力と作業時間を必要とし、量産は事実
上不可能であるという欠点があった。
However, with such a conventional device, not only is it impossible to compensate for variations in the characteristics of photoconductive elements within each block, but also the total number m x n of photoconductive elements is 2000 as described above. Since the number of blocks m of the photoconductive element is 607 ·, - ~100, it takes a lot of effort to adjust and set the values of the resistors Ra1 to Rafn connected to each of these blocks one by one. The drawback was that it required a lot of effort and work time, making mass production virtually impossible.

本発明は、前記従来の欠点を解消するべくなされたもの
で、各光導電素子の光導電特性のばらつきに対する補正
を極めて容易に行うことができる光電変換装置を提供す
ることを目的とする。
The present invention was made to eliminate the above-mentioned conventional drawbacks, and an object of the present invention is to provide a photoelectric conversion device that can extremely easily correct variations in photoconductive characteristics of each photoconductive element.

すなわち、本発明による光電変換装置は、−次元に配列
された複数の光導電素子と、前記各光導電素子に対し設
定された電圧を順次出力する電圧発生回路と、この電圧
発生回路から順次出力される前記電圧を、対応する前記
光導電素子および該光導電素子に直列に接続される抵抗
に印加するスイッチング回路と、このスイッチング回路
による前記電圧の印加によって、前記各光導電素子と前
記抵抗との接続点に生じた電圧を時間的に合成する手段
とを有してなるものである。
That is, the photoelectric conversion device according to the present invention includes a plurality of photoconductive elements arranged in a negative dimension, a voltage generating circuit that sequentially outputs voltages set for each of the photoconductive elements, and a voltage generating circuit that sequentially outputs voltages set for each of the photoconductive elements. a switching circuit that applies the voltage to the corresponding photoconductive element and a resistor connected in series to the photoconductive element; and application of the voltage by this switching circuit to the respective photoconductive element and the resistor. and means for temporally synthesizing the voltages generated at the connection points.

以下本発明を図面に基づいてさらに詳細に説明する。The present invention will be explained in more detail below based on the drawings.

第4図は本発明の一実施例を示し、第6および第6図は
この実施例におけるタイミングチャートを示す(第6図
口は同図イの一部を拡大した図である)。第4図におい
て1はイメージセンサであシ、第2図の場合と同一の構
成とされている。6はマスタクロックCを発生するマス
タクロック発生回路である。
FIG. 4 shows an embodiment of the present invention, and FIGS. 6 and 6 show timing charts in this embodiment (the opening in FIG. 6 is an enlarged view of a part of FIG. 6). In FIG. 4, numeral 1 is an image sensor, which has the same configuration as in FIG. 2. Reference numeral 6 denotes a master clock generation circuit that generates a master clock C.

6は多段の分周回路からなる走査アドレス発生部であシ
、マスタクロック発生回路6から入力するクロックCを
分周した各段の出力をアドレス信号aおよびbとして出
力する。第5図は、アドレス信号aおよびbを2進化波
形とした例を示し、アドレス信号すはアドレス信号aを
さらに分周したものとなっている。
Reference numeral 6 denotes a scanning address generating section consisting of a multi-stage frequency dividing circuit, which divides the clock C input from the master clock generating circuit 6 and outputs the output of each stage as address signals a and b. FIG. 5 shows an example in which the address signals a and b have binary waveforms, and the address signal A is a further frequency-divided version of the address signal a.

7はROMからなるメモリ回路であり、後で詳しく説明
するように、発熱体A1〜〜。の光導電特性のばらつき
を補正するためにあらかじめ求められた各光導電素子A
1〜Amnに対する補正データdを書き込まれておシ、
アドレス信号a、 bをアドレス入力として、この補正
データdを読み出され9  、 る。
7 is a memory circuit consisting of a ROM, and as will be explained in detail later, heating elements A1. Each photoconductive element A is determined in advance to correct variations in the photoconductive properties of
When the correction data d for 1 to Amn is written,
This correction data d is read out using address signals a and b as address inputs.

8はメモリ回路7から読み出される補正データdをD/
A変換するD/A変換器、9は一極を接地された定電圧
電源である。10は増幅器であり、その入力を切り換え
スイッチ11を介してD/A変換器8の出力eiたは定
電圧電源9の十極に接続されるようになっている。
8 inputs the correction data d read from the memory circuit 7 to D/
A D/A converter 9 is a constant voltage power supply having one pole grounded. Reference numeral 10 denotes an amplifier, the input of which is connected via a switch 11 to the output ei of the D/A converter 8 or to the ten poles of the constant voltage power supply 9.

前記増幅器1oの出力は、それぞれトランジスタF1〜
Fmを介してイメージセンサの共通側端子t1〜’mに
接続されている。また、イメージセンサ1の個別側出力
端子b1〜bnはトランジスタ01〜Gnを介してそれ
ぞれ共通の抵抗R3の一端に接続され、この抵抗R3の
他端は接地されている。
The output of the amplifier 1o is connected to the transistors F1 to F1, respectively.
It is connected to common side terminals t1 to 'm of the image sensor via Fm. Further, the individual side output terminals b1 to bn of the image sensor 1 are each connected to one end of a common resistor R3 via transistors 01 to Gn, and the other end of this resistor R3 is grounded.

前記トランジスタG1〜Gnと抵抗R0との接続点は増
幅器2の入力に接続され、この増幅器2の出力は光電変
換信号出力端子4に接続されている。
The connection point between the transistors G1 to Gn and the resistor R0 is connected to the input of an amplifier 2, and the output of this amplifier 2 is connected to a photoelectric conversion signal output terminal 4.

12はアドレス信号すを入力とするmビットパラレル出
力デコーダであり、このデコーダ12のmビットの出力
f1〜ffflによシトランジスタ81〜S のオン・
オフがそれぞれ制御される。
Reference numeral 12 denotes an m-bit parallel output decoder which receives the address signal S as input, and the m-bit outputs f1 to fffl of this decoder 12 turn on/off the transistors 81 to S.
Off is controlled respectively.

1 。1.

13はアドレス信号aを入力とするnビットハラレル出
力デコーダであシ、このデコーダ13のnビットの出力
q1〜gnによりトランジスタ01〜Gnのオン・オフ
がそれぞれ制御される。
Reference numeral 13 denotes an n-bit Halal output decoder which receives address signal a as input, and the n-bit outputs q1 to gn of this decoder 13 control on/off of transistors 01 to Gn, respectively.

次に、第6および6図に示すタイミングチャートおよび
電圧波形図に基づいて本実施例の動作を説明する。
Next, the operation of this embodiment will be explained based on the timing charts and voltage waveform diagrams shown in FIGS.

まず、切シ換えスイッチ11により増幅器10の入力に
定電圧電源9を接続するとともに、各光導電素子A1〜
Amnに一様な光量を入射させる。
First, the constant voltage power supply 9 is connected to the input of the amplifier 10 by the changeover switch 11, and each photoconductive element A1 to
A uniform amount of light is made incident on Amn.

この状態において、デコーダ12に走査アドレス発生部
6からアドレス信号すが順次入力されると、同デコーダ
12の出力f1〜fnは、順次1つずつハイレベル(以
下、H”と略記する)となシ、これに伴ってトランジス
タF1〜Frnが順次オンされる。
In this state, when address signals are sequentially inputted from the scanning address generation section 6 to the decoder 12, the outputs f1 to fn of the decoder 12 become high level (hereinafter abbreviated as "H") one by one. Accordingly, transistors F1 to Frn are sequentially turned on.

また、この間、走査アドレス発生部6からアドレス信号
aがデコーダ13に入力されることにょシ、トランジス
タF1〜Foがそれぞれオンされている期間毎に、デコ
ーダ13の出力91〜九が順11  、 次1つずつ°H#となり、これに伴ってトランジスタ0
1〜Gnが順次オンされる。
During this period, the address signal a is input from the scanning address generating section 6 to the decoder 13, and the outputs 91 to 9 of the decoder 13 are sequentially outputted from 11 to 9 each time the transistors F1 to Fo are turned on. °H# one by one, and along with this, transistor 0
1 to Gn are turned on sequentially.

これにより、抵抗R2を直列に接続された状態で、各光
導電素子A1〜Amnに増幅器10の出力電圧(一定電
圧)がダイオードD1〜Dmnを介して順次印加される
。そして、前記増幅器1oの出力電圧の印加により生じ
た光導電素子A1〜Amnの出力電圧が増幅器2に順次
入力されるので、光電変換信号出力端子4から第6図イ
のに1に示すような各光導電素子A1〜ArQユの光導
電特性のばらつきに対応した時系列の光電変換信号が得
られる。
As a result, with the resistor R2 connected in series, the output voltage (constant voltage) of the amplifier 10 is sequentially applied to each of the photoconductive elements A1 to Amn via the diodes D1 to Dmn. The output voltages of the photoconductive elements A1 to Amn generated by the application of the output voltage of the amplifier 1o are sequentially input to the amplifier 2, so that the output voltages from the photoelectric conversion signal output terminal 4 as shown in FIG. Time-series photoelectric conversion signals corresponding to variations in the photoconductive characteristics of each of the photoconductive elements A1 to ArQ are obtained.

本実施例では、各光導電素子A1〜Amnに対する前記
光電変換信号に1の電圧値の逆数に比例した値を2進数
に符号化し、これを補正データdとしてメモリ回路7の
対応するアドレスに書き込む(このメモリ回路7への書
き込み作業は、本回路とは別の回路治具等で行う)。
In this embodiment, a value proportional to the reciprocal of the voltage value of 1 is encoded into a binary number in the photoelectric conversion signal for each photoconductive element A1 to Amn, and this is written to the corresponding address of the memory circuit 7 as correction data d. (This writing work to the memory circuit 7 is performed using a circuit jig or the like that is separate from the main circuit).

そして、実際の光情報を光導電素子A1〜A□に読み取
らせる場合には、切シ換えスイッチ11を切り換えて、
増幅器1oの入力にD/A変換器8の出力eを接続する
。この状態において、走査アドレス発生部6からアドレ
ス信号δおよびbがメモリ回路7に入力されると、同ア
ドレス信号a。
When the actual optical information is to be read by the photoconductive elements A1 to A□, the changeover switch 11 is switched.
The output e of the D/A converter 8 is connected to the input of the amplifier 1o. In this state, when address signals δ and b are input to the memory circuit 7 from the scanning address generating section 6, the same address signal a is input.

bによって指定されるアドレスの補正データdがメモリ
回路7から順次読み出される。
Correction data d at the address specified by b is sequentially read out from the memory circuit 7.

この順次読み出された補正データdがD/A変換器8に
よりD/A変換され、同D/A変換器8の出力eが増幅
器10によシ増幅されるので、増幅器1oからは、各光
導電素子A、〜Amnに対する補正データdに対応する
値の電圧が順次出力される。
This sequentially read correction data d is D/A converted by the D/A converter 8, and the output e of the D/A converter 8 is amplified by the amplifier 10. Voltages having values corresponding to the correction data d for the photoconductive elements A to Amn are sequentially output.

一方、この間、デコーダ12.13にもアドレス信号a
、bがそれぞれ入力されているので、トランジスタF1
〜FnおよびG1〜Gnが前記同様のタイミングで順次
オンされている。このため、前記順次出力される増幅器
1oの出力電圧が、対応する光導電素子A、〜Arnn
および抵抗R0に印加される。そして、このときの各光
導電素子A1〜Amnの出力が増幅器2で増幅されるこ
とにより、光導電素子A1〜Amnに入射した一次元的
な光のバター信号出力端子4に得られる。
Meanwhile, during this time, the address signal a is also sent to the decoders 12 and 13.
, b are input, so the transistor F1
~Fn and G1~Gn are sequentially turned on at the same timing as above. Therefore, the output voltages of the amplifier 1o that are sequentially outputted are different from those of the corresponding photoconductive elements A, ~Arnn.
and is applied to resistor R0. Then, the output of each of the photoconductive elements A1 to Amn at this time is amplified by the amplifier 2, so that a one-dimensional butter signal of the light incident on the photoconductive elements A1 to Amn is obtained at the output terminal 4.

ここで、光導電素子A1〜Amnの出力りは、増幅器1
oの出力電圧を光導電素子A1〜Amnの抵抗と抵抗R
8とで分割した値となるが、この場合には、各光導電素
子A1〜Atnflに対して印加される増幅器10の出
力電圧が共通でなく、当該光導電素子A1〜Amnに対
する前記補正データdに対応する値となっているため、
前記光電変換信号には各光導電素子A1〜Amn間の光
導電特性のばらつきを補正されたものとなっている。
Here, the outputs of the photoconductive elements A1 to Amn are output from the amplifier 1.
The output voltage of o is determined by the resistance of photoconductive elements A1 to Amn and the resistance R.
However, in this case, the output voltage of the amplifier 10 applied to each of the photoconductive elements A1 to Atnfl is not common, and the correction data d for the photoconductive elements A1 to Amn is Since the value corresponds to
The photoelectric conversion signal has been corrected for variations in photoconductive characteristics among the photoconductive elements A1 to Amn.

第6図のに2は、各光導電素子A、〜AmnK一様な光
量が入射されたときに、前記補正が行われた場合の光電
変換信号kを示し、各光導電素子A。
2 in FIG. 6 shows the photoelectric conversion signal k when the above correction is performed when a uniform amount of light is incident on each photoconductive element A, ~AmnK, and each photoconductive element A.

〜Arnnの特性のばらつきを補正されることにょシ、
1ラインに渡って一様な値となっている。
~The variations in Arnn's characteristics will be corrected,
The value is uniform over one line.

このように本実施例によれば、光導電素子A1〜Amn
の1つ1つの特性のばらつきを完全に補正することがで
きるが、互いに近い位置にある光導電素子間のばらつき
は実用上無視できる程度であ 4 す、ブロック間の光導電素子のばらつきが問題になるよ
うな場合には、各ブロック毎に補正データdを設定する
ことによシ、各ブロック毎に前記補正を行うことも可能
である。そして、その場合にはメモリ回路7はアドレス
信号a、  bのうちの上位の信号すのみを使用する小
容量のメモリ回路とすることができる。
As described above, according to this embodiment, the photoconductive elements A1 to Amn
It is possible to completely correct variations in the characteristics of each block, but variations between photoconductive elements located close to each other are practically negligible.4 However, variations in photoconductive elements between blocks are a problem. In such a case, it is also possible to perform the above correction for each block by setting the correction data d for each block. In that case, the memory circuit 7 can be a small-capacity memory circuit that uses only the upper signal of address signals a and b.

なお、各光導電素子A1〜A工。に印加する電圧は一定
とし、増幅器2の増幅率を各光導電素子A1〜A の光
導電特性のばらつきに応じて順次変化n させても、前記ばらつきに対する補正を行うことが可能
であるが、この場合には微小信号を取り扱うという不利
が生じる。しかるに、本装置のように各光導電素子A1
〜Am nのばらつきに対応して各光導電素子A、〜A
mnに印加する電圧を変化させる場合には、そのような
不利を生じない。
In addition, each photoconductive element A1-A process. Even if the voltage applied to N is kept constant and the amplification factor of the amplifier 2 is sequentially changed according to the variations in the photoconductive characteristics of each of the photoconductive elements A1 to A, it is possible to correct for the variations. In this case, there arises a disadvantage of handling minute signals. However, as in the present device, each photoconductive element A1
Each photoconductive element A, ~A corresponds to the variation of ~Am n.
Such a disadvantage does not arise if the voltage applied to mn is varied.

以上のように本発明による光電変換装置は、各光導電素
子に対して設定された電圧を順次出力する電圧発生回路
と、前記電圧を対応する光導電素子およびこれに直列に
接続される抵抗に印加する15、、−、 スイッチング回路とを有してなることによシ、各光導電
素子の光導電特性のばらつきに対する補正を従来のよう
に面倒な多数の抵抗値の調整・設定作業を必要とするこ
となく、極めて容易に行うことができる等の優れた効果
を得られるものである。
As described above, the photoelectric conversion device according to the present invention includes a voltage generation circuit that sequentially outputs a voltage set to each photoconductive element, and a voltage generating circuit that outputs the voltage set to each photoconductive element, and a resistor connected in series to the corresponding photoconductive element. By having a switching circuit of 15, -, for applying voltage, it is necessary to adjust and set a large number of resistance values, which is troublesome as in the past, to correct for variations in the photoconductive characteristics of each photoconductive element. It is possible to obtain excellent effects such as being extremely easy to carry out without having to do so.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は一次元に配列された光導電素子を備えた光導変
換装置の原理的な構成を示す回路図、第2図は従来の光
変換装置を示す回路図、第3図は前記従来装置のタイミ
ングチャート、第4図は本発明による光電変換装置の一
実施例を示す回路図、第6図は前記実施例のタイミング
チャート、第6図イは前記実施例における光電変換信号
およびD/A変換器の出力の電圧波形図、第6図口は前
記第6図イの拡大図である。 2・・・・・・増幅器、4・・・・・・光電変換信号出
力端子、6・・・・・・走査アドレス発生部、7・・・
・・・メモリ6回路、8・・・・・・D/A変換器、1
o・・・・・・増幅器、12・・・・・・mビットパラ
レル出力デコーダ、13 ・・・・・・nビットパラレ
ル出力デコーダ、A1〜Arnn・・・・・・光導電素
子、F1〜Fn、G1〜Gn・・・・・・・トランジス
タ、d・・・・・・補正データ、h・・・・・・光導電
素子出力。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名。 蘂3図 第5図 な 第6図 (イン (ロ)
FIG. 1 is a circuit diagram showing the basic configuration of a light guide conversion device equipped with photoconductive elements arranged in one dimension, FIG. 2 is a circuit diagram showing a conventional light conversion device, and FIG. 3 is a circuit diagram showing the conventional device. FIG. 4 is a circuit diagram showing an embodiment of the photoelectric conversion device according to the present invention, FIG. 6 is a timing chart of the embodiment, and FIG. 6A shows the photoelectric conversion signal and D/A in the embodiment. A voltage waveform diagram of the output of the converter, FIG. 6 is an enlarged view of FIG. 6A. 2...Amplifier, 4...Photoelectric conversion signal output terminal, 6...Scanning address generator, 7...
...Memory 6 circuits, 8...D/A converter, 1
o...Amplifier, 12...m-bit parallel output decoder, 13...n-bit parallel output decoder, A1~Arnn...photoconductive element, F1~ Fn, G1 to Gn...Transistor, d...Correction data, h...Photoconductive element output. Name of agent: Patent attorney Toshio Nakao and one other person. Figure 3 Figure 5 Figure 6 (in (b)

Claims (2)

【特許請求の範囲】[Claims] (1)−次元に配列された複数の光導電素子と、前記各
光導電素子に対して設定された電圧を順次出力する電圧
発生回路と、この電圧発生回路から順次出力される前記
電圧を、対応する前記光導電素子および該光導電素子に
直列接続される抵抗に印加するスイッチング回路と、こ
のスイッチング回路による前記電圧の印加によって前記
各導電素子と前記抵抗との接続点に生じた電圧を時間的
に合成する手段とを有してなる光電変換装置。
(1) A plurality of photoconductive elements arranged in − dimensions, a voltage generation circuit that sequentially outputs voltages set for each of the photoconductive elements, and the voltages sequentially output from the voltage generation circuit, A switching circuit applies voltage to the corresponding photoconductive element and a resistor connected in series to the photoconductive element, and a voltage generated at a connection point between each of the conductive elements and the resistor due to application of the voltage by this switching circuit is measured over time. 1. A photoelectric conversion device comprising a means for selectively synthesizing.
(2)電圧発生回路は、各光導電素子に対する補正デー
タを書き込まれるメモリ回路と、このメモリ回路から順
次読み出される前記データに基づいて、前記各光導電素
子に対する電圧を順次出力する電圧出力回路とを有して
々る特許請求の範囲第1項記載の光電変換装置。
(2) The voltage generation circuit includes a memory circuit in which correction data for each photoconductive element is written, and a voltage output circuit that sequentially outputs a voltage for each photoconductive element based on the data sequentially read from this memory circuit. A photoelectric conversion device according to claim 1, comprising:
JP56126126A 1981-08-12 1981-08-12 Photoelectric converter Granted JPS5827028A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56126126A JPS5827028A (en) 1981-08-12 1981-08-12 Photoelectric converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56126126A JPS5827028A (en) 1981-08-12 1981-08-12 Photoelectric converter

Publications (2)

Publication Number Publication Date
JPS5827028A true JPS5827028A (en) 1983-02-17
JPS6230577B2 JPS6230577B2 (en) 1987-07-03

Family

ID=14927295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56126126A Granted JPS5827028A (en) 1981-08-12 1981-08-12 Photoelectric converter

Country Status (1)

Country Link
JP (1) JPS5827028A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290026A (en) * 1988-08-17 1990-03-29 Hewlett Packard Co <Hp> Spectral spectrum detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290026A (en) * 1988-08-17 1990-03-29 Hewlett Packard Co <Hp> Spectral spectrum detector

Also Published As

Publication number Publication date
JPS6230577B2 (en) 1987-07-03

Similar Documents

Publication Publication Date Title
US4573005A (en) Current source arrangement having a precision current-mirror circuit
JPH0613859A (en) Method and device for supplying delayed output signal
US4494126A (en) Thermal recording head drive device
US4706010A (en) Linear solar array voltage control system
US4459580A (en) DA Converter
US5724036A (en) Digital-to-analog converter with gamma compensation and a liquid crystal display device using same
JPH0470215A (en) D/a converter
KR100569734B1 (en) Programmable gamma reference voltage generator and liquid crystal display using the same
JPS5827028A (en) Photoelectric converter
JPS5810984A (en) Analog television signal generating circuit
EP0743758A1 (en) Quadratic digital/analog converter
JP3711706B2 (en) Voltage divider circuit, D / A converter, circuit board, electronic device, and liquid crystal display device
JPH09116438A (en) Digital/analog converter
JPS5830332Y2 (en) variable slope signal generator
JPS5515821A (en) Heat sensitive recording device
CN117879601A (en) Calibration method of nonlinear analog-to-digital conversion circuit and reference voltage generation circuit thereof
JPH0236105B2 (en)
JPS621306A (en) Stc amplifier
SE9002030D0 (en) METHOD FOR WRITING DATA IN TESTING MEMORY DEVICE AND CIRCUIT FOR TESTING MEMORY DEVICE
KR0165822B1 (en) Off set regulating apparatus
JPS6142196Y2 (en)
JPH01309518A (en) D/a converter
JPS63266927A (en) Parallel analog/digital converter
JPH03255722A (en) D/a converter
JPH01156082A (en) Apparatus for driving light emitting element