JPS5810984A - Analog television signal generating circuit - Google Patents
Analog television signal generating circuitInfo
- Publication number
- JPS5810984A JPS5810984A JP57113802A JP11380282A JPS5810984A JP S5810984 A JPS5810984 A JP S5810984A JP 57113802 A JP57113802 A JP 57113802A JP 11380282 A JP11380282 A JP 11380282A JP S5810984 A JPS5810984 A JP S5810984A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- value
- signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000001419 dependent effect Effects 0.000 claims description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、デジタルカラーテレビジロン信号・かも、特
にカラー画像表示管を駆動する為のアナログテレビジョ
ン信号を生ぜしめる回路であって、少なくとも1個のデ
ジタル−アナリグ変換器を有し、例えば色飽和およびコ
ントラストの双方またはいずれか一方を変更する為に振
幅調整しつるアナログテレビジョン信号発生回路に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION The invention relates to a circuit for producing a digital color television signal, in particular an analog television signal for driving a color picture display tube, comprising at least one digital-to-analog converter. The present invention relates to an analog television signal generation circuit having amplitude adjustment for changing, for example, color saturation and/or contrast.
このような回路では、アナログ信号が再生された後に、
少なくとも】個の可制御増幅器を用いることにより振幅
調整を行なうことができる。しかし、このことは、製造
費が増大し、設計上の努力か余分性必要となるというこ
とを意味し、また数個のアナログ増幅器を用いた場合に
は特性上の変動が原因でしばしば、不正確な画像表示を
無くす為に必要とする正確に均一の制御を達成できなく
なる。In such a circuit, after the analog signal is regenerated,
Amplitude adjustment can be achieved by using at least ] controllable amplifiers. However, this means increased manufacturing costs, design effort or redundancy, and when using several analog amplifiers there are often inconsistencies due to variations in characteristics. The precise uniform control needed to eliminate accurate image display cannot be achieved.
本発明の目的は、アナログ信号をより一層簡単に且つよ
り一層正確に振幅調整しつるようにすることにある。SUMMARY OF THE INVENTION An object of the present invention is to make it easier and more accurate to adjust the amplitude of an analog signal.
本発明は、デジタルカラーテレビジョン信号か・らアナ
ログテレビジョン信号を発生する回路であって、少なく
とも1個のデジタル−アナログ変換器を有し、振幅調整
しつるアナログテレビシロン信号発生回路において、デ
ジタル信号をデジタル−アナログ変換器に供給し、該変
換器のアナログ出力信号を基準値にも依存するようにし
、且つ前記の基準値を調整しうるようにしたことを特徴
とする。The present invention relates to a circuit for generating an analog television signal from a digital color television signal, the analog television signal generation circuit having at least one digital-to-analog converter and adjusting the amplitude. It is characterized in that the signal is fed to a digital-to-analog converter, the analog output signal of said converter being also dependent on a reference value, and said reference value being adjustable.
出力信号は所定の、好ましくは線形の関数に応じて基準
値に依存させる必要がある。デジタル信号の値に依存し
て異なる種々の電流や異なる種々の電圧なそれぞれ互い
に加え合わせるようにしたそれ自体既知のデジタル−ア
ナリグ変換器を用いる場合には、このデジタル信号のa
差が不所望に積み重なってしまうおそれがある。この際
、のこぎり波のような傾斜波(ランプ波)のように増大
する信号を処理する場合には、小さな値の和より成る値
と、それよりも大きな値で表わされる次の値との間に貴
の差が生じてしまうおそれがある。The output signal must be dependent on the reference value according to a predetermined, preferably linear function. When using a digital-to-analyzer converter known per se, which adds different currents and different voltages to each other depending on the value of the digital signal, the a
The differences may undesirably accumulate. In this case, when processing increasing signals such as ramp waves such as sawtooth waves, the difference between a value consisting of the sum of small values and the next value represented by a larger value. There is a risk that there will be a difference in your performance.
その理由は、小さい方の値の正の誤差変動が次の・大き
い方の値の鋏差賢動よりも大きくなるおそれがある為で
ある。この場合、のこぎり波に戻り(フライバック)が
生じ、均一な変化が達成されなくなる。The reason for this is that the positive error fluctuation of the smaller value may be larger than the scissors difference fluctuation of the next larger value. In this case, a return to the sawtooth wave (flyback) occurs and a uniform change is no longer achieved.
従って好ましくは、アナログ信号の値の組を、基準電圧
点に接続されたIIlの抵抗分圧器のタップから取出す
ようにし、各タップと関連してスイッチを設け、該スイ
ッチが所定のデジタル信号値の発生時に作動し、該スイ
ッチな経て分圧器の関連のアナジグ値タップが出力端子
に接続されるようにしたデジタル−アナリグ変換器を用
いる。Preferably, therefore, the set of values of the analog signal is taken from the taps of the resistive voltage divider of III connected to the reference voltage point, and a switch is provided associated with each tap, the switch being adapted to provide a predetermined digital signal value. A digital-to-analog converter is used, which is activated at the time of occurrence, and through which the associated analog value tap of the voltage divider is connected to the output terminal.
このような変換器によれば、各アナログ値が明確に規定
され、種々の値より成っていない為、順次の値を関連の
タップ間の抵抗値とその誤差とでのみIIi!$11し
うるようになる。この回路において、あるタップから次
のタップに切換える場合に、関連の抵抗が偶然にも側路
されてしまう状態がたとえ生じたとしても、valll
のアナログ値を結ぶ中途の値と本質的に一致する電圧平
均値が生じるだけであり、問題は生じない−
・ また、所定のデジタル値に依存するスイッチング基
準信号をクロックパルス段を経て、アナログ錬分圧器に
接続されている関連のスイッチに供給するようにするの
が好ましい。あるデジタル値から次のデジタル値に切換
える際、しばしば、この切換え中に著しくずれたピーク
状の値か生じ、この価により所望の結果な誤って表わし
てしまうおそれがある。しかし、上述したりpツクパル
ス段によれば、切換えが終了し、信号が所望値になるま
で関連のデジタル信号を伝達しない。With such a converter, each analog value is clearly defined and does not consist of a variety of values, so that successive values can be divided only by the resistance values between the associated taps and their errors IIi! It will cost you $11. In this circuit, even if a situation were to occur where the associated resistor was accidentally bypassed when switching from one tap to the next, the vall
No problem arises, as only a voltage average value that essentially matches the intermediate value connecting the analog values of Preferably, the voltage is supplied to an associated switch connected to a voltage divider. When switching from one digital value to the next, significantly shifted peak-like values often occur during the switch, which can misrepresent the desired result. However, with the p-to-pulse stage described above, the associated digital signal is not transmitted until the switching is complete and the signal is at the desired value.
本発明の他の実施例によれば、分圧器から取出した値を
、好ましくはり田ツクパルス段を経て、出力信号記憶装
置に供給しつるようにする。この場合、関連のアナログ
値が】クリックパルス周期全体に亘り記憶され、次に妨
害のない次のアナログ値が出力端子に供給される。According to a further embodiment of the invention, the value taken from the voltage divider is supplied to the output signal storage, preferably via a pulse stage. In this case, the relevant analog value is stored for the entire click pulse period, and then the next undisturbed analog value is applied to the output terminal.
アナログ信号を抵抗分圧器のタップから取出すようにす
るデジタル−アナログ変換器の制御は、nビットデジタ
ル信号およびその反転nビットデジタル信号をsn g
BのNORゲートに供給し、こ・れらNORゲートを各
デジタル値に対し1個のHORゲ−)が出力値を生じる
ように制御し、この出力値によりスイッチを作動させ、
このスイッチにより抵抗分圧器の関連のタップを出力端
子に接続するようにすることにより有効に行なわれる。The control of the digital-to-analog converter, which allows analog signals to be taken from the taps of the resistive voltage divider, converts the n-bit digital signal and its inverse n-bit digital signal into sn g
control the NOR gates (one HOR gate for each digital value) to produce an output value, which actuates the switch;
This is effectively done by allowing the switch to connect the associated tap of the resistive voltage divider to the output terminal.
図面につき本発明を説明する。The invention will be explained with reference to the drawings.
本発明の回路の一例を示す第1図において、デジタル信
号UおよびVとしてそれぞれ供給される色差信!)(B
−Y )および(R−Y)と、同様にデジタル化された
輝度信号yとを説明の出発点とする。これらの信号はデ
ジタル−アナログ変換器1.1および8にそれぞれ供給
される。これら変換器の出力信号は端子11.11;!
1.!sおよび81,1!にそれぞれ供給される電源電
圧或いは基準電圧に依存し、従ってこれら変換器は成る
程度乗算器として作動する。出力端子が変換器1、!お
よび8の端子11,1!Ig+11.!lおよび811
111に接続されている制御部8においては、一方では
飽和調整信号8により、他方ではコントラスト調整信号
Kにより制御された所要電圧が生ぜしめられる。この制
御は、飽和を調整する為に端子11.12および21.
22における電圧を所要量だけ変化させ、端子81.8
gにおける電圧な一定に維持して輝度信号が変化しない
ように行なうことができる。これに対し、コントラスト
を調整する為には、乗算器入力端子11゜12.11.
12.81および82に供給される信号のすべてを所要
量だけ変化させる。In FIG. 1, which shows an example of the circuit of the present invention, the color difference signal ! is supplied as digital signals U and V, respectively. )(B
-Y ) and (RY) and the similarly digitized luminance signal y are taken as the starting point for the explanation. These signals are fed to digital-to-analog converters 1.1 and 8, respectively. The output signals of these converters are at terminals 11.11;!
1. ! s and 81,1! Depending on the supply voltage or reference voltage respectively applied to the converters, these converters therefore operate to a certain extent as multipliers. The output terminal is converter 1,! and terminal 11,1 of 8! Ig+11. ! l and 811
In the control unit 8 connected to 111, the required voltage is generated which is controlled by the saturation adjustment signal 8 on the one hand and the contrast adjustment signal K on the other hand. This control is used to adjust the saturation at terminals 11.12 and 21.
By varying the voltage at terminal 81.8 by the required amount,
This can be done by keeping the voltage at g constant so that the luminance signal does not change. On the other hand, in order to adjust the contrast, the multiplier input terminals 11°12.11.
12. Vary all of the signals supplied to 81 and 82 by the required amount.
変換器1および2から生じる色差信号は、それ自体既知
の方決でインバータ段61(このインバータ段は同時に
0.19の倍率で乗算をする)と、インバータ段62(
このインバータ段は同時に0.287の倍率で乗算を行
なう)とをそれぞれ経て加算段68に供給し、これによ
り色差信号(G−Y)を得る。The color difference signals originating from converters 1 and 2 are passed through an inverter stage 61 (which simultaneously multiplies by a factor of 0.19) and an inverter stage 62 (in a manner known per se).
This inverter stage simultaneously performs multiplication with a multiplication factor of 0.287) and then supplies the signal to an adder stage 68, thereby obtaining a color difference signal (G-Y).
変換器δの出力端子から得られ、る輝度信号は加算段6
4を通し、この加算段で輝度の設定値を1えるのに用い
た値を加えつるようにする。これにより補正された輝度
信号を加算段66.66および6フで色差信号と合成し
、出力端子にアナログ壱信号B、GおよびRが國像慶示
装置を駆動する為の青信号、f#信号および赤信号とし
て生じるようにする◎
第3図は、大部分第1図に相当するも乗算用のデジタル
−アナジグ餐換器により緑の色差信号(G−Y)をも得
るようにした回路を示す。この目的の為に、入力信号U
をデジタル−アナログ変換器4に供給し、デジタル色信
号Vをデジタル−アナログ変換器すに供給する。これら
変換器4および器の反転出力を加算段?1で合成し、他
の処理は第1図につき説明したのと同様に行なう。The luminance signal obtained from the output terminal of the converter δ is sent to the summing stage 6.
4, and the value used to increment the brightness setting value by 1 is added at this addition stage. The luminance signal corrected by this is combined with the color difference signal in adder stages 66, 66 and 6, and the analog signals B, G and R are sent to the output terminals as blue signals and f# signals for driving the national image display device. ◎ Figure 3 shows a circuit that mostly corresponds to Figure 1, but also obtains a green color difference signal (G-Y) using a digital-to-analog converter for multiplication. show. For this purpose, the input signal U
is supplied to the digital-to-analog converter 4, and a digital color signal V is supplied to the digital-to-analog converter. Addition stage of the inverted outputs of these converters 4 and ? 1, and other processing is performed in the same manner as described with reference to FIG.
変換器4およびbは制御入力端子41.4gおよびil
、6gをそれぞれ有し、これら入力端子は制御部フ3に
接続されており、この制御部フ2は第1図の制御部8の
代りに設けるものである。Transducers 4 and b have control input terminals 41.4g and il
, 6g, and these input terminals are connected to a control section 3, which is provided in place of the control section 8 in FIG.
集積回路においては、変換難性およびbを第1図の乗算
用インバータ段61および63の代りに第3図に示すよ
うに簡単に用いることができる。特に、緑の色差信号を
他の3つの色差信号から再生させるのに行なう追加の制
御は入力端子41゜・42および!il、61t−経て
可能となり、場合によっては端子11,1!1.11お
よび8sにおける他の電圧を信号Fにより制御すること
により色相の調整も可能となる。In integrated circuits, the conversion refractories and b can simply be used as shown in FIG. 3 in place of the multiplying inverter stages 61 and 63 of FIG. In particular, the additional controls performed to reproduce the green color difference signal from the other three color difference signals are input terminals 41°, 42 and ! il, 61t-, and in some cases it is also possible to adjust the hue by controlling other voltages at terminals 11, 1! 1.11 and 8s by signal F.
第8図は、本発明による回路において、例えば第1図の
変換器lとして用いるのが好ましい8ビットデジタル−
アナログ変換器を示す。デジタル色差信号には8本の並
列ビットラインBO,B1゜B8.Ba、B4.B!1
1.B6およびB?と、8本のビットラインBO,B1
.B$I、B8.B4゜B5.B6およびBフを経て供
給する。これらのラインは256個のNORゲー) G
□ * Gl * G@”””” css*およびG1
5Bに、各デジタル値に対しこれらゲートの1つのみが
出力値″】″を生じるように接続されている。これらゲ
ートの出力端子は、クロック制御スイッチとして作動す
る電界効果シランジスタ通路Ho〜H□、を経てスイッ
チング電) 界効果トランジスタy0〜輩1.sの
制御電極にそれぞれ接続され、これら電界効果トランジ
スタy0〜’ssiの出力電極はすべて出力電極81に
接続・されている。ゲートおよびトランジスタの供給電
圧はSVとすることができ、電界効果トランジス141
M−KOB或いはp−gos技術で造るのが好マシく、
抵抗”1− wsiiは多結晶珪素を以って構成するの
が好重しい。FIG. 8 shows an 8-bit digital signal which is preferably used, for example, as converter l of FIG. 1 in a circuit according to the invention.
An analog converter is shown. The digital color difference signal has eight parallel bit lines BO, B1°B8. Ba, B4. B! 1
1. B6 and B? and 8 bit lines BO, B1
.. B$I, B8. B4゜B5. Supplied via B6 and B. These lines are 256 NOR games)
□ * Gl * G@”””” css* and G1
5B, for each digital value only one of these gates is connected to produce the output value "]". The output terminals of these gates are connected to the switching voltages via field effect transistor paths Ho to H□, which act as clock-controlled switches. The output electrodes of these field effect transistors y0 to 'ssi are all connected to the output electrode 81. The supply voltage of the gate and transistor can be SV, and the field effect transistor 141
It is better to make it with M-KOB or p-gos technology,
Preferably, the resistor "1-wsii" is constructed of polycrystalline silicon.
アナジグ値の数は抵抗w0〜Wfiglの直列回路(よ
り成る分圧器によう生ぜしめる。この分圧器の各区分は
スイッチングトランジスタM、〜Mlsの入力電極に接
続する。供給されるデジタル信号に依存して、これらス
イッチングトランジスタの1つのみが導通し、対応する
アナログ値が出力端子に生じる。The number of analog values is generated in a voltage divider consisting of a series circuit of resistors w0 to Wfigl. Each section of this voltage divider is connected to the input electrode of a switching transistor M, ~Mls. Then, only one of these switching transistors conducts and a corresponding analog value appears at the output terminal.
基準信号端子11および13は一〇、Sおよび十a、+
S V間に選択することのできる電圧点に普続し、これ
によりアナ四グ出カ信号の各別の振輻段を同市とする。Reference signal terminals 11 and 13 are 10, S and 10a, +
A voltage point that can be selected between SV and SV is applied, thereby setting each different amplitude stage of the analog output signal to the same level.
端子]1および】8の一方を接地して一符号方向(正か
貴)の振幅値のみが生じるようにすることができる。し
かし、端子11および1mに互いに逆の符号を有する電
圧を生ぜしめ、得られるアナジグ値が1@域に位曾する
ようにす・ることができる。この種の1つの変換器を3
つの座標方向に対して設ける場合には、4象現での乗算
が可能となる。One of terminals ]1 and ]8 can be grounded so that only amplitude values in one sign direction (positive or noble) are generated. However, it is possible to produce voltages with mutually opposite signs at terminals 11 and 1m so that the resulting anadjust value remains in the 1@ range. 3 converters in one of this kind
When provided for two coordinate directions, multiplication in four quadrants becomes possible.
あるデジタル値から他のデジタル値への切換え中に生じ
るいかなる妨害をも出力信号に現われないようにする為
にスイッチング通路F10 = HIIBを設け、これ
らスイッチング通路を端子82からのクロック信号によ
り切換え作動間の妨害のない間隔で作動せしめる。In order to ensure that any disturbances occurring during switching from one digital value to another do not appear in the output signal, switching paths F10 = HIIB are provided and these switching paths are switched by a clock signal from terminal 82 during switching operation. Operate at unobstructed intervals.
抵抗回路網を有する既知のデジタル−アナログ変換器に
おいては、並列ビットラインの数に相当する多数のスイ
ッチが設けられており、好ましくはこれらのスイッチの
数個を同時に作動させるようになっている。従って、得
られる各アナログ値は1つ以上の各別の値の和となる。In known digital-to-analog converters with resistive networks, a number of switches corresponding to the number of parallel bit lines are provided, preferably several of these switches being activated simultaneously. Each resulting analog value is therefore the sum of one or more separate values.
各別の値はそれぞれ異なる誤差を有している為、例えば
均一に増大する傾斜電圧を表示する際に各別の段階(ス
テップ)が互いに正確に等しい段の高さを有するとは限
らない。これに対し、第8図に示す変換器においては、
各アナジグ値は所定の分圧器タップ゛から取出される為
、誤差の変動によって例えば傾斜電圧の表示に関して予
定値から最小のずれを生せしめるおそれがあるにすぎな
い。Since each separate value has a different error, for example, when displaying a uniformly increasing ramp voltage, the separate steps may not have exactly the same step height as each other. On the other hand, in the converter shown in Fig. 8,
Since each anadjust value is taken from a predetermined voltage divider tap, error variations can only result in minimal deviations from the expected value, for example with respect to the ramp voltage display.
抵抗w14 WIIIgに対しては互いに異なる値を選
択し、デジタル入力信号と端子8】における出力信号と
の間に非直線関係が生じるようにすることかできる。こ
れにより、特に累乗の指数0.5に相当するテレビジ璽
ン信号のガンマ補正を簡単に且つ倍幅的に得ることがで
きる。Different values can be chosen for the resistors w14WIIIg so that a non-linear relationship occurs between the digital input signal and the output signal at terminal 8]. Thereby, gamma correction of a television signal corresponding to a power exponent of 0.5 can be easily and double-widthed.
第1および3図は本発明の2例を示すプリッタ線図、
第8[は本発明による回路に用いるのに遺したデジタル
−アナログ変換器の一例を示す回路図である。
1〜5・・・デジタル−アナログ変換器8.7s…制御
部 61.62・・・インバータ段68〜67.7
1・・・加算段。Figures 1 and 3 are splitter diagrams showing two examples of the present invention, and Figure 8 is a circuit diagram showing an example of a digital-to-analog converter used in the circuit according to the present invention. 1 to 5...Digital-analog converter 8.7s...Control unit 61.62...Inverter stage 68 to 67.7
1... Addition stage.
Claims (1)
ビジョン信号を発生する回路であって、少なくともle
Aのデジタル−アナログ変換器を有し、振幅調整しつる
アナログテレビジョン信号発生回路において、デジタル
信号(u、v、y)をデジタル−アナログ変換器(1,
3および8)に供給し、該変換器のアナログ出力信号を
基準値(11,12i21゜22および81.82 )
にも依存するようにし、且つ前記の基準値を調整しつる
ようにしたことを特徴とするアナログテレビジョン信号
発生回路。 1 特許請求の範囲l記載のアナログテレビジョン信号
発生回路において、出力信号が線形とするのが好ましい
所定の関数に応じて基準値に依存するようにしたことを
特徴とするアナログテレビジョン信号発生回路。 & 特許請求の範囲1tたけz記載のアナログテレビジ
ョン信号発生回路に用いるのが特に好ましいデジタル−
アナログ変換器において、アナリグ信号の値の組を、基
準電圧点(11゜12)に接続された1個の抵抗分圧器
(Wl〜Ws、、)のタップ(ム。〜ム怠6.)から取
出すようにし、各タップと関連してスイッチ(M、〜M
sss >を設け、該スイッチが所定のデジタル信号値
の発生時に作動し、該スイッチを経て分圧器の関連のア
ナ四グ値タップが出力端子C81)に接続されるように
したことを特徴とするデジタル−アナログ変換器。 4 特許請求の範囲l記載のデジタル−アナログ変換器
において、所定のデジタル値に依存するスイッチング基
準信号(G0〜G、□)をりpツクパルス段(H,〜H
,,,))経て、アナリグ値分圧器(W1〜”II!l
)に接続されている関連のスイッチ(M0〜M□、)
に供給するようにしたことを特徴とするデジタルーアナ
ログ変換器。 五 特許請求の範囲4記載のデジタル−アナログ変換器
において、タップから取出した値を、好ましくはクロッ
クパルス段を経て、出力信号記憶装置に供給するように
したことを特徴とするデジタル−アナリグ変換器。 a 特許請求の範囲S−Sのいずれか1つに記載のデジ
タル−アナログ変換器において、nビットデジタル信号
およびその反転nビットデジタル信号(BO〜B?およ
びBO〜ny′1’を3n個のNORゲートに供給し、
これらNORゲートを、各デジタル値に対し1個のNO
Rゲートが出力値を生じるように制御し、この出力値に
より1個のスイッチ()Ito−M□、)を作動させ、
このスイッチにより抵抗分圧器(W1〜”m5ts ’
の関連のタップを出力端子(81)に接続するようにし
たことを特徴とするデジタル−アナリグ変換器。[Scope of Claims] L A circuit for generating an analog television signal from a digital color television signal, comprising at least le
In an amplitude-adjusted analog television signal generation circuit having digital-to-analog converters A, digital signals (u, v, y) are converted to digital-to-analog converters (1,
3 and 8), and the analog output signal of the converter is set to the reference value (11, 12i21°22 and 81.82).
1. An analog television signal generation circuit characterized in that the signal is dependent on the reference value and the reference value is adjusted. 1. An analog television signal generation circuit according to claim 1, characterized in that the output signal depends on a reference value according to a predetermined function, which is preferably linear. . & Particularly preferable digital signals for use in the analog television signal generation circuit according to claim 1t.
In an analog converter, the set of values of the analog signal is transferred from the taps (M. to M.6.) of one resistive voltage divider (Wl to Ws, , ) connected to the reference voltage point (11°12). Take out the switch (M, ~M) in relation to each tap.
sss >, the switch is activated when a predetermined digital signal value occurs, and the associated analog voltage value tap of the voltage divider is connected to the output terminal C81) via the switch. Digital to analog converter. 4. In the digital-to-analog converter according to claim 1, a switching reference signal (G0 to G, □) that depends on a predetermined digital value is converted to
,,,)) and then the analog value voltage divider (W1~”II!l
) related switches connected to (M0~M□,)
A digital-to-analog converter, characterized in that the converter is configured to supply (v) A digital-to-analog converter according to claim 4, characterized in that the value taken out from the tap is supplied to an output signal storage device, preferably through a clock pulse stage. . a In the digital-to-analog converter according to any one of claims S-S, an n-bit digital signal and its inverted n-bit digital signal (BO~B? and BO~ny'1' are converted into 3n pieces) supply to the NOR gate,
These NOR gates are divided into one NOR gate for each digital value.
controlling the R gate to produce an output value, which actuates one switch ()Ito-M□,);
This switch creates a resistor voltage divider (W1~"m5ts'
A digital-to-analytical converter, characterized in that the associated taps of the converter are connected to an output terminal (81).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE31260845 | 1981-07-02 | ||
DE3126084A DE3126084C2 (en) | 1981-07-02 | 1981-07-02 | Circuit arrangement for producing analog television signals with amplitude adjustment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5810984A true JPS5810984A (en) | 1983-01-21 |
Family
ID=6135926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57113802A Pending JPS5810984A (en) | 1981-07-02 | 1982-06-30 | Analog television signal generating circuit |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5810984A (en) |
DE (1) | DE3126084C2 (en) |
FR (1) | FR2509106A1 (en) |
GB (1) | GB2102644A (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4506291A (en) * | 1982-07-29 | 1985-03-19 | Rca Corporation | Television receiver with digital signal processing having a digital-to-analog converter control capability |
DE3333067A1 (en) * | 1983-09-14 | 1985-03-21 | Philips Patentverwaltung Gmbh, 2000 Hamburg | CIRCUIT ARRANGEMENT FOR CONVERTING A DIGITAL INPUT SIGNAL TO ANALOGUE OUTPUT SIGNAL |
US4675673A (en) * | 1984-01-27 | 1987-06-23 | Oliver Douglas E | Programmable pin driver system |
US4573069A (en) * | 1984-03-29 | 1986-02-25 | Rca Corporation | Chrominance fine gain control in a digital television receiver |
US4599655A (en) * | 1984-08-27 | 1986-07-08 | Rca Corporation | Kinescope driver with high frequency compensation |
US4641194A (en) * | 1984-08-27 | 1987-02-03 | Rca Corporation | Kinescope driver in a digital video signal processing system |
DE3629403C2 (en) * | 1986-08-29 | 1994-09-29 | Agfa Gevaert Ag | Method of correcting color saturation in electronic image processing |
DE3716062C2 (en) * | 1987-05-14 | 1996-12-05 | Daimler Benz Aerospace Ag | Modulator for generating an amplitude-modulated high-frequency signal |
DE3716064C2 (en) * | 1987-05-14 | 1997-01-23 | Daimler Benz Aerospace Ag | Modulator for generating an amplitude-sampled high-frequency signal |
DE3716065C2 (en) * | 1987-05-14 | 1996-09-19 | Daimler Benz Aerospace Ag | Modulator for generating a low-frequency modulated single sideband signal with suppressed carrier |
DE4130338A1 (en) * | 1991-09-12 | 1993-03-18 | Thomson Brandt Gmbh | A=D or D=A converter circuit for digital video recorder - has switched reference signals controlling range for each successive signal section |
JPH06311039A (en) * | 1993-04-21 | 1994-11-04 | Nippon Philips Kk | Digital-analog converter |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3906351A (en) * | 1974-01-18 | 1975-09-16 | Rca Corp | Digital tuning of voltage control television tuners |
US4183046A (en) * | 1978-08-17 | 1980-01-08 | Interpretation Systems Incorporated | Electronic apparatus for converting digital image or graphics data to color video display formats and method therefor |
-
1981
- 1981-07-02 DE DE3126084A patent/DE3126084C2/en not_active Expired - Lifetime
-
1982
- 1982-06-25 GB GB08218514A patent/GB2102644A/en not_active Withdrawn
- 1982-06-30 FR FR8211479A patent/FR2509106A1/en not_active Withdrawn
- 1982-06-30 JP JP57113802A patent/JPS5810984A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
DE3126084A1 (en) | 1983-01-20 |
GB2102644A (en) | 1983-02-02 |
DE3126084C2 (en) | 1990-07-12 |
FR2509106A1 (en) | 1983-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4396938A (en) | Controlled ram signal processor | |
JPS5810984A (en) | Analog television signal generating circuit | |
KR100209643B1 (en) | Driving circuit for liquid crystal display element | |
JP2708380B2 (en) | Digital-to-analog converter for performing gamma correction and liquid crystal display | |
EP0065795B1 (en) | Digital-to-analog converter for bipolar signals | |
JPH0769671B2 (en) | Digital-analog converter | |
JPS58146114A (en) | Level controlling circuit | |
JP2722351B2 (en) | Imaging signal processing device | |
JPH0818826A (en) | Digital gamma correction circuit | |
JPS613563A (en) | Control system of exposed light source | |
JPS5928091B2 (en) | Digital-analog conversion process | |
JPS60134218A (en) | Liquid crystal display device | |
JPH07298097A (en) | Image pickup device | |
JPH05152953A (en) | A/d converter | |
JPS5827693B2 (en) | Multi-ladder type DA converter | |
JP2581995B2 (en) | Analog signal automatic level adjustment circuit | |
JPS6178293A (en) | Device for correcting convergence | |
JPH0369239B2 (en) | ||
JPH0712145B2 (en) | Digitally controlled oscillator | |
JPH06118895A (en) | Video signal processing circuit of display device and liquid crystal display device using its circuit | |
JPH0575897A (en) | Gamma correction circuit | |
JPH0622330B2 (en) | DA converter | |
JPH11261420A (en) | Digital/analog converter | |
JPH06133187A (en) | Signal processing unit | |
JPH07191635A (en) | Driving method for active matrix type liquid crystal display panel |