JPS621306A - Stc amplifier - Google Patents

Stc amplifier

Info

Publication number
JPS621306A
JPS621306A JP14092085A JP14092085A JPS621306A JP S621306 A JPS621306 A JP S621306A JP 14092085 A JP14092085 A JP 14092085A JP 14092085 A JP14092085 A JP 14092085A JP S621306 A JPS621306 A JP S621306A
Authority
JP
Japan
Prior art keywords
circuit
rom
stc
changed
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14092085A
Other languages
Japanese (ja)
Inventor
Toshio Endo
遠藤 俊男
Toshio Komatsu
小松 敏夫
Minoru Tamura
実 田村
Koji Saito
斎藤 興二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Keiki Inc
Original Assignee
Tokyo Keiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Keiki Co Ltd filed Critical Tokyo Keiki Co Ltd
Priority to JP14092085A priority Critical patent/JPS621306A/en
Publication of JPS621306A publication Critical patent/JPS621306A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To form an optional STC curve by deciding a control voltage impressed to a current control circuit or an element depending on a data in a storage device. CONSTITUTION:The desired STC curve data is stored in the storage device (ROM) A3. Then a count of a counter circuit A4 is given sequentially to the ROM A3 synchronously with a clock pulse. Then an address signal in the ROM A3 is changed one after another and the digital output from the ROM A3 is being changed one after another. As a result, an output voltage ESTC of a D/A converter A2 impressed to the current control circuit or the element A1 is changed as time and the current flowing to an amplification factor control element constituting an amplifier circuit A is changed as time. Thus, the amplification factor of the amplifier circuit A is changed with time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、時間と共に増幅器の利得(又は増幅度)が変
わるSTC増幅器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an STC amplifier in which the gain (or degree of amplification) of the amplifier changes over time.

〔発明の概要〕[Summary of the invention]

本発明は、STC増@器において、構成素子に流す電流
を制御して増幅度を変える増幅回路に対する電流制御回
路又は素子に印加する制御電圧を記憶装置に収納したデ
ータによって決めることにより、構成素子の特性による
所望STC曲線からのずれを補正しうるのみならず、任
意のSTC曲線を作り出せるようにしたものである。
In an STC amplifier, the present invention provides a current control circuit for an amplifier circuit that controls the current flowing through the constituent elements to change the amplification degree, or a control voltage applied to the element by determining the control voltage applied to the element based on data stored in a storage device. This not only makes it possible to correct deviations from a desired STC curve due to the characteristics of the curve, but also allows creation of an arbitrary STC curve.

〔従来の技術〕[Conventional technology]

従来、STC増幅器として第4図に示すようなものがあ
る。同図において、e」は入力信号、Aは増幅回路を構
成する素子(例えばトランジスタ等)に流す電流を制御
することにより増幅度を変えうる増幅回路、Qlは増幅
回路Aに流す電流を制御するためのFET−Rt 、R
2は抵抗、Cはコンデンサ%Q2はトランジスタ、Bは
コンデンサCに充電電流Iを流し込む定電流回路、R3
は定電流回路Bの電流を制御する抵抗、SWはコンデン
サCに充電された電荷を放電させるためのスイッチであ
る。
Conventionally, there is an STC amplifier as shown in FIG. In the figure, e'' is an input signal, A is an amplifier circuit whose amplification degree can be changed by controlling the current flowing through the elements (for example, transistors, etc.) that make up the amplifier circuit, and Ql is the control current flowing through the amplifier circuit A. FET-Rt, R
2 is a resistor, C is a capacitor% Q2 is a transistor, B is a constant current circuit that flows charging current I into capacitor C, R3
is a resistor for controlling the current of the constant current circuit B, and SW is a switch for discharging the charge stored in the capacitor C.

このようなSTC増幅器では、スイッチSWが閉じた状
態において、抵抗R1の値並びに抵抗R2の分圧比及び
負の電源電圧−■の値により決まる電圧値で、FETQ
xのゲート・ソース間(図の■−■間)が逆バイ°アス
されるようになっている。
In such an STC amplifier, when the switch SW is closed, the voltage value determined by the value of the resistor R1, the voltage division ratio of the resistor R2, and the value of the negative power supply voltage -
The gate and source of x (between ■ and ■ in the figure) are reverse biased.

スイッチSWが開くと同時にコンデンサCへの充電が開
始され、コンデンサC両端の電圧は徐々に増加して行く
。これに伴ってF E T Q 1のゲート・ソース間
の逆バイアス電圧値が時間と共に徐々に減少して行き、
F E T Q 1に流れる電流はコンデンサCの両端
電圧の増加と共に増加して行(。
Charging of the capacitor C starts at the same time as the switch SW opens, and the voltage across the capacitor C gradually increases. Along with this, the reverse bias voltage value between the gate and source of FETQ1 gradually decreases with time,
The current flowing through FETQ1 increases as the voltage across capacitor C increases (.

すなわち、増幅回路Aの増幅度は、スイッチSWを開い
た後時間と共に変化して行くことになる。
That is, the amplification degree of the amplifier circuit A changes with time after the switch SW is opened.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

吻 しかしながら、このような従来のSTC増幅器では、コ
ンデンサCの充電電圧によってFET(:hの逆バイア
ス電圧値を変え、増幅回路Aに流す電流を制御する構成
となっており、F E T C;hの逆バイアス電圧の
深さを抵抗R2の分圧比で決め、コンデンサCの充電速
度は定電流源Bの電流の大きさで決めるため、時間と増
幅度の関係を示すSTC曲線に一定の相似形状のものし
か得られず、また、それが増幅度を制御するための増幅
回路構成素子であるトランジスタ等の特性により希望す
るSTC曲線からずれる場合、これに対する補正をする
ことができない。
However, in such a conventional STC amplifier, the reverse bias voltage value of the FET (:h) is changed depending on the charging voltage of the capacitor C, and the current flowing through the amplifier circuit A is controlled. Since the depth of the reverse bias voltage of h is determined by the voltage division ratio of resistor R2, and the charging speed of capacitor C is determined by the magnitude of the current of constant current source B, a certain similarity to the STC curve showing the relationship between time and amplification degree is achieved. In addition, if the STC curve deviates from the desired STC curve due to the characteristics of transistors, etc., which are components of the amplifier circuit for controlling the amplification degree, it is not possible to correct this.

更に、このようなSTC増幅器を超音波レベル針や超音
波接岸速度針に応用する場合、これらの機器が使用され
る環境又は周囲状況に応じて一定のSTC曲線だけでな
く、柔軟にSTC曲線を変えたいときがあるが、既存の
回路ではかかる要求に対応できない。
Furthermore, when such an STC amplifier is applied to an ultrasonic level needle or an ultrasonic berthing speed needle, it is possible to create not only a fixed STC curve but also a flexible STC curve depending on the environment or surrounding conditions in which these devices are used. There are times when we want to make changes, but existing circuits cannot meet such demands.

(問題点を解決するための手段〕 本発明は、上記問題点を解決するため、増幅回路の構成
素子に流れる電流を制御して増幅度を変化させる増幅回
路に対する電流制御回路又は素子の制御バイアス電圧と
してSTC曲線データを収納した記憶装置からのディジ
タル出力をディジタル・アナログ(D/A)変換したも
のを印加するようにした。
(Means for Solving the Problems) In order to solve the above problems, the present invention provides a current control circuit for an amplifier circuit that controls the current flowing through the components of the amplifier circuit to change the degree of amplification, or a control bias of the elements. A digital-to-analog (D/A) converted digital output from a storage device storing STC curve data was applied as a voltage.

〔作用〕[Effect]

制御バイアス電圧を記憶装置の出力より作成しているか
ら、記憶装置に予め所望のSTC曲線データを収納して
おけば、所望のSTC曲線に対応する制御バイアス電圧
が容易に得られる。
Since the control bias voltage is created from the output of the storage device, if the desired STC curve data is stored in the storage device in advance, the control bias voltage corresponding to the desired STC curve can be easily obtained.

〔実施例〕〔Example〕

以下、本発明の実施例を図面により説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は、本発明の好適な実施例を示すブロック図であ
る。同図において、Aは構成素子に流れる電流を制御す
ることにより利得が変わる増幅回路、A1は外部より変
化する電圧を受けて増幅回路Aに流れる電流を制御でき
る回路又は素子、A2はディジタル入力値をアナログ電
圧EBTCに変換するD/A変換器、A3はD/A変換
器A2に加えるディジタル値のデータを書き込んだリー
ドオンリメモリ(ROM> 、A4はこのROMのアド
レス入力端子にアドレス信号を与えるためのカウンタ回
路、E3はカウンタ回路A4の初期状態を整えるための
リセットパルス%E2は本STC増幅回路のSTC特性
の有効な期間を決めるゲート信号パルス、Elはカウン
タ回路A4に・カウント動作をさせるためのクロックパ
ルス、A5はゲート信号パルスE2とクロックパルスE
1のアンド(A N D)をとり必・要な期間又は必要
な数のパルスE4をカウンタ回路A4に印加させるため
のアンド回路を示す。
FIG. 1 is a block diagram illustrating a preferred embodiment of the present invention. In the figure, A is an amplifier circuit whose gain changes by controlling the current flowing through the component elements, A1 is a circuit or element that can control the current flowing through the amplifier circuit A by receiving a voltage that changes from the outside, and A2 is a digital input value. A3 is a read-only memory (ROM>) in which the digital value data to be applied to the D/A converter A2 is written, and A4 is a D/A converter that provides an address signal to the address input terminal of this ROM. E3 is a reset pulse for adjusting the initial state of counter circuit A4. %E2 is a gate signal pulse that determines the effective period of the STC characteristic of this STC amplifier circuit. El is for causing counter circuit A4 to perform a counting operation. A5 is the gate signal pulse E2 and clock pulse E
1 shows an AND circuit for applying a necessary period or number of pulses E4 to a counter circuit A4 by performing an AND of 1.

第2図は、上記実施例の動作タイミングを示す波形図で
ある。同図において、El、E2 、E3はそれぞれ第
1図に示すクロックパルス、ゲート信号パルス、リセッ
トパルスであり、E4はElとE2を2人力とするアン
ド回路A5の出力信号で、これはカウンタ回路A4の入
力クロックパルス信号となる6 BBTCは、ROM 
 A3からのディジタル出力データがD/A変換器A2
によりアナログ電圧に変換された結果得られたアナログ
電圧波形の例を示すものである。ROM  A3には、
このような電圧波形に対応するディジタル値のデータが
書き込まれている。
FIG. 2 is a waveform diagram showing the operation timing of the above embodiment. In the same figure, El, E2, and E3 are the clock pulse, gate signal pulse, and reset pulse shown in FIG. 6BBTC, which is the input clock pulse signal of A4, is the ROM
Digital output data from A3 is sent to D/A converter A2
This shows an example of an analog voltage waveform obtained as a result of conversion into an analog voltage. ROM A3 has
Digital value data corresponding to such a voltage waveform is written.

第1図において、リセットパルスE3によりカウンタ回
路A4の初期状態が整えられると同時に、第2図に示す
ように、ROM  A3の最初のデータによるアナログ
電圧の初期値が与えられる。このとき、アンド回路A6
の一方の入力に加えられるゲート信号E2は低レベルで
あり、カウンタ回路A4にクロックパルスは加えられな
い。所望のタイミングでアンド回路A5に加えるゲート
信号E2を高レベルにすることにより、カウンタ回路A
4の入力にクロックパルスが印加されそのカウント動作
が始まる。カウンタ回路A4のカウント値はクロックパ
ルスと同期して次々にROMA3に与えられ、ROM 
 A3のアドレス信号が次々と変化し、ROM  A3
からのディジタル出力値も次々と変わって行く。
In FIG. 1, the initial state of the counter circuit A4 is adjusted by the reset pulse E3, and at the same time, as shown in FIG. 2, an initial value of the analog voltage is given based on the first data of the ROM A3. At this time, AND circuit A6
The gate signal E2 applied to one input of is at a low level, and no clock pulse is applied to the counter circuit A4. By setting the gate signal E2 applied to the AND circuit A5 at a high level at a desired timing, the counter circuit A
A clock pulse is applied to the input of 4 and the counting operation begins. The count value of counter circuit A4 is given to ROMA3 one after another in synchronization with the clock pulse, and
The address signal of A3 changes one after another, and ROM A3
The digital output values also change one after another.

その結果、電流制御回路又は素子A1に印加されるD/
A変換器A2の出力電圧ES丁Cも時間と共に変化して
行き、増幅回路Aを構成する増幅度制御素子(例えばト
ランジスタ)に流れる電流も時間と共に変化し、したが
って、増幅回路への増幅度は時間と共に変わって行くこ
とになる。
As a result, the D/
The output voltage ES of the A converter A2 also changes over time, and the current flowing through the amplification control element (for example, a transistor) that constitutes the amplifier circuit A also changes over time. Therefore, the amplification degree to the amplifier circuit changes as It will change over time.

第3図は、ROM内に複数個のSTC曲線データを収納
する場合の説明図である。図示のように複数個のカーブ
(曲線)を収納した場合は、ROMのアドレスを上記の
カウンタ回路A4だけでなく例えばコンピュータ(CP
U)を使用することにより選択することができる。同図
において、左端にCPUによる選択信号、その右側にカ
ウンタ回路によるアドレス信号を示す。このように、C
PU出力により複数個のSTC曲線を選択して使用する
ことができる。
FIG. 3 is an explanatory diagram when a plurality of STC curve data are stored in the ROM. When a plurality of curves are stored as shown in the figure, the ROM address can be stored not only in the counter circuit A4 but also in the computer (CP), for example.
U) can be used to select. In the figure, the selection signal from the CPU is shown on the left, and the address signal from the counter circuit is shown on the right. In this way, C
A plurality of STC curves can be selected and used by the PU output.

〔発明の効果〕〔Effect of the invention〕

以上説明したとおり、本発明によれば、電流制御回路又
は素子に印加する制御電圧を記憶装置(ROM)のデー
タによって決めうるため、次のような多くのw4署な効
果が得られる。
As explained above, according to the present invention, the control voltage applied to the current control circuit or element can be determined based on the data in the memory device (ROM), so that the following many important effects can be obtained.

(イ)任意のSTC曲線を作り出すことができる。(b) Any STC curve can be created.

(ロ)増幅器の増幅度を変えている素子の特性に合わせ
たROMデータを作成することにより、特性のずれによ
るSTC曲線のずれの補正が可能で希望する理想のST
C曲線を作り出すことができる。
(b) By creating ROM data that matches the characteristics of the element that changes the amplification degree of the amplifier, it is possible to correct deviations in the STC curve due to deviations in characteristics and achieve the desired ideal ST.
A C curve can be created.

(ハ)用途が異なる場合、周囲状況に応じた任意のST
C曲線を作りうるので、周囲状況に応じて最適のSTC
制御ができる。
(c) If the purpose is different, any ST according to the surrounding situation
Since it is possible to create a C curve, the optimal STC can be determined depending on the surrounding situation.
Can be controlled.

(ニ)ROM内に複数個のSTC曲線データを収納し、
そのアドレスを選択することにより、複数個のSTC曲
線を選択使用しうる。
(d) Storing multiple pieces of STC curve data in the ROM,
By selecting the address, a plurality of STC curves can be selectively used.

(ホ)コンピュータ制御STC増幅器とし2て最適であ
る。
(e) It is most suitable as a computer-controlled STC amplifier 2.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の好適な実施例を示すブロック図、第2
図は同実施例の動作タイミングを示す波形図、第3図は
ROMに収納するデータ例を示す説明図、第4図は従来
例を示す回路図である。 A・・・構成素子に流す電流を制御することにより利得
が変わる増幅回路、A1 ・・・上記構成素子に流す電
流を外部から印加する電圧により制御しうる回路又は素
子、A3 ・・・記憶装置(RO(A4 、A5)  
・・・データ読み出し手段、A2・・・ディジタル・デ
ータをアナログ電圧に変換する手段。 V)、 宜橙例4動作鷹酌図 第2図 第3図 ′jp14図
FIG. 1 is a block diagram showing a preferred embodiment of the present invention, FIG.
FIG. 3 is a waveform diagram showing the operation timing of the same embodiment, FIG. 3 is an explanatory diagram showing an example of data stored in the ROM, and FIG. 4 is a circuit diagram showing a conventional example. A...Amplifying circuit whose gain changes by controlling the current flowing through the constituent elements, A1...A circuit or element in which the current flowing through the constituent elements can be controlled by an externally applied voltage, A3...Storage device (RO(A4, A5)
. . . Data reading means, A2 . . . Means for converting digital data into analog voltage. V), Yio example 4 action hawk figure Figure 2 Figure 3 'jp Figure 14

Claims (1)

【特許請求の範囲】[Claims] 構成素子に流す電流を制御することにより利得が変わる
増幅回路と、上記構成素子に流す電流を外部から印加す
る電圧により制御しうる回路又は素子と、所望のSTC
曲線データを収納した記憶装置と、この記憶装置に収納
されたディジタル・データを順次読み出す手段と、この
読み出されたデータをアナログ電圧に変換して上記電流
制御回路又は素子の制御入力電圧とする手段とを具えた
STC増幅器。
An amplifier circuit whose gain changes by controlling the current flowing through the constituent elements, a circuit or element whose current flowing through the constituent elements can be controlled by an externally applied voltage, and a desired STC.
A storage device that stores curve data, a means for sequentially reading out the digital data stored in this storage device, and converting the read data into an analog voltage as a control input voltage for the current control circuit or element. an STC amplifier comprising means.
JP14092085A 1985-06-27 1985-06-27 Stc amplifier Pending JPS621306A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14092085A JPS621306A (en) 1985-06-27 1985-06-27 Stc amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14092085A JPS621306A (en) 1985-06-27 1985-06-27 Stc amplifier

Publications (1)

Publication Number Publication Date
JPS621306A true JPS621306A (en) 1987-01-07

Family

ID=15279889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14092085A Pending JPS621306A (en) 1985-06-27 1985-06-27 Stc amplifier

Country Status (1)

Country Link
JP (1) JPS621306A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259782A (en) * 1992-03-13 1993-10-08 Sharp Corp Gain decision circuit for amplifier
JP2010517439A (en) * 2007-01-24 2010-05-20 イマコー・エルエルシー Simplified control for implementing depth-based gain control in ultrasonic equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259782A (en) * 1992-03-13 1993-10-08 Sharp Corp Gain decision circuit for amplifier
JP2010517439A (en) * 2007-01-24 2010-05-20 イマコー・エルエルシー Simplified control for implementing depth-based gain control in ultrasonic equipment

Similar Documents

Publication Publication Date Title
JP3981539B2 (en) Semiconductor integrated circuit device
JPH0531382B2 (en)
US6181269B1 (en) Method for controlling an analog/digital converter
US6559627B2 (en) Voltage regulator for low-consumption circuits
US6473338B2 (en) Analog voltage supply circuit for a non-volatile memory
JPS5917954B2 (en) image recording device
JP2002204132A (en) Precision differential switched current source
KR910014948A (en) Semiconductor memory and data processing devices
US6385110B1 (en) Multilevel non-volatile semiconductor memory device
JPS621306A (en) Stc amplifier
JPH1153891A (en) Semiconductor memory
JP3038716B2 (en) Offset voltage adjustment circuit in differential amplifier
JP3319717B2 (en) Voltage comparison circuit
US6956787B2 (en) Method and device for timing random reading of a memory device
US6972984B2 (en) Ferroelectric memory device
JPH011472A (en) boost circuit
US4554464A (en) Propagation delay generator
JP3600817B2 (en) Voltage comparison circuit
JP3061956B2 (en) Peak voltage holding circuit
JP3316516B2 (en) Multi-level output circuit
US3487315A (en) Current pulse circuit
JP2723714B2 (en) Semiconductor memory
JPS6340046B2 (en)
JPH0685525U (en) Oscillator circuit
KR900007929B1 (en) Voltage ramp speed control circuitry