JPS5825435Y2

JPS5825435Y2 - エンベロ−プ形成回路

Info

Publication number: JPS5825435Y2
Application number: JP1977178395U
Authority: JP
Inventors: 啓至赤松
Original assignee: ロ−ランド株式会社
Priority date: 1977-12-30
Filing date: 1977-12-30
Publication date: 1983-05-31
Also published as: JPS54118134U

Description

【考案の詳細な説明】この考案は電子楽器における楽音信号のエンベロープ形
成回路の改良に関する。

従前に釦けるこの種のエンベロープ形成回路は楽音信号
の立上り時間（以下アタックタイムという。

）、鍵盤を押下している期間中において安定に維持され
る楽音信号の振幅（以下サスティンレベルという。

）、アタックタイム経過後、該サスティンレベルに達す
るまでの時間（地下ディケイタイムという。

）及び鍵盤を復帰せしめてから楽音信号が消滅するまで
の時間（以下レリーズタイムという。

）の４要素を制御するごとくに構成されており、各要素
はコンデンサと抵抗器から成る充放電回路の充放電時間
によって決定される。

しかし、一般に、一つの電子楽器には、該楽器が発音で
きる各々の楽音に対応する多数のエンベロープ形成回路
が使用されるので、従前のエンベロープ形成回路に釦い
て前記４要素を制御する際には、各々のエンベロープ形
成回路に訃いて充放電回路を構成する各々の抵抗器の抵
抗値若しくは各々のコンデンサの静電容量を同時的に変
化せしめる必要があった。

したがって、複数のエンベロープ形成回路を同時に制御
すべく、例えば連動形可変抵抗器等の複数連動素子を用
いなければならないために構成が複雑になり、しかも、
操作が困難になるという欠点があった。

この考案の目的は、上記従来技術に基づくエンベロープ
形成回路の最大発音数（同時的に発音可能な音の数）の
増大に伴う複雑化等の問題点に鑑み、コンデンサの充放
電路をスイッチング素子でもってオンオフすることによ
り、前記欠点を除去し、回路の簡単化と調整操作の容易
化が図れる優れたエンベロープ形成回路を提供せんとす
るものである。

上記目的に沿うこの考案の構成は、アタックタイム、デ
ィケイタイム、レリーズタイムの各々に対応する第一、
第二、第三〇定幅パルス列を出力する可変周波数定幅パ
ルス発振器を設け、更に、コンデンサから電源に至る充
電路、コンデンサからサスティンレベル設定用電源に至
る第一の放電路、コンデンサから電源帰路に至る第二の
放電路の各々に第一、第二、第三のスイッチング素子を
挿入し、アタックタイムの制御に際しては、第一の定幅
パルス列でもって、第一のスイッチング素子をオンオフ
し、ディケイタイムの制御に際しては、第二の定幅パル
スでもって第二のスイッチング素子をオンオフし、レリ
ーズタイムの制御に際しては、第三の定幅パルス列でも
って第三のスイッチング素子をオンオフし、サスティン
レベルの制御に際しては、サスティンレベル設定用電源
の出力電圧を変化させることにより、最大発音数の楽音
にズ」応して設けられた多数のエンベロー１回路におけ
るアタックタイム、ディケイタイム、レリーズタイム、
サスティンレベルの各々を唯−組の可変周波数定幅パル
ス発振器から供給きれる第、第二、第三の定幅パルス列
と、唯一のサスティンレベル設定用電源から供給される
電圧とに基づいて集中制御できることを特徴とするもの
である。

第１図はこの考案の一実施例であるエンベロープ形成回
路の構成を示す。

同図において、１はキー信号が印加される入力端子であ
る。

該端子は微分用コンデンサ２の一端に接続され、該コン
デンサの他端は微分用抵抗器３を介して接地されるとと
もに７リツプフロツフ”ＦＦのセット入力端子Ｓに接続
される。

該フリップフロツノの正相出力端子Ｑはナントゲート４
０入力端子に接続される。

該ナントゲートの他の入力端子にはアタックタイム制御
用電圧制御可変周波数定幅パルス発振器５が接続され、
かつ、該発振器にはアタックタイム設定用可変電圧源６
が接続される。

更に、ナントゲート４の出力端子は抵抗器８を通じてト
ランジスタＩのベースに接続される。

該トランジスタのエミッタは電源Ｅに、またコレクタは
抵抗器９を通じてエンベロープ形成用コンデンサ１０の
一端に接続される。

該コンデンサの一端はボルテージフォロアを構成する演
算増幅器１１の正極性端子にも接続され、更に、その他
端は接地等の電源帰路に接続される。

該演算増幅器の出力端子は抵抗器１２を通じて該フリッ
プフロップのリセット入力端子Ｒに接続され、かつ、該
端子Ｒはアタックレベル設定用抵抗器１３に接続される
。

一方、該フリップフロップの補相出力端子Ｑはナントゲ
ート１４０入力端子に接続される。

該ナントゲートの他の入力端子にはディケイタイム制御
用電圧制御可変周波数定幅パルス発振器１５が接続され
、かつ、該発振器にはディケイタイム設定用可変電圧源
１６が接続される。

更に、ナントゲート１４の出力端子は順方向に結線され
たダイオード１７及び逆方向に結線されたダイオード１
７及び逆方向に結線されたダイオード１８を介してエン
ベロープ形成用コンデンサ１０の一端に接続される。

該ダイオード１７及び１８の接合点は抵抗器１９を通じ
てボルテージフォロアを構成する洩算増幅器２０の出力
端子に接続され、かつ該演増幅器の正極性入力端子はサ
スナインレベル設定用可変電圧源２１に接続される。

また、エンベロープ形成用コンデンサ１０の一端は抵抗
器２２を通じてトランジスタ２３のコレクタに接続され
る。

該トランジスタの工□ツタは接地に、また、ベースは抵
抗器２４を通じてアンドゲート２５の出力端子に接続さ
れる。

該アンドゲートの入力端子は入力端子１に接続されたイ
ンバータ２６の出力端子に接続される。

更に、該アンドゲートの他の入力端子はレリーズタイム
制御用電圧制御可変周波数定幅パルス発振器２７の出力
端子に接続され、かつ、該発振器にはレリーズタイム設
定用可変電圧源２８が接続される。

２９はトリガ用コンデンサであってインバータ２６の出
力端子とフリップフロップＦＦのリセット端子Ｒ間に接
続される。

３０は楽音信号の伝送路３１に挿入されたエンベロープ
形成用振幅変調回路であって、その変調信号端子３２は
演算増幅器１１の出力端子に接続される。

な釦、第１図に示す構成は、一つの電子楽器中に含まれ
る多数の鍵に関するエンベロープ形成回路のうち、一つ
の鍵に関する部分を抽出して、共通的構成要素であるア
タックタイム設定用可変電圧源６、アタックタイム制御
用電圧制御可変周波数定幅パルス発振器５、ディケイタ
イム設定用可変電圧源１６、ディケイタイム制御用電圧
制御可変周波数定幅パルス発振器１５、レリーズタイム
設定用可変電圧源２８、レリーズタイム制御用電圧制御
可変周波数定幅パルス発振器２７と共に一体的に表わし
たものであり、耐して、該発振器５゜１５．２７の出力
端子は、図示しない他の鍵に関する同様のエンベロープ
形成回路のうちの合鍵に固有の部分に接続されるもので
ある。

更に、上記構成中、アタックタイム制御用電圧制御可変
周波数定幅パルス発振器５、ディケイタイム制御用電圧
制御可変周波数定幅パルス発振器１５、レリーズタイム
制御用電圧制御可変周波数定幅パルス発振器２７は、そ
れぞれ、通常的な電圧制御可変周波数発振器ｖＣＯとそ
れに後続する単安定マルチバイブレータから成るもので
ある。

かかる構成にむいて、いま、入力端子１に第２図Ａに示
すととくのキー信号を印カロすると、該信号の前縁がコ
ンデンサ２、抵抗３より成る微分回路を通過してフリッ
プフロップＦＦに対するトリガパルスが得られる。

該フリップフロップはセット入力端子Ｓに該トリガパル
スを受けて論理「１」の状態となるためにその正相出力
端子Ｑが論理「１」となってナントゲート４に対して論
理「０」を出力する機会を与える。

該ナントゲートは第２図Ｂに示すととくのアタックタイ
ム設定用可変電圧源６によって設定される特定の電圧に
対応する特定の周波数を有する定幅パルス列をアタック
タイム制御用電圧制御可変周波数定幅パルス発振器５か
ら受けて、該出力パルス列の反転波形でもってトランジ
スタ７をオン、オフせしめる。

いま、第２図Ｂに釦いてａに示すごとく該パルス発振器
５の出力が論理「１」のとき該ゲート４の出力は論理「
Ｏ」となり、トランジスタ７のエミッタから抵抗器８を
通じてベース電流が流れるために、該トランジスタは導
通状態となり、エンベロープ形成用コンデンサ１０は抵
抗器９を通じて充電される。

このとき、該コンデンサの端子電圧は第２図Ｃに釦いて
ｂの示すごとく、指数曲線に沿って上昇する。

一方、同図Ｂに釦いてＣに示すごとく該パルス発振器５
の出力が論理「０」のとき該ゲート４の出力は論理「ｌ
」となり、トランジスタ７が遮断状態になるために該コ
ンデンサに列する充電は行われない。

かかる状態に釦いては、入力端子１に印カロされている
キー信号が論理「１」であるためにインバータ２６の出
力は論理「０」、アンドゲート２５の出力は論理「０」
となり、トランジスタ２３は遮断状態となる。

しかも、このとき、フリップフロップＦＦの補相出力端
子Ｑが論理「０」、ナントゲート１４の出力が論理「１
」に保持されるためにダイオード１７が導通状態となり
結局ダイオード１８は遮断状態となる。

更に、ボルテージフォロアを構成する演算増幅器１１０
入力インピーダンスは極めて大きい。

したがって該コンデンサ１０に対する放電路は存在しな
いからトランジスタ７が遮断状態におかれる期間中、該
コンデンサの端子電圧は第２図Ｃにおいてｄに示すごと
く一定値に保持される。

かくして、該コンデンサの端子電圧の上昇勾配は該コン
デンサに対する充電量を変化せしめることによって制御
される。

即ち、アタックタイム設定用可変電圧源６の設定電圧を
変化せしめると、アタックタイム制御用電圧制御可変周
波数定幅パルス発振器５が出力する単位時間におけるパ
ルス数が変化するために、結果的に単位時間に釦ける充
電量が変化し、該コンデンサの端子電圧の上昇勾配が制
御される。

したがって、第２図Ｂに示すととくの定幅パルス列に対
しては同図Ｃに卦いてＴ１に示すととくのアタックタイ
ムが得られる。

一方、同図Ｆに示すととくの定幅パルス列に対しては同
図ＧにかいてＴ／１に示すととくのアタックタイムが得
られる。

さて、該コンデンサの端子電圧、即ち、演算増幅器１１
の出力が第２図Ｃ及びＧに釦いてｖＡに示すごとく、ア
タックレベル設定用抵抗器１３によって設定される特定
の電圧にまで上昇するとフリップフロップＦＦが反転し
、補相出力端子に接続されたナントゲート１４に対して
論理「Ｏ」を出力する機会が与えられる。

そこで、ディケイタイム制御用電圧制御可変周波数定幅
パルス発振器１５から第２図りに示すととくの出力パル
ス列が該ナントゲートに印加されると、同図ｅに示すご
とく該パルス列が論理「■」である期間中、該ナントゲ
ートの出力は論理「０」となり、ダイオード１７が遮断
状態となるためにエンベロープ形成用コンデンサ１１０
に対してダイオード１８及び抵抗器１９を通じて演算増
幅器２０に至る第一の放電路が形成される。

したがって第２図Ｃにち−いてｇに示すごとく、該コン
デンサの端子電圧は指数曲線に沿って下降する。

一方、同図りにおいてｆに示すごとく該パルス列が論理
「Ｏ」の期間では、ナントゲート１４の出力は論理「１
」ダイオード１７が導通状態、そして、ダイオード１８
が遮断状態となり、しかも、トランジスタＩ及び２３も
遮断状態となるために該コンデンサに対する放電路は存
在しなくなる。

したがって、第２図Ｃにおいてｈに示すごとく該コンデ
ンサの端子電圧は一定値に保持される。

かくして、該コンデンサの端子電圧の下降勾配はアタッ
クタイムの制御に釦いて該端子電圧の上昇勾配が制御さ
れる作用効果と同様の作用効果でもって制御される。

しかも、演算増幅器２０の出力はサスティンレベル設定
用可変電圧源２１によって設定されるサスティンレベル
Ｖ８に保持されるために、該コンデンサの端子電圧が該
サスティンレベルに到達したとき放電は終止する。

したがって、第２図りに示すととくの定幅パルス列に対
しては同図ＣにむいてＴ２に示すごとくのディケイタイ
ムが得られる。

一方、同図Ｈに示すととくの定幅パルス列に対しては同
図Ｇに釦いてＴ′２に示すごとくのディケイタイムが得
られる。

次に、鍵盤が復帰すると、入力端子１に印加されている
キー信号が論理「０」、インバータ２６の出力が論理「
ｌ」となるためげアンドゲート２５に対して論理「１」
を出力する機会が与えられる。

そこで、レリーズタイム制御用電圧制御可変周波数定幅
パルス発振器２７から第２図Ｅに示すととくの出力パル
ス列が該アンドゲートに印加されると、同図ｉに示すご
とく該パルス列が論理「１」である期間中、該アンドゲ
ートの出力は論理「１」となり、トランジスタ２３が導
通状態となるために、エンベロープ形成用コンデンサ１
０に対して抵抗器２２及びトランジスタ２３を通じて接
地に至る第二の放電路が形成される。

したがって第２図Ｃに釦いてｋに示すごとく該コンデン
サの端子電圧は指数曲線に沿って降下する。

一方、同図ｊに示すごとく該パルス列が論理「Ｏ」の期
間ではアントゲ−１２５の出力は論理「０」、トランジ
スタ２３は遮断状態となり、しかもこのときダイオード
１８及びトランジスタ７は遮断状態であるために第２図
Ｃに釦いて１に示すごとくエンベロープ形成用コンデン
サ１０の端子電圧は一安値に保持される。

かくして、該コンデンサの端子電圧の下降勾配はディケ
イタイムの制御と同様の作用効果でもって制御される。

したがって第２図Ｅに示すととくの定幅パルス列に対し
ては同図Ｃに釦いてＴ３に示すととくのレリーズタイム
が得られ、一方、同図工に示すととくの定幅パルス列に
対しては同図Ｇに釦いてＴ’３に示すととくのレリーズ
タイムが得られる。

更に、アタックタイム経過前に鍵盤が復帰する場合には
、先ず、キー信号が論理「０」に反転しインバータ２６
の出力が論理「１」に反転する。

該インバータの出力の立上り波形がトリガ用コンデンサ
２９を通じてフリップフロップＦＦのリセット端子Ｒに
印カロされるために該フリップフロップは反転して論理
「０」の状態となる。

したがって、トランジスタ７は遮断状態となりエンベロ
ープ形成用コンデンサ１０に削する充電作用は停止する
。

一方、このとき、インバータ２６の出力が論理「１」で
あるためにアンドゲート２５は論理ｒｌＪを出力する機
会を得て抵抗器２２及びトランジスタ２３から成る第二
の放電路が形成されることはアタックタイ不経過後に鍵
盤を復帰する場合と同様である。

しかして、かかる状態ではエンベロープ形成用コンデン
サ１０の端子電圧がサスナインレベルに至るまでは、該
第二の放電路を通じての放電とダイオード１８及び抵抗
器１９から成る第一の放電路を通じての放電が同時に行
われる。

一方、該エンベロープ形成用コンデンサの端子電圧がサ
スティンレベルから零電位に至るまでは該第二の放電路
を通じての放電のみが行われてレリースタイムが決定さ
れる。

いま、楽音信号を該楽音信号の伝送路３１に挿入された
エンベロープ形成用振幅変調回路３０に印加すると、該
変調回路の変調信号端子３２には第２図Ｃ及びＧに示す
ととくのエンベロープ形成用コンデンサ１０の端子電圧
に略々等しい電圧が供給されるためにアタックタイム、
ディケイタイム、サスティンレベル、及びレリーズタイ
ムを有する楽音信号を合成することができる。

上記の実施例に釦いては第一の放電路に挿入されるスイ
ッチング素子としてダイオード１７及び１８を用いてい
るが、トランジスタ若しくはＦＥＴ等で構成されるアナ
ログスイッチを使用することもできる。

同様に、第二の放電路に挿入されるスイッチング素子と
してトランジスタ２３を用いているが、ダイオードスイ
ッチ等を使用することもできる。

また、充電路に挿入されたトランジスタＩは他のスイッ
チング素子、例えば、ダイオードであってもよい。

更に、フリップフロップＦＦを２以上の状態を記憶でき
る他の記憶素子に置換えることができる。

例えばマイクロコムビューター内部のレジスタ類も使用
できる。

以上のごとく、この考案は充放電路に挿入されたスイッ
チング素子を可変周波数定幅パルス発振器でもって駆動
してオンオフするごとくに構成されているので、唯−組
の可変周波数定幅パルス発振器と、唯一のサスティンレ
ベル設定用電源を備えることにより、最大発音数の楽音
に対応して設けられた多数のエンベロープ形成回路に釦
けるアタックタイム、ディケイタイム、レリーズタイム
、サスティンレベルの制御を集中的に行うことができる
。

したがって、この考案によれば、従前のごとく、多数の
エンベロープ形成回路中の充放電回路を構成する回路素
子に連動素子等を用いて同時的に操作する必要がなくな
るので、回路構成が簡単になるばかりか、調整操作が極
めて容易になるという優れた効果がある。

加うるに、アタックタイム、ディケイタイム、レリーズ
タイムの設定変更に際しては、アタックタイム制御用電
圧制御可変周波数定幅パルス発振器５、ディケイタイム
制御用電圧制御可変周波数定幅パルス発振器１５、レリ
ーズタイム制御用電圧制御可変周波数定幅パルス発振器
２７の各々が出力する第一、第二、第三の定幅パルス列
の周波数を変化せしめることにより、即ち、パルス幅を
一定値に保ったまま、パルス列の周波数のみを変化せし
めることにより、結果的に該パルス列の衝撃比を変化せ
しめるととくの構成としたので、該衝撃比の広汎な可変
範囲を、該パルス列の周波数の大幅な変化として容易に
実現することができ、而して、アタックタイム、ディケ
イタイム、レリーズタイムの広範囲の可変設定かり能に
なるという効果もある。

特に、上記効果は、該衝撃比を小にして、犬なるアタッ
クタイム、ディケイタイム、レリーズタイムを得る際に
顕著である。

即ち、例えば、特公昭４８−１５８６１号公報、特公昭
４８−１５８６２号公報に開示されている従前技術のご
とく、パルス列の周波数（周期）を一定値に保ったまま
、パルス幅のみを変化せしめる構成とは相違して、小な
る衝撃比を得る際に、極端に小なる杓レス幅のノリレス
列を生成する必要７５近いって、小なる衝撃比にて犬な
るアタックタイム、ディケイタイム、レリーズタイムを
得る際にも、安定な動作と正確な時間設定が可能となる
ものである。

その上、上記可変周波数定幅パルス発振器５゜１５．２
７は、通常的な電圧制御可変周波数発振器ｖＣＯと通常
的な単安定マルチバイブレークの結合のみから成る極め
て簡単な回路構成により実現できるという実益もある。

そして、通常的な電圧制御可変周波数発振器ｖＣＯでは
、アタックタイム設定用可変電圧源６デイケイタイム設
定用可変電圧源１６、レリーズタイム設定用可変電圧源
２８からの出力電圧である制御電圧に幻して、対数関数
に従って変化する周波数の信号を生成することが容易で
あるので、周波数の極めて広範囲の変化が可能であり、
而して、前記アタックタイム等の広範囲の設定が可能で
あるというこの考案の効果を一層促進するという利点も
ある。

【図面の簡単な説明】

第１図はこの考案の一実施例であるエンベロープ形成回
路の構成を示す。同図に釦いて、１・・・入力端子、ＦＦ・・・フリラフ
フロップ、４．１４・・・ナントゲート、５・・・アタ
ックタイム制御用電圧制御可変周波数定幅パルス発振器
、６・・・アタックタイム設定用可変電圧源、７・・・
トランジスタ、８，９，１２，１３，１９，２２゜２４
・・・抵抗器、１０・・・エンベロープ形成用コンデン
サ、ＩＬ２０・・・演算増幅器、１５・・・ディケイタ
イム制御用電圧制御可変周波数定幅パルス発振器、１６
・・・ディケイタイム設定用可変電圧源、２１・・・サ
スティンレベル設定用可変電圧源、２５・・・アンドゲ
ート、２６・・・インバータ、２７・・・レリーズタイ
ム制御用電圧制御可変周波数定幅パルス発振器、２８・
・・レリーズタイム設定用可変電圧源、３０・・・振幅
変調回路、３１・・・伝送路第２図は第１図に示す構成
に釦ける主要部の波形を示す。同図において、Ａ・・・キー信号、Ｂ、Ｆ・・・定幅パ
ルス発振器５の出力パルス列、Ｃ２Ｇ・・・エンベロー
プ形成用コンテンサ１０の端子電圧、Ｄ、Ｈ・・・定幅
パルス発振器１５の出力パルス列、Ｅ、Ｉ・・・定幅パ
ルス発振器２７の出力パルス列。

Claims

【実用新案登録請求の範囲】

可変的に設定された第一の周波数と固定的に設定された
第一の一定パルス幅とを有する第一の定幅パルス列を出
力するアタックタイム制御用可変周波数定幅パルス発振
器５と、可変的に設定された第二の周波数と固定的に設
定された第二の一定パルス幅とを有する第二の定幅パル
ス列を出力するディケイタイム制御用用変周波数定幅パ
ルス発振器１５と、可変的に設定された第三の周波数と
固定的に設定された第三の一定パルス幅とを有する第三
の定幅パルス列を出力するレリーズタイム制御用可変周
波数定幅パルス発振器２７と、一端が電源帰路に接続さ
れたエンベロープ形成用コンデンサ１０と、該コンデン
サ１０の他端から、電源Ｅに至る充電路に挿入され、前
記第一〇定幅パルス列に応答してオンオフする第一のス
イッチング手段７と、該コンデンサ１０の他端から、電
源Ｅよりも低電位のサスナインレベル設定用電源２１に
至る第一の放電路に挿入され、前記第二の定幅パルス列
に応答してオンオフする第二のスイッチング手段１７．
１８と、該コンデンサ１０の他端から、電源帰路に至る
第二の放電路に挿入され、前記第三の定幅パルス列に応
答してオンオフする第三のスイッチング手段２３と、前
記第一、第二、第三の定幅パルス列の各々を上記第一、
第二、第三のスイッチング手段７、１７、１８．２
３の各々に対して順次に供給する制御手段とから成り、
上記制御手段は、キー信号の供給を受けて反転されたキ
ー信号を出力するインバータ２６と、キー信号の印加に
よりセットされ、該反転されたキー信号の印加及びエン
ベロープ形成用コンデンサ１０の端子電圧のアタックレ
ベルの到達により、リセットされるフリップフロラフ”
ＦＦと、一つの入力端子が該フリップフロラ１ＦＦの正
相出力端子に接続され、他の一つの入力端子がアタック
タイム制御用可変周波数定幅パルス発振器５の出力端子
に接続され、その出力端子が第一のスイッチング手段Ｉ
の制御端子に接続された第一のナントゲート４と、一つ
の入力端子が該フリップフロラ１ＦＦの補相出力端子に
接続され、他の一つの入力端子がディケイタイム制御用
可変周波数定幅パルス発振器１５の出力端子に接続され
、その出力端子が第二のスイッチング手段１７，１８の
制御端子に接続された第二のナントゲート１４と、つの
入力端子がインバータ２６の出力端子に接続され、他の
一つの入力端子がレリーズタイム制御用可変周波数定幅
パルス発振器２７の出力端子に接続され、その出力端子
が第三のスイッチング手段２３０制御端子に接続された
アンゲート２５とを含むことを特徴とするエンベローブ
形成回路。