JPS6040036B2 - 自動演奏装置 - Google Patents
自動演奏装置Info
- Publication number
- JPS6040036B2 JPS6040036B2 JP51076586A JP7658676A JPS6040036B2 JP S6040036 B2 JPS6040036 B2 JP S6040036B2 JP 51076586 A JP51076586 A JP 51076586A JP 7658676 A JP7658676 A JP 7658676A JP S6040036 B2 JPS6040036 B2 JP S6040036B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- setting
- output
- tone
- scale
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
本発明の自動演奏装置に関する。
従来この種の装置においては、楽音の最小単位(例えば
」)の時間幅を有するパルスを連続して発生させ、その
適宜の順位のパルスで所望の音階音のゲートを開ら〈こ
とによってリズム或はメロディを得ている。
」)の時間幅を有するパルスを連続して発生させ、その
適宜の順位のパルスで所望の音階音のゲートを開ら〈こ
とによってリズム或はメロディを得ている。
この場合、第1図A,Bに示す楽譜を設定用ボードに設
定すると第2図に示すようになる。即ち、「d(G)〆
」、「J.(G)」は何れも「」(G)子)」のパター
ンで設定し、また「」(E)子」、「ゴ(E)」何れも
「」)」のパターンで設定することなり、第1図A,B
の楽符は全く同じパターンの音楽になってしまう不都合
があった。本発明はかかる不都合のない自動演奏装置を
提供することを目的とするもので、第1発明は音階音を
設定する複数の音設定部を有する音階音設定回路と、各
音階音及び休止の歴時を設定する複数の歴時設定部を有
する歴時設定回路とを有し、歴時設定回路の各音及び休
止の歴時を表わす順次の出力信号で音階音設定回路の音
設定部を順次走査して音源をスピーカーに接続する回路
に介入した複数のゲート回路を選択開路するようにした
ことを特徴とする。第2発明は第1発明において、前記
歴時設定回路は、タイミングパルス発生器と、その複数
の出力端子に接続したマトリックス回路と、クロックパ
ルス発生器と、その出力パルスを計数する計数カウンタ
ーと、その複数の出力端子と前記マトリックス回路の複
数の出力端子とを接続した一致回路とから成り、該一致
回路の出力端子を前記タイミングパルス発生器の入力端
子に接続し、前記音階音設定回路はタイミングパルス発
生器の複数の出力端子に蓮らなるマトリックス回路から
なり、その複数の出力端子は夫々前記ゲート回路の制御
極に接続し、更に歴時設定回路のタイミングパルス発生
器の順次の出力信号と、各出力信号毎の初期に発生する
パルスと前記音階音設定回路の出力信号とで選択作動が
与られるの複数の音量可変抵抗器を備えた音量設定回路
と、前記歴時設定回路のマトリックス回路の出力で選択
される複数のコンデンサを有するェンベロープ設定回路
を備え、前記音量設定回路の出力信号で前記選択された
コンデンサを充電せしめ、その出力信号の消失に伴なう
記コンデンサの放電により得られる信号で前記各ゲート
回路の出力端子を共通にスピーカーに接続する楽音信号
の通過回路に介入したェンベロープ回路を制御するよう
にしたことを特徴とする。
定すると第2図に示すようになる。即ち、「d(G)〆
」、「J.(G)」は何れも「」(G)子)」のパター
ンで設定し、また「」(E)子」、「ゴ(E)」何れも
「」)」のパターンで設定することなり、第1図A,B
の楽符は全く同じパターンの音楽になってしまう不都合
があった。本発明はかかる不都合のない自動演奏装置を
提供することを目的とするもので、第1発明は音階音を
設定する複数の音設定部を有する音階音設定回路と、各
音階音及び休止の歴時を設定する複数の歴時設定部を有
する歴時設定回路とを有し、歴時設定回路の各音及び休
止の歴時を表わす順次の出力信号で音階音設定回路の音
設定部を順次走査して音源をスピーカーに接続する回路
に介入した複数のゲート回路を選択開路するようにした
ことを特徴とする。第2発明は第1発明において、前記
歴時設定回路は、タイミングパルス発生器と、その複数
の出力端子に接続したマトリックス回路と、クロックパ
ルス発生器と、その出力パルスを計数する計数カウンタ
ーと、その複数の出力端子と前記マトリックス回路の複
数の出力端子とを接続した一致回路とから成り、該一致
回路の出力端子を前記タイミングパルス発生器の入力端
子に接続し、前記音階音設定回路はタイミングパルス発
生器の複数の出力端子に蓮らなるマトリックス回路から
なり、その複数の出力端子は夫々前記ゲート回路の制御
極に接続し、更に歴時設定回路のタイミングパルス発生
器の順次の出力信号と、各出力信号毎の初期に発生する
パルスと前記音階音設定回路の出力信号とで選択作動が
与られるの複数の音量可変抵抗器を備えた音量設定回路
と、前記歴時設定回路のマトリックス回路の出力で選択
される複数のコンデンサを有するェンベロープ設定回路
を備え、前記音量設定回路の出力信号で前記選択された
コンデンサを充電せしめ、その出力信号の消失に伴なう
記コンデンサの放電により得られる信号で前記各ゲート
回路の出力端子を共通にスピーカーに接続する楽音信号
の通過回路に介入したェンベロープ回路を制御するよう
にしたことを特徴とする。
次に本発明の実施例を別紙図面について説暁する。
第3図において、1は音階音及び休止の歴時を設定する
歴時設定回路、2は音階音を各設定する音階音設定回路
、3は各音階音の音量を設定する音量設定回路、4は音
階音のェンベロープを設定するェンベロープ設定回路、
5はェンベロープ設定回路の出力で制御されるェンベロ
ープ回路、6は複数の音源信号発振器を備えた音源を示
し、その複数の出力端子は前記音階音設定回路2の出力
信号で各制御されるゲート回路7−1,7−2,7一3
・・・・・・を介して共通に接続して前記ェンベロープ
回路5及び増幅器8を介してスピーカー9に接続した。
歴時設定回路、2は音階音を各設定する音階音設定回路
、3は各音階音の音量を設定する音量設定回路、4は音
階音のェンベロープを設定するェンベロープ設定回路、
5はェンベロープ設定回路の出力で制御されるェンベロ
ープ回路、6は複数の音源信号発振器を備えた音源を示
し、その複数の出力端子は前記音階音設定回路2の出力
信号で各制御されるゲート回路7−1,7−2,7一3
・・・・・・を介して共通に接続して前記ェンベロープ
回路5及び増幅器8を介してスピーカー9に接続した。
前記歴時設定回路1はクロックパルス発生器11と、そ
の出力端子をANDゲート12を介して接続した計数カ
ウンター13と、タイミングパルス発生器14と、その
複数の出力端子14−1,14−2・・・…14一nに
接続したマトリックス回路16と前記計数カウンター1
3の複数の出力端子と前記マトリックス回路16の複数
の出力端子16−1,16−2・・・・・・を接続した
一致回路17とからなり、該一致回路17の出力端子は
単安定マルチバイブレーター18を介して前記タイミン
グパルス発生器14の入力端子とOR回路19を介して
計数カウンター13のリセット端子とに接続した。20
は始動パルス発生回路を示し、その出力端子はインバー
ター21を介して前記ANDゲート12の他方の入力端
子と、計数カウンター13のリセット端子に蓮らなるO
R回路19と、タイミングパルス発生器14のリセット
端子に蓮らなるOR回路22に接続した。
の出力端子をANDゲート12を介して接続した計数カ
ウンター13と、タイミングパルス発生器14と、その
複数の出力端子14−1,14−2・・・…14一nに
接続したマトリックス回路16と前記計数カウンター1
3の複数の出力端子と前記マトリックス回路16の複数
の出力端子16−1,16−2・・・・・・を接続した
一致回路17とからなり、該一致回路17の出力端子は
単安定マルチバイブレーター18を介して前記タイミン
グパルス発生器14の入力端子とOR回路19を介して
計数カウンター13のリセット端子とに接続した。20
は始動パルス発生回路を示し、その出力端子はインバー
ター21を介して前記ANDゲート12の他方の入力端
子と、計数カウンター13のリセット端子に蓮らなるO
R回路19と、タイミングパルス発生器14のリセット
端子に蓮らなるOR回路22に接続した。
前記タイミングパルス発生器14は計数カウンター14
aとその出力を順次のパルスに変換するデコーダー14
bとからなる。
aとその出力を順次のパルスに変換するデコーダー14
bとからなる。
前記マトリックス回路16は前記タイミングパルス発生
器14の出力端子14−1,14−2・・・・・・14
−nに蓮らなる入力導線と出力端子16−1・・…・1
6一4に夫々インバーター23を介して蓮らなる出力導
線とこれら入出力導線の交叉部分に設けた複数個のオー
プンコレク夕型のNAND回路24とからなり、これら
NAND回路24の一方の入力端子を接地する回路に歴
時設定スイッチ25を介入させた。入力導線が各達らな
る歴時設定スイッチ25,25・・・・・・を一組とし
て以下歴時設定部25一1,25−2・・・・・・25
−nと称する。前記音階音設定回路2は前記タイミング
パルス発生器14の出力端子14−1,14−2・・…
・14一nに蓮らなる入力導線と出力端子2ーー,2−
2,2−3・・・…に夫々インバーター27を介して蓮
らなる出力導線とこれら入出力導線の交叉部分に設けた
複数個のオープンコレクタ型のNAND回路28とから
なり、これらNAND回路28の一方の入力端子を接地
する回路に音階費設定スイッチ29を設けた。以下各入
力導線に蓬らなる音階音設定スイッチ29を1組として
音設定部29−1,29−2・・・…29−nを称する
。これら歴時設定スイッチ25及び音階音設定スイッチ
29の操作片はボード上に突出して設けられ、その押圧
によって開路されるように構成されている。
器14の出力端子14−1,14−2・・・・・・14
−nに蓮らなる入力導線と出力端子16−1・・…・1
6一4に夫々インバーター23を介して蓮らなる出力導
線とこれら入出力導線の交叉部分に設けた複数個のオー
プンコレク夕型のNAND回路24とからなり、これら
NAND回路24の一方の入力端子を接地する回路に歴
時設定スイッチ25を介入させた。入力導線が各達らな
る歴時設定スイッチ25,25・・・・・・を一組とし
て以下歴時設定部25一1,25−2・・・・・・25
−nと称する。前記音階音設定回路2は前記タイミング
パルス発生器14の出力端子14−1,14−2・・…
・14一nに蓮らなる入力導線と出力端子2ーー,2−
2,2−3・・・…に夫々インバーター27を介して蓮
らなる出力導線とこれら入出力導線の交叉部分に設けた
複数個のオープンコレクタ型のNAND回路28とから
なり、これらNAND回路28の一方の入力端子を接地
する回路に音階費設定スイッチ29を設けた。以下各入
力導線に蓬らなる音階音設定スイッチ29を1組として
音設定部29−1,29−2・・・…29−nを称する
。これら歴時設定スイッチ25及び音階音設定スイッチ
29の操作片はボード上に突出して設けられ、その押圧
によって開路されるように構成されている。
第4図は上記ボートに第1図Aの楽譜を設定した場合を
模式的に示したもので、各歴時設定部25−1・・・・
・・25一n及び音設定部29−1・・・・・・29一
nの音階音と休止の歴時及び音階音に対応するスイッチ
25,29を押圧関路した。
模式的に示したもので、各歴時設定部25−1・・・・
・・25一n及び音設定部29−1・・・・・・29一
nの音階音と休止の歴時及び音階音に対応するスイッチ
25,29を押圧関路した。
黒丸は押圧した操作片を示す。かくして、今始動パルス
発生回路20の始動スイッチ20aを時間的に閉じると
、その出力「1」が夫々OR回路19,22を介して計
数カウンター13,14aのリセット端子に加えられ、
夫々をリセットする。
発生回路20の始動スイッチ20aを時間的に閉じると
、その出力「1」が夫々OR回路19,22を介して計
数カウンター13,14aのリセット端子に加えられ、
夫々をリセットする。
始動スイッチ20aが開路されるとインバーター21の
出力は「1」となってANDゲート12を開らく、かく
してクロツクパルス発生器11の出力パルスは計数カウ
ンター1 3に加わりこれが計数されて「0001」、
「0010」、「0011」のように順次出力されて8
パルスを計数すると「1000」が出力される。かくし
てマトリックス回路16の出力「1000」と一致して
一致回路17から一致信号が出力され、単安定マルチバ
イブレーター18を介して計数回路14aに第2のパル
スが加わり、第2出力端子14−2に「1」が出力され
ると共に計数カウンター13はリセットされる。このよ
うにして計数カウンター18が8個のパルスを計数する
間タイミングパルス発生器14の第1出力端子14ーー
は出力「1」を維持する。
出力は「1」となってANDゲート12を開らく、かく
してクロツクパルス発生器11の出力パルスは計数カウ
ンター1 3に加わりこれが計数されて「0001」、
「0010」、「0011」のように順次出力されて8
パルスを計数すると「1000」が出力される。かくし
てマトリックス回路16の出力「1000」と一致して
一致回路17から一致信号が出力され、単安定マルチバ
イブレーター18を介して計数回路14aに第2のパル
スが加わり、第2出力端子14−2に「1」が出力され
ると共に計数カウンター13はリセットされる。このよ
うにして計数カウンター18が8個のパルスを計数する
間タイミングパルス発生器14の第1出力端子14ーー
は出力「1」を維持する。
その間、音階音設定回路2のG音の出力端子2−4に「
1」の出力が維持されてG音のゲート回路7−4が関ら
かれてスピーカー9からG音が得られる。その歴時はd
である。次で、前記したように計数カウンター13が8
個のパルスを計数して一致回路17から「1」が出力さ
れるとタィングパルス発生器14の第2出力端子14一
2に「1」が出力され、マトリックス回路16の出力端
子16−1・・・・・・16−4の出力は「0100」
となる。
1」の出力が維持されてG音のゲート回路7−4が関ら
かれてスピーカー9からG音が得られる。その歴時はd
である。次で、前記したように計数カウンター13が8
個のパルスを計数して一致回路17から「1」が出力さ
れるとタィングパルス発生器14の第2出力端子14一
2に「1」が出力され、マトリックス回路16の出力端
子16−1・・・・・・16−4の出力は「0100」
となる。
かくして、計数カウンター13が4個のパルスを計数す
ると「0100」が出力されて一致信号が出力され、第
3出力端子14一3に「1」が出力される。このように
して計数カウンター13が4個のパルスを計数する間第
2出力端子14−2は出力「1」を維持するが、第1図
からも明らかなように休止符に相当するので第2出力端
子14一2が蓮らなる音階音設定スイッチ29はセット
されていない。従って音階音設定回路1の出力は「00
00」で音は出ない、休止となる。その歴時は(メ)で
る。このようにして楽符の各音及び各音と休止の歴時が
各別に設定出釆、楽符に忠実な演奏が出来る。第5図は
第1図Bの楽譜をボード‘こセットした場合の模式図で
ある。
ると「0100」が出力されて一致信号が出力され、第
3出力端子14一3に「1」が出力される。このように
して計数カウンター13が4個のパルスを計数する間第
2出力端子14−2は出力「1」を維持するが、第1図
からも明らかなように休止符に相当するので第2出力端
子14一2が蓮らなる音階音設定スイッチ29はセット
されていない。従って音階音設定回路1の出力は「00
00」で音は出ない、休止となる。その歴時は(メ)で
る。このようにして楽符の各音及び各音と休止の歴時が
各別に設定出釆、楽符に忠実な演奏が出来る。第5図は
第1図Bの楽譜をボード‘こセットした場合の模式図で
ある。
これから見ても第1図A,Bの楽譜は異なる曲として設
定されていることが明らかであろう。尚、第4図及び第
5図から明らかなように、この実施例においてはCB・
・・・・・DCの8音の音設定を行なうようにした。
定されていることが明らかであろう。尚、第4図及び第
5図から明らかなように、この実施例においてはCB・
・・・・・DCの8音の音設定を行なうようにした。
そして、移調は例えば音源6における発振周波数の調整
により行なう。音量設定回路3は複数のオープンコレク
タ型のNAND回路30ーー,30一2・・・・・・3
0−nとこれらの出力端子に接続した音量調整用の可変
抵抗器31−1,31−2・・・・・・31一nとそれ
らの可変抵抗器31−1,31一2・・・・・・31一
nの可動子を共通に接続したスイッチ素子32とからな
り、該スイッチ素子32はトランジスタからなり、コレ
クタは接地し、ェミッタは抵抗を介して電源33に接続
した。前記各NAND回路30一1,30一2・・・・
・・30−nは各一方の入力端子を夫々タイミングパル
ス発生器14の出力端子14一1,14−2……14一
nに接続し、各他方の入力端子はAND回路34の出力
端子に接続した。そしてAND回路34の一方の入力端
子は音階音設定回路2を構成するマトリックス回路の複
数の出力導線に各入力端子を接続したNAND回路35
の出力端子に接続し、他方の入力端子は計数カウンター
13の複数の出力端子に接続したNOR回路36の出力
端子を単安定マルチバイブレーター37を介して接続し
た。ェンベロープ回路5は楽音信号の通過回路47に介
入した光可変抵抗素子5aとこれに対向させて設けた発
光ダイオードからなる発光素子5bとからなり、該発行
ダイオード5bはアノードを電源33に、そのカソード
をェンベロープ設定回路4からの出力を入力とする増幅
器5cの出力に各接続した。
により行なう。音量設定回路3は複数のオープンコレク
タ型のNAND回路30ーー,30一2・・・・・・3
0−nとこれらの出力端子に接続した音量調整用の可変
抵抗器31−1,31−2・・・・・・31一nとそれ
らの可変抵抗器31−1,31一2・・・・・・31一
nの可動子を共通に接続したスイッチ素子32とからな
り、該スイッチ素子32はトランジスタからなり、コレ
クタは接地し、ェミッタは抵抗を介して電源33に接続
した。前記各NAND回路30一1,30一2・・・・
・・30−nは各一方の入力端子を夫々タイミングパル
ス発生器14の出力端子14一1,14−2……14一
nに接続し、各他方の入力端子はAND回路34の出力
端子に接続した。そしてAND回路34の一方の入力端
子は音階音設定回路2を構成するマトリックス回路の複
数の出力導線に各入力端子を接続したNAND回路35
の出力端子に接続し、他方の入力端子は計数カウンター
13の複数の出力端子に接続したNOR回路36の出力
端子を単安定マルチバイブレーター37を介して接続し
た。ェンベロープ回路5は楽音信号の通過回路47に介
入した光可変抵抗素子5aとこれに対向させて設けた発
光ダイオードからなる発光素子5bとからなり、該発行
ダイオード5bはアノードを電源33に、そのカソード
をェンベロープ設定回路4からの出力を入力とする増幅
器5cの出力に各接続した。
そして、前記ェンベロ−プ設定回路4はェンベロープ回
路5と抵抗38の接続導線40に各一端を接続した複数
個のコンデンサ43−1…・・・43−4とこれらの他
端を電源33に接続する回路に介入した例えば電界効果
型トランジスタのようなゲート回路42ーー・・・・・
・42一4とからなり、その各制御極は前記マトリック
ス回路16の出力素子16一1・・・・・・16一4を
夫々ィンバ−夕41を介して接続した。各コンデンサ4
3一1・…・・43−4は後述するところから明らかと
なるが、各選択されて充電され、そして放電するに至る
一連の電圧波形が、得べき楽音のェンベロープを形成す
るに充分な容量を有する。即ち、各歴時よ、J、」、J
、に相当する容量を有する。かくして、前記したように
始動スイッチ20aを押して開らき、計数カウンター1
3に第1パルスが入力されるとその出力「0001」が
NOR回路36に入力され、その出力「1」が単安定マ
ルチバイブレーター37を介して発生するパルスと、音
階音設定回路2の出力導線に得られる信号をNAND回
路35を介して得られる出力「1」とでAND回路34
が開らかれ、その出力「1」が各NAND回路30−1
,30−2・・…・30−nに加えられる。一方、タイ
ミングパルス発生器14の第1出力端子14−1の「1
」が第INAND回路30−1に加えられる。従って第
INAND回路30ーーの出力「0」により音量調整用
の第1可変抵抗31−1の1端は接地状態におかれ、そ
の調整された値にスイッチ素子32のベース電位が定め
られ、該スイッチ素子32はそれに対応する値に導適す
る。更に、歴時設定回路1のマトリックス回路16の第
4出力端子16−4の「1」がインバーター41を介し
てェンベロープ設定回路4の第4ゲート回路42−4の
制御極に加わり、これを導通せしめる。
路5と抵抗38の接続導線40に各一端を接続した複数
個のコンデンサ43−1…・・・43−4とこれらの他
端を電源33に接続する回路に介入した例えば電界効果
型トランジスタのようなゲート回路42ーー・・・・・
・42一4とからなり、その各制御極は前記マトリック
ス回路16の出力素子16一1・・・・・・16一4を
夫々ィンバ−夕41を介して接続した。各コンデンサ4
3一1・…・・43−4は後述するところから明らかと
なるが、各選択されて充電され、そして放電するに至る
一連の電圧波形が、得べき楽音のェンベロープを形成す
るに充分な容量を有する。即ち、各歴時よ、J、」、J
、に相当する容量を有する。かくして、前記したように
始動スイッチ20aを押して開らき、計数カウンター1
3に第1パルスが入力されるとその出力「0001」が
NOR回路36に入力され、その出力「1」が単安定マ
ルチバイブレーター37を介して発生するパルスと、音
階音設定回路2の出力導線に得られる信号をNAND回
路35を介して得られる出力「1」とでAND回路34
が開らかれ、その出力「1」が各NAND回路30−1
,30−2・・…・30−nに加えられる。一方、タイ
ミングパルス発生器14の第1出力端子14−1の「1
」が第INAND回路30−1に加えられる。従って第
INAND回路30ーーの出力「0」により音量調整用
の第1可変抵抗31−1の1端は接地状態におかれ、そ
の調整された値にスイッチ素子32のベース電位が定め
られ、該スイッチ素子32はそれに対応する値に導適す
る。更に、歴時設定回路1のマトリックス回路16の第
4出力端子16−4の「1」がインバーター41を介し
てェンベロープ設定回路4の第4ゲート回路42−4の
制御極に加わり、これを導通せしめる。
その結果、第4コンデンサ43−4は電源33、ゲート
回路42−4、抵抗38、ダイオード39及びスイッチ
素子32からなる充電回路に流れる可変抵抗31一1に
対応した値の充電電流により充電され、その充電に応じ
て接続導線40の電位が下り、発光ダイオード5bには
それに対応して増大する電流が流れる。次いで前記単安
定マルチバイブレーター37の出力が消失するとスイッ
チ素子32は非導運となって充電回路が開放され、コン
デンサ43−4に預えられた電荷がゲート回路42−4
及び放電抵抗45を介して放電し、その放電に応じて接
続導線40の電位が上り、発光ダイオード5bにはそれ
に対応して減少する電流が流れる。第6図Aは、コンデ
ンサ43−4の充放電に応じて発光ダイオード5bに流
れる電流であり、かくして光可変抵抗素子5aを流れる
信号には第6図Bに示すようなェンベロープが与えられ
る。また、第1図B及び第5図示のように歴時がJ.で
ある場合はマトリックス回路16の第3第4出力端子1
6−3,16−4の出力が夫々「1」で、スイッチ素子
32の導通により第3第4コンデンサ43−3,43一
4が充電され、両コンデンサ43−3,43一4によっ
て放電の時定数が長くなることにより第6図Cのような
レリーズタィムの長いェンベロープのかかった楽音信号
が得られる。
回路42−4、抵抗38、ダイオード39及びスイッチ
素子32からなる充電回路に流れる可変抵抗31一1に
対応した値の充電電流により充電され、その充電に応じ
て接続導線40の電位が下り、発光ダイオード5bには
それに対応して増大する電流が流れる。次いで前記単安
定マルチバイブレーター37の出力が消失するとスイッ
チ素子32は非導運となって充電回路が開放され、コン
デンサ43−4に預えられた電荷がゲート回路42−4
及び放電抵抗45を介して放電し、その放電に応じて接
続導線40の電位が上り、発光ダイオード5bにはそれ
に対応して減少する電流が流れる。第6図Aは、コンデ
ンサ43−4の充放電に応じて発光ダイオード5bに流
れる電流であり、かくして光可変抵抗素子5aを流れる
信号には第6図Bに示すようなェンベロープが与えられ
る。また、第1図B及び第5図示のように歴時がJ.で
ある場合はマトリックス回路16の第3第4出力端子1
6−3,16−4の出力が夫々「1」で、スイッチ素子
32の導通により第3第4コンデンサ43−3,43一
4が充電され、両コンデンサ43−3,43一4によっ
て放電の時定数が長くなることにより第6図Cのような
レリーズタィムの長いェンベロープのかかった楽音信号
が得られる。
尚、休止符の場合に音設定部29−1・・・・・・29
−nの各音設定スイッチ29が押されていないのでAN
D回路34は開らかれない。
−nの各音設定スイッチ29が押されていないのでAN
D回路34は開らかれない。
従ってェンベロープ信号は発生しない。また第3図で4
5は接続導線40と電源33との間に介在させた可変抵
抗、46はクロックパルス発生器11の発振周波数調整
用の可変抵抗を示し、両抵抗45,46は連動型のもの
で、その調整により、リズムの最少単位を構成するパル
ス幅を設定するとき各コンデンサ43−1・・・・・・
43−4の放電時定数も同時に可変されて各音信号の長
さに対応するェンベロープ信号が得られるようにした。
5は接続導線40と電源33との間に介在させた可変抵
抗、46はクロックパルス発生器11の発振周波数調整
用の可変抵抗を示し、両抵抗45,46は連動型のもの
で、その調整により、リズムの最少単位を構成するパル
ス幅を設定するとき各コンデンサ43−1・・・・・・
43−4の放電時定数も同時に可変されて各音信号の長
さに対応するェンベロープ信号が得られるようにした。
尚、第4図及び第5図示のようにボード‘こ各音及び休
止の歴時と、音階音の音量を設定し、上記したようにし
て自動演奏が完了すると、それ以後の歴時設定部の歴時
説定スイッチ25は押されないので、マトリックス回路
16の出力導線の出力は「1111」となり、AND回
路47の出力は「1」で、タイミングパルス発生回路1
4の計数カウンター14aはリセットされ演奏はリピー
トされる。
止の歴時と、音階音の音量を設定し、上記したようにし
て自動演奏が完了すると、それ以後の歴時設定部の歴時
説定スイッチ25は押されないので、マトリックス回路
16の出力導線の出力は「1111」となり、AND回
路47の出力は「1」で、タイミングパルス発生回路1
4の計数カウンター14aはリセットされ演奏はリピー
トされる。
このように本発明によるときは音符及び休止符が持つ歴
時を正確に設定出釆て楽譜に忠実な演奏が出釆、また、
各音にリズムに従った音量を与えることと、歴時に従っ
たェンベロープを与えることが出来る効果がある。
時を正確に設定出釆て楽譜に忠実な演奏が出釆、また、
各音にリズムに従った音量を与えることと、歴時に従っ
たェンベロープを与えることが出来る効果がある。
第1図A,Bは楽符、第2図は従来装置において第1図
A,Bを設定した状態のボードの榛式図、第3図は本発
明の実施の1例の回路図、第4図及び第5図は本発明装
置において第1図A,Bの楽譜を設定した状態のボード
の模式図、第6図は本発明装置の特性を示す線図である
。 1・・・・・・歴時設定回路、2・・・・・・音階音設
定回路、3・・・・・・音量設定回路、4・・・・・・
ェンべロープ設定回路、5・…・・ェンベロープ回路、
6・・・・・・音源、7−1,7−2,7一3・・・・
・・ゲート回路、8・・・・・・増幅器、9……スピー
カー、11……クロツクパルス発生器、13・・・・・
・計数カウンタ、14・・・・・・タイミングパルス発
生器、14一1,14−2・・・・・・・・・14一n
…・・・出力端子、16・・・…マトリックス回路、1
6−1・…・・・・・16−4・・・・・・出力端子、
31−1・・・・…・・31一n・・・・・・音量可変
抵抗器、43−1………43一4……コンデンサ。 第1図 第4図 第2図 第5図 第6図 図 の 蛇
A,Bを設定した状態のボードの榛式図、第3図は本発
明の実施の1例の回路図、第4図及び第5図は本発明装
置において第1図A,Bの楽譜を設定した状態のボード
の模式図、第6図は本発明装置の特性を示す線図である
。 1・・・・・・歴時設定回路、2・・・・・・音階音設
定回路、3・・・・・・音量設定回路、4・・・・・・
ェンべロープ設定回路、5・…・・ェンベロープ回路、
6・・・・・・音源、7−1,7−2,7一3・・・・
・・ゲート回路、8・・・・・・増幅器、9……スピー
カー、11……クロツクパルス発生器、13・・・・・
・計数カウンタ、14・・・・・・タイミングパルス発
生器、14一1,14−2・・・・・・・・・14一n
…・・・出力端子、16・・・…マトリックス回路、1
6−1・…・・・・・16−4・・・・・・出力端子、
31−1・・・・…・・31一n・・・・・・音量可変
抵抗器、43−1………43一4……コンデンサ。 第1図 第4図 第2図 第5図 第6図 図 の 蛇
Claims (1)
- 【特許請求の範囲】 1 音階音を設定する複数の音設定部を有する音階音設
定回路と、各音階音及び休止の歴時を設定する複数の歴
時設定部を有する歴時設定回路とを有し、歴時設定回路
の各音及び休止の歴時を表わす順次の出力信号で音階音
設定回路の音設定部を順次走査して音源をスピーカーに
接続する回路に介入した複数のゲート回路を選択開路す
るようにしたことを特徴とする自動演奏装置。 2 音階音を設定する複数の音設定部を有する音階音設
定回路と、各音階音及び休止の歴時を設定する複数の歴
時設定部を有する歴時設定回路とを有し、歴時設定回路
の各音及び休止の歴時を表わす順次の出力信号で音階音
設定回路の音設定部を順次走査して音源をスピーカーに
接続する回路に介入した複数のゲート回路を選択するよ
うにしたものにおいて、前記歴時設定回路は、タイミン
グパルス発生器と、その複数の出力端子に接続したマト
リツクス回路と、クロツクパルス発生器と、その出力パ
ルスを計数する計数カウンターと、その複数の出力端子
と前記マトリツクス回路の複数の出力端子とを接続した
一致回路とから成り、該一致回路の出力端子を前記タイ
ミングパルス発生器の入力端子に接続し、前記音階音設
定回路はタイミングパルス発生器の複数の出力端子に連
らなるマトリツクス回路からなり、その複数の出力端子
は夫々前起ゲート回路の制御極に接続し、更に歴時設定
回路のタイミングパルス発生器の順次の出力信号と、各
出力信号毎に初期に発出するパルスと、前記音階音設定
回路の出力信号とで選択作動が与えられる複数の音量可
変抵抗器を備えた音量設定回路と、前記歴時設定回路の
マトリツクス回路の出力で選択される複数のコンデンサ
を有するエンベロープ設定回路を備え、前記音量設定回
路の出力信号で前記選択されたコンデンサを充電せしめ
、その出力信号の消失に伴なう前記コンデンサの放電に
より得られる信号で前記各ゲート回路の出力端子を共通
にスピーカーに接続する楽音信音の通過回路に介入した
エンベロープ回路を制御するようにしたこを特徴とする
自動演奏装置。 3 前記エンベロープ回路を楽音信号の通過回路に介入
した光抵抗可変素子とこれに対向させて設けた発光素子
とで構成し、該発光素子を電源と前記音量設定回路の出
力端子とに接続し、その接続回路に前記したエンベロー
プ設定回路の各コンデンサの一端を接続し、それらの他
端を前記マトリツクス回路の出力信号で選択開路される
ゲート回路を介し市電源に接続して成る特許請求の範囲
第2項所載の自動演奏装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51076586A JPS6040036B2 (ja) | 1976-06-30 | 1976-06-30 | 自動演奏装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51076586A JPS6040036B2 (ja) | 1976-06-30 | 1976-06-30 | 自動演奏装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS533315A JPS533315A (en) | 1978-01-13 |
JPS6040036B2 true JPS6040036B2 (ja) | 1985-09-09 |
Family
ID=13609384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51076586A Expired JPS6040036B2 (ja) | 1976-06-30 | 1976-06-30 | 自動演奏装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6040036B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5433715A (en) * | 1977-08-20 | 1979-03-12 | Akira Yasuda | Automatic player |
JPS54111323A (en) * | 1978-02-21 | 1979-08-31 | Yasushi Namiki | Juke box |
JPS54112618A (en) * | 1978-02-22 | 1979-09-03 | Sanyo Electric Co Ltd | Automatic player of chords |
JPS54140828A (en) * | 1978-04-24 | 1979-11-01 | Nippon Hoso Kyokai <Nhk> | Luminance-color separation system |
JPS5525010A (en) * | 1978-08-09 | 1980-02-22 | Hitachi Ltd | Automatic play electronic keyboard instrument |
JPS57101896A (en) * | 1980-12-17 | 1982-06-24 | Tokyo Shibaura Electric Co | Electronic watch |
-
1976
- 1976-06-30 JP JP51076586A patent/JPS6040036B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS533315A (en) | 1978-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3476864A (en) | Electronic organ reiteration system utilizing a zero-crossing preference circuit | |
US4001816A (en) | Electronic chime | |
US4010667A (en) | Rhythm unit with programmed envelope waveform, amplitude, and the like | |
JPS6040036B2 (ja) | 自動演奏装置 | |
US3819843A (en) | Keyboard electronic music instrument with step-wise variable volume control responsive to key-touch | |
US3283057A (en) | Keyboard oscillator circuit | |
US3637915A (en) | Sustain keyer circuitry with sustain time control circuit in electronic musical instrument | |
US3952624A (en) | Electronic musical instrument capable of generating tone signals having pitch frequency, tone color and volume envelope varied with time | |
US4437380A (en) | Musical envelope-producing device | |
US3146290A (en) | Electronic music circuit | |
US3924505A (en) | Electronic keying circuit with selectable sustain characteristics | |
US3617598A (en) | Sawtooth tone generating and keying circuit for an electronic musical instrument | |
US4028978A (en) | Synthesizer type electronic musical instrument with volume envelope decay time control | |
US4397211A (en) | Circuit for producing musical tones | |
US3549778A (en) | Electronic organ with alternate reiteration by three-note groups | |
US3109878A (en) | Percussion tone monophonic electrical musical instrument | |
JPS5913672Y2 (ja) | 電子楽器の鋸歯状波音源装置 | |
US3520983A (en) | Device for composing and playing musical moties | |
US4064777A (en) | Circuit for preferentially selecting highest and lowest tones | |
US3465087A (en) | Electric organ circuit | |
JPH0143760Y2 (ja) | ||
US3627897A (en) | Chiff circuit | |
GB2105086A (en) | Drive circuit for an electronic tone generator | |
SU817745A1 (ru) | Синтезатор музыкальной фразы | |
US3565998A (en) | Banjo simulation system |