JPS5824756B2 - デジタルシキデンシドケイ - Google Patents
デジタルシキデンシドケイInfo
- Publication number
- JPS5824756B2 JPS5824756B2 JP50077851A JP7785175A JPS5824756B2 JP S5824756 B2 JPS5824756 B2 JP S5824756B2 JP 50077851 A JP50077851 A JP 50077851A JP 7785175 A JP7785175 A JP 7785175A JP S5824756 B2 JPS5824756 B2 JP S5824756B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- circuit
- content
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/08—Visual time or date indication means by building-up characters using a combination of indicating elements, e.g. by using multiplexing techniques
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
この発明は、切換操作によって、デジタル式電子時計の
表示機能を選択した場合、第１優先とした表示機能を、
優先的ｌこ表示するようにした時計に関する。
表示機能を選択した場合、第１優先とした表示機能を、
優先的ｌこ表示するようにした時計に関する。
従来、デジタル式電子時計において、２種以上の表示を
同一デジット上に、切換操作によって表示させることは
、おこなわれていた。
同一デジット上に、切換操作によって表示させることは
、おこなわれていた。
また１発光ダイオード等の発光素子を利用したデジタル
式電子時計においては、消費電力の節減のためスイッチ
抑圧後、まず１日および時表示を０次に１分および秒表
示を、４デジツトからなるセグメント上（こ１時間を違
えて順次表示せしめていた。
式電子時計においては、消費電力の節減のためスイッチ
抑圧後、まず１日および時表示を０次に１分および秒表
示を、４デジツトからなるセグメント上（こ１時間を違
えて順次表示せしめていた。
ところが、このような時計において、使用者は。
常時、ある選択表示機能を持たせて使用したい場合、既
に、製造者側から、特定の表示機能を持つようにし、使
用者は、必要に応じて別の特定の選択表示機能を呼び出
すことができるが、この場合（こけ、使用者の好みの選
択表示機能を使用者自身が、設定するこきはできない。
に、製造者側から、特定の表示機能を持つようにし、使
用者は、必要に応じて別の特定の選択表示機能を呼び出
すことができるが、この場合（こけ、使用者の好みの選
択表示機能を使用者自身が、設定するこきはできない。
□ この発明は、上記欠点を除去するものであり。
表示部の有効的利用を図るものである。
以下、この発明の実施例を図面に基づいて説明すれば、
第１図ａは、デジタル式電子時計の表示部ＤＩＳＰを示
し、１０時５８分５８秒を示している。
第１図ａは、デジタル式電子時計の表示部ＤＩＳＰを示
し、１０時５８分５８秒を示している。
ここで、ブツシュボタンＰＢを押圧すると。第１図すに
示すように、３１日の１０時５８分なる表示を行なう。
示すように、３１日の１０時５８分なる表示を行なう。
このような表示切換えを行なう回路を、第３図に示す。
第３図の回路は、水晶振動子を有する発振回路Ｏ８Ｃの
標準信号を分割する分周回路ＤＩＶ、この分周回路ＤＩ
Ｖの出力信号を計数する秒カウンタＣ１１分カウンタＣ
２１時カウンタＣ３０日カウンタＣ４とからなる一般的
な時計回路および分周回路ＤＩＶの出力信号を利用して
。
標準信号を分割する分周回路ＤＩＶ、この分周回路ＤＩ
Ｖの出力信号を計数する秒カウンタＣ１１分カウンタＣ
２１時カウンタＣ３０日カウンタＣ４とからなる一般的
な時計回路および分周回路ＤＩＶの出力信号を利用して
。
ブツシュボタンＰＢの抑圧によって閉成するスイッチＳ
、シフトレジスタＣ６，フリップフロップＦＦ、排他的
論理和回路ＥＸとからなる切換回路１０、この切換回路
１０の出力信号によってデコーダドライバＤＤ１の入力
を切換えるスイッチング回路１１．さらに、カウンタＣ
１およびＣ４の内容をデコードするデコーダドライバＤ
Ｄ１．カウンタＣ２，Ｃ３，の内容をデコードするデコ
ーダドライバＤＤ２．ＤＤ３ならびに表示部ＤＩＳＰと
からなる。
、シフトレジスタＣ６，フリップフロップＦＦ、排他的
論理和回路ＥＸとからなる切換回路１０、この切換回路
１０の出力信号によってデコーダドライバＤＤ１の入力
を切換えるスイッチング回路１１．さらに、カウンタＣ
１およびＣ４の内容をデコードするデコーダドライバＤ
Ｄ１．カウンタＣ２，Ｃ３，の内容をデコードするデコ
ーダドライバＤＤ２．ＤＤ３ならびに表示部ＤＩＳＰと
からなる。
次に、この動作について述べると、初期状態において１
表示切換回路１０のフリップフロップＦＦの出力は、そ
のリード端子１４上に論理「０」の状態にある。
表示切換回路１０のフリップフロップＦＦの出力は、そ
のリード端子１４上に論理「０」の状態にある。
したがって、スイッチ １４１２ ＥｘＳを開放して
いる場合は ００ ０排他的論理和回路ＥＸの
。
いる場合は ００ ０排他的論理和回路ＥＸの
。
１ □入力は、上述したように
リード端子１４の論理 ｔｏ ｔ「０」、他
方の入力は、１１０ Ｕ−４端子１・ｏ論理 Ｅ・出力の真理値「０」で
あることから。
方の入力は、１１０ Ｕ−４端子１・ｏ論理 Ｅ・出力の真理値「０」で
あることから。
排他論理回路ＥＸの出力は論理「０」となる。
それ故１秒カウンタＣ１の出力と日カウンタＣ４の出力
とを選択的にデコーダドライバＤＤ１の入力信号として
スイッチするスイッチング回路１１のトランスミッショ
ンゲートＴＧ１□、ＴＧ１８ヲ導通状態にし、リード１
Ｃ１ｌ ） ’ Ｃ１８をリードｌｔ１．１３ ｔ８に
それぞれ接続する。
とを選択的にデコーダドライバＤＤ１の入力信号として
スイッチするスイッチング回路１１のトランスミッショ
ンゲートＴＧ１□、ＴＧ１８ヲ導通状態にし、リード１
Ｃ１ｌ ） ’ Ｃ１８をリードｌｔ１．１３ ｔ８に
それぞれ接続する。
同時に、スイッチング回路１１内に図示していないが、
リードｌｃ１□〜ｌＣ１□も１図示していないリードｌ
ｔ２〜ｌｔ７に接続する。
リードｌｃ１□〜ｌＣ１□も１図示していないリードｌ
ｔ２〜ｌｔ７に接続する。
他方、トランスミッションゲートＴＧ、□。
ＴＧ、８の作動により、リードｌｃ、１，１ｌｃ４Ｂと
リードＩｔ１，１ｌｔ８との接続をそれぞれ断つ。
リードＩｔ１，１ｌｔ８との接続をそれぞれ断つ。
同時に、スイッチング回路１１内に図示していないが、
リードＡｃ４□〜１ｃ４７も図示していないリードＩｔ
、〜ｌｔ７との接続を断つ。
リードＡｃ４□〜１ｃ４７も図示していないリードＩｔ
、〜ｌｔ７との接続を断つ。
この場合０表示部ＤＩＳＰには０秒力ξ第１図ａに示す
ように表示される。
ように表示される。
以下、動作説明においては１秒カウンタＣ１の出力リー
ド１ｌｃ１□と日カウンタＣ４の出力リード１ｃ４１と
を、＊り上げて、デコーダドライバＤＤ１に接続するリ
ードＡｔ１の接続又は断続について示すことにする。
ド１ｌｃ１□と日カウンタＣ４の出力リード１ｃ４１と
を、＊り上げて、デコーダドライバＤＤ１に接続するリ
ードＡｔ１の接続又は断続について示すことにする。
次に、スイッチＳを、所定時間ｔ＝５秒間未満閉成して
おくと、フリップフロップＦＦの出力レベルは論理「１
」状態のままである。
おくと、フリップフロップＦＦの出力レベルは論理「１
」状態のままである。
排他的論理和回路ＥＸの他方の入力端子を形成するリー
ド１２の論理は、スイッチ＄の閉成時間論・ＪｒｌＪの
状態にあるからｙＥｘ出力の真理表から明らかな通り、
排他的論理和回路ＥＸ出力は、論理「ｌ」に変化し、リ
ード’Ｃ４１力ξ リードＩｔ１に接続し、リードｌｃ
１□とリードＡｔ１との接続が断たれる。
ド１２の論理は、スイッチ＄の閉成時間論・ＪｒｌＪの
状態にあるからｙＥｘ出力の真理表から明らかな通り、
排他的論理和回路ＥＸ出力は、論理「ｌ」に変化し、リ
ード’Ｃ４１力ξ リードＩｔ１に接続し、リードｌｃ
１□とリードＡｔ１との接続が断たれる。
したがって０表示部ＤＩＳＰには１秒カウンタＣ１の内
容である秒表示をするかわりにスイッチＳの閉じた時間
１日カウンタＣ４の内容を表示する。
容である秒表示をするかわりにスイッチＳの閉じた時間
１日カウンタＣ４の内容を表示する。
すなわち、第１図ａに図示した状態から、第２図すに図
示した状態に変わる。
示した状態に変わる。
デコーダドライバＤＤ１の回路構成は１秒カウンタＣ１
および日カウンタＣ４の兼用回路構成となっている。
および日カウンタＣ４の兼用回路構成となっている。
上述したように１表示切換回路１０のフリップフロップ
ＦＦの出力状態が論理「０」にあるとき。
ＦＦの出力状態が論理「０」にあるとき。
通常は１表示部ＤＩＳＰには１秒を表示し、スイツ；チ
Ｓを所定時間ｔ＝５秒未満の開閉じると１日表示を呼び
出すことになる。
Ｓを所定時間ｔ＝５秒未満の開閉じると１日表示を呼び
出すことになる。
ところが、このような呼び出し表示に満足しない場合、
すなわち１通常は１表示部ＤＩＳＰに日表示（第１ｂ）
をし、呼び出し時に１表示部ＤＩ ＳＰに秒表示（第１
図ａ）をする場合ｔこついて説明する。
すなわち１通常は１表示部ＤＩＳＰに日表示（第１ｂ）
をし、呼び出し時に１表示部ＤＩ ＳＰに秒表示（第１
図ａ）をする場合ｔこついて説明する。
いま、スイッチＳを、所定時間ｔ＝５秒以上閉じると１
分周回路ＤＩＶの出力リード１１に生じるクロックパル
スによって、シフトレジスタＣ６１のデータ端子りから
のデータが読み増られ、リード１３とリード７１！２と
を入力端子とするアンドゲートａの出力変化によってフ
リップフロップＦＦの出力状態が論理「０」から論理ｒ
ｔＪに変化する。
分周回路ＤＩＶの出力リード１１に生じるクロックパル
スによって、シフトレジスタＣ６１のデータ端子りから
のデータが読み増られ、リード１３とリード７１！２と
を入力端子とするアンドゲートａの出力変化によってフ
リップフロップＦＦの出力状態が論理「０」から論理ｒ
ｔＪに変化する。
これは、シフトレジスタＣ６のり−ド１３が。
所定時間ｔ＝５秒以上閉じることによって、論理「ｌ」
に変化するように構成することにより達成される。
に変化するように構成することにより達成される。
上述した状態において、スイッチＳが開放状態にあると
きは、排他的論理和回路Ｅｘは、 Ｅｚ高出力真理値表
示から論理ｒｌＪ状態にある。
きは、排他的論理和回路Ｅｘは、 Ｅｚ高出力真理値表
示から論理ｒｌＪ状態にある。
したがって、トランスミッションゲー１−ＴＧ、□は非
導通となり、トランスミッションゲートＴＧ４ｍハ導通
し１表示部ＤＩＳＰには、第１図すのように日表示がな
される。
導通となり、トランスミッションゲートＴＧ４ｍハ導通
し１表示部ＤＩＳＰには、第１図すのように日表示がな
される。
リード１４の論理ｒｌＪの状態で、スイッチＳを所定時
間を以内の時間例えば、３秒間閉成すれば、排他的論理
和回路ＥＸの出力は、論理「０」状態に変化し、３秒間
リードｌＣ１、がリード、ｌｔｌに接続し０表示部ＤＩ
ＳＰ＋こけ１日表示に変わって秒表示（第１図ａ）が生
じる。
間を以内の時間例えば、３秒間閉成すれば、排他的論理
和回路ＥＸの出力は、論理「０」状態に変化し、３秒間
リードｌＣ１、がリード、ｌｔｌに接続し０表示部ＤＩ
ＳＰ＋こけ１日表示に変わって秒表示（第１図ａ）が生
じる。
この場合には１通常日表示がなされ、呼び出し時には１
秒表示がなされる。
秒表示がなされる。
上述した実施例の説明においては１秒表示と日表示とを
表示部ＤＩＳＰの同一デジットで実施した例であるが、
さらに１分表示と曜表示を同一デジットで実施する例を
第２図ａに示す。
表示部ＤＩＳＰの同一デジットで実施した例であるが、
さらに１分表示と曜表示を同一デジットで実施する例を
第２図ａに示す。
分表示の２デジツトを９セグメントで構成し１分表示は
。
。
７セグメントで実施し、曜表示を９セグメントで実施す
る。
る。
この場合の曜表示を第２図ｂｔこ示す。第２図ａの分表
示、曜表示の切り換えは、第３図の表示切換回路１０と
スイッチング回路１１との組み合わせを利用するか、第
４図ａまたは第４図すの表示切換回路と第３図のスイッ
チング回路１１との組み合わせを利用すればよい。
示、曜表示の切り換えは、第３図の表示切換回路１０と
スイッチング回路１１との組み合わせを利用するか、第
４図ａまたは第４図すの表示切換回路と第３図のスイッ
チング回路１１との組み合わせを利用すればよい。
第４図ａの表示切換回路は、スイッチＳ１およびスイッ
チＳ２を備え、スイッチＳ２の開閉状態によって１通常
の表示状態を定め、スイッチＳ１の動作によって、他表
示の呼び出しを実施するものである。
チＳ２を備え、スイッチＳ２の開閉状態によって１通常
の表示状態を定め、スイッチＳ１の動作によって、他表
示の呼び出しを実施するものである。
第４図すは１通常の表示状態を定めるスイッチＳ２によ
って、スイッチ接点ｔ１またはｔ２を選択し、スイッチ
Ｓ１によって表示呼び出しを実行する表示切換回路であ
る。
って、スイッチ接点ｔ１またはｔ２を選択し、スイッチ
Ｓ１によって表示呼び出しを実行する表示切換回路であ
る。
第４図のスイッチＳ１．Ｓ２の動作１−１．第１図ａの
１個のブツシュボタンＰＢ１によって操作可能である。
１個のブツシュボタンＰＢ１によって操作可能である。
このように、この発明によれば、二種以上の内容を同一
デジット上に選択表示できるので、小型のデジタル式電
子時計の表示部ＤＩＳＰを有効利用できる。
デジット上に選択表示できるので、小型のデジタル式電
子時計の表示部ＤＩＳＰを有効利用できる。
さらに、操作者が１時計の外部に設けたブツシュボタン
等によって、上記二種以上の内容の優先順位を自由に選
択できるので、自己の好みの表示を優先第１順位にする
ことが可能である。
等によって、上記二種以上の内容の優先順位を自由に選
択できるので、自己の好みの表示を優先第１順位にする
ことが可能である。
□ 第１図ａは１本発明電子時計の表示状態を示す表示
部である。 第１図すは１本発明電子時計他の表示状態を示す表示部
である。 第２図ａは１本発明に利用する他の表示部のセグメント
を示す。 第２図すは、第２図ａのセグメントを利用して曜日を示
したものである。 第３図は１本発明に利用する回路図を示す。 第４図ａ、ｂは、第３図の表示切換回路の他の実施例を
示す。 Ｏ２０・・・・・・発振回路、ＤＩＶ・・・・・・分周
回路。 Ｃ１，Ｃ２，Ｃ３，Ｃ４・・・・・・カウンタ、Ｃ５・
・・・・・シフトレジスタ、ＤＤｌ、ＤＤ２．ＤＤ３・
・・・・・デコーダドライバ、ＤＩＳＰ・・・・・・表
示部、１０・・・・・・表示切換回路、１１・・・・・
・スイッチング回路。
部である。 第１図すは１本発明電子時計他の表示状態を示す表示部
である。 第２図ａは１本発明に利用する他の表示部のセグメント
を示す。 第２図すは、第２図ａのセグメントを利用して曜日を示
したものである。 第３図は１本発明に利用する回路図を示す。 第４図ａ、ｂは、第３図の表示切換回路の他の実施例を
示す。 Ｏ２０・・・・・・発振回路、ＤＩＶ・・・・・・分周
回路。 Ｃ１，Ｃ２，Ｃ３，Ｃ４・・・・・・カウンタ、Ｃ５・
・・・・・シフトレジスタ、ＤＤｌ、ＤＤ２．ＤＤ３・
・・・・・デコーダドライバ、ＤＩＳＰ・・・・・・表
示部、１０・・・・・・表示切換回路、１１・・・・・
・スイッチング回路。
Claims (1)
- 【特許請求の範囲】 １ 切換操作によって、２種以上の内容を選択表示し、
かつ前記２種以上の内容のうち少なくとも１種以上を優
先的に表示し得るデジタル式電子時計において、外部操
作部材の操作によって表示切換用のメモリー回路のメモ
リー内容を変化せしめ前記メモリー内容の変化により外
部操作部材の操作後に、前記優先的に表示される内容が
他の内容に切り換わることを特徴とするデジタル式電子
時計。 ２、特許請求の範囲第１項記載の電子時計において、前
記メモリー回路の内容変化は、前記外部操作部材の押し
時間（こよって定まることを特徴とするデジタル式電子
時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50077851A JPS5824756B2 (ja) | 1975-06-24 | 1975-06-24 | デジタルシキデンシドケイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50077851A JPS5824756B2 (ja) | 1975-06-24 | 1975-06-24 | デジタルシキデンシドケイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS522564A JPS522564A (en) | 1977-01-10 |
| JPS5824756B2 true JPS5824756B2 (ja) | 1983-05-23 |
Family
ID=13645550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50077851A Expired JPS5824756B2 (ja) | 1975-06-24 | 1975-06-24 | デジタルシキデンシドケイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824756B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586655A (ja) * | 1981-07-06 | 1983-01-14 | Nippon Signal Co Ltd:The | 通話装置 |
| JPS61103337A (ja) * | 1984-10-26 | 1986-05-21 | Aihon Kk | インタ−ホン信号伝送方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4946976A (ja) * | 1972-09-12 | 1974-05-07 | ||
| JPS4959671A (ja) * | 1972-10-05 | 1974-06-10 |
-
1975
- 1975-06-24 JP JP50077851A patent/JPS5824756B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4946976A (ja) * | 1972-09-12 | 1974-05-07 | ||
| JPS4959671A (ja) * | 1972-10-05 | 1974-06-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS522564A (en) | 1977-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3994124A (en) | Electronic timepiece | |
| US4092822A (en) | Control device for an electronic wrist-watch | |
| US4152887A (en) | Digital electronic alarm timepiece | |
| JPS5824756B2 (ja) | デジタルシキデンシドケイ | |
| US3953963A (en) | Electronic digital display timepiece correction device | |
| US4150537A (en) | Electronic timepiece and method for testing operation of the same | |
| JPS5847036B2 (ja) | 電子時計 | |
| US4073131A (en) | Time-setting and displaying mode control circuit for an electronic timepiece | |
| US4120148A (en) | Logic circuit for use in two or three button digital watch | |
| US3786625A (en) | Arrangement for correcting of seconds indication of a timepiece | |
| US4102122A (en) | Electronic watch | |
| US4223525A (en) | Sequential display for digital chronograph | |
| US5182733A (en) | Readily settable balanced digital time displays | |
| JPS5932758B2 (ja) | 電子時計 | |
| US4112669A (en) | Digital electronic timepiece | |
| US4175375A (en) | Electronic watch having improved level setting circuit | |
| JPS5815797B2 (ja) | カレンダ表示装置 | |
| JPH0352041Y2 (ja) | ||
| US4468133A (en) | Electronic timepiece | |
| JPS582392B2 (ja) | トケイソウチ | |
| US4043114A (en) | Circuits for setting the display mode and the correction mode of electronic timepieces | |
| JPS5843712B2 (ja) | エキシヨウトケイソウチ | |
| US4075826A (en) | Timing circuit for digital wristwatch | |
| JPS6135724B2 (ja) | ||
| US3991555A (en) | Digital timing circuit for display sequencing in two-digit wristwatch |