JPS58224577A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPS58224577A JPS58224577A JP57107240A JP10724082A JPS58224577A JP S58224577 A JPS58224577 A JP S58224577A JP 57107240 A JP57107240 A JP 57107240A JP 10724082 A JP10724082 A JP 10724082A JP S58224577 A JPS58224577 A JP S58224577A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power transistor
- power
- control signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、トランジスタインバータ、トランジスタチョ
ッパ、トランジスタ式スイッチングレギュレータのよう
な、スイッチングトランジスタによる電力変換装置に関
する。
ッパ、トランジスタ式スイッチングレギュレータのよう
な、スイッチングトランジスタによる電力変換装置に関
する。
一般に、トランジスタインバータやトランジスタチョッ
パ、スイッチングレギュレータなどの電源機器に於ては
、パワートランジスタを周期的にオン、オフの状態を繰
返えさせることによって、直流電圧の変換や、直流−交
流の変換を行なわ」Ｊている。これ等の機器は、他の電
気設備の電力の源として重要な役割を担うもので、当然
高い信頼性を持ったものでなければならない。更に、こ
れ等の機器には、宿命的に、過負荷や、出ブ１短絡、と
云った、他の半導体製品には伺随しないような、不確定
要素が加えられ、きわめて破壊を招きνＪい状況に置か
れるのが常である。この困難な課題に対して、従来から
種々の１呆護回路の提案がなされてきたが、鋭敏に作動
するものは装置自体の実用性を損い、順応性に富んだも
のは耐破壊性が不光分である。又、いずれにしても保護
回路自体の電源が安定でなけれは不動な保護機能を発揮
しないものが多く、瞬時停電等の、制御電源不安定時に
起きる内因性破壊には効果がない。
パ、スイッチングレギュレータなどの電源機器に於ては
、パワートランジスタを周期的にオン、オフの状態を繰
返えさせることによって、直流電圧の変換や、直流−交
流の変換を行なわ」Ｊている。これ等の機器は、他の電
気設備の電力の源として重要な役割を担うもので、当然
高い信頼性を持ったものでなければならない。更に、こ
れ等の機器には、宿命的に、過負荷や、出ブ１短絡、と
云った、他の半導体製品には伺随しないような、不確定
要素が加えられ、きわめて破壊を招きνＪい状況に置か
れるのが常である。この困難な課題に対して、従来から
種々の１呆護回路の提案がなされてきたが、鋭敏に作動
するものは装置自体の実用性を損い、順応性に富んだも
のは耐破壊性が不光分である。又、いずれにしても保護
回路自体の電源が安定でなけれは不動な保護機能を発揮
しないものが多く、瞬時停電等の、制御電源不安定時に
起きる内因性破壊には効果がない。
従来、主として用いられている方式は、定電流垂下方式
と、遮断方式の併用である。前者はパワートランジスタ
に流れる電流の平均値が所定の値を越えないように、線
型フィードバック制御を施すもので、順応性は良いが、
耐破壊性は不光分である。後者はパワートランジスタに
流れる電流の波高値がある一定の値に達すると、たソ゛
ちにパワー トランジスタ で、トランジスタの保護には有効であるが、電源装置と
して生産ラインなどに用いると重大な二次的損失を発生
するＩＪ↑れがある。
と、遮断方式の併用である。前者はパワートランジスタ
に流れる電流の平均値が所定の値を越えないように、線
型フィードバック制御を施すもので、順応性は良いが、
耐破壊性は不光分である。後者はパワートランジスタに
流れる電流の波高値がある一定の値に達すると、たソ゛
ちにパワー トランジスタ で、トランジスタの保護には有効であるが、電源装置と
して生産ラインなどに用いると重大な二次的損失を発生
するＩＪ↑れがある。
本発明の目的に１：、きわめて応答性がよく、個々のパ
ワートランジスタごとに対応することができ、危険な状
態が消失すると直ちに且つ自動的に保護状態が解除さノ
ーシて元の状態に戻る、スイッチングトランジスタによ
る電力変換装置を提供することにある。
ワートランジスタごとに対応することができ、危険な状
態が消失すると直ちに且つ自動的に保護状態が解除さノ
ーシて元の状態に戻る、スイッチングトランジスタによ
る電力変換装置を提供することにある。
本発明の第１の特徴は、各パワートランジスタが個別に
保護回路を有していることである。
保護回路を有していることである。
本発明の第２の特徴は、パワートランジスタを所定の時
間関係で周期的にオンオフさせるだめの制御信号を利用
し、パワートランジスタがオンに制御される時１１旧こ
け保護回路が機能するように構成されていることである
。
間関係で周期的にオンオフさせるだめの制御信号を利用
し、パワートランジスタがオンに制御される時１１旧こ
け保護回路が機能するように構成されていることである
。
本発明の第３の特徴は、サイリスタのアノ− ド。
カソード電圧が所定値以下に低下すると自動的にオフ状
態に戻る性質と、制御入力が周期的にオンオフを繰返す
ことを巧みに利用して、オフ制御時間に保護状態を一旦
解除し、なお危険状態が持続している場合は次のオン制
御時間に再び保護回路が機能するよう構成されているこ
とである。
態に戻る性質と、制御入力が周期的にオンオフを繰返す
ことを巧みに利用して、オフ制御時間に保護状態を一旦
解除し、なお危険状態が持続している場合は次のオン制
御時間に再び保護回路が機能するよう構成されているこ
とである。
本発明の第４の特徴は、パワートランジスタのコレクタ
電流の増大のみでなく、コレクタ電位の上昇によっても
保護回路を作動させることにより、パワートランジスタ
が非飽和領域で動作することを防止していることである
。
電流の増大のみでなく、コレクタ電位の上昇によっても
保護回路を作動させることにより、パワートランジスタ
が非飽和領域で動作することを防止していることである
。
次に、本発明をトランジスタインバータに実施した実施
例について説明する。
例について説明する。
第１図にトランジスタインバータの全体構成図を示す。
クロックパルス発振器１のクロック信号が．分周器、カ
ウンタ等を含む分配回路２ ＶＣ入力され、分配回路２
は所定の位相関係とパルス幅をもつ制御信号８１．８２
・・・・・Ｓ６ｆそれぞれ周期的に出力する。直流電源
３の正電源線４と３相交流出力ｇｔｙ，ｖ，ｗの間には
パワートランジスタＱ１Ｑ３ 、 Ｑｓが接続され、直
流電源３の負電源線５と３４目交流出力線Ｕ 、 Ｖ
、 Ｗの間にはパワートランジスタＱ２ 、 Ｑ４ 、
Ｑ６が接続されている。なお、各パ「ツートランジス
タＱ１，Ｑ２・・・・・・Ｑ６と並列に逆電圧防上用ダ
イオードＩｈ 、 Ｄ２，・・・・・Ｄ６が接続されて
いる。これら各パワートランジスタＱ１，Ｑ２・・・・
・Ｑ６はそれぞれ開閉制御回路Ａ１， Ａ２・・・・・
・Ａ６によりオンオフ制御され、各開閉制御回路Ａｉ，
Ａ２・・・・・Ａ６ は上述した制御信号Ｓ１，Ｓ２・
・・・・・Ｓ６に従い作動する。本発明の保護回路は、
この開閉制御回路内に設けられる。
ウンタ等を含む分配回路２ ＶＣ入力され、分配回路２
は所定の位相関係とパルス幅をもつ制御信号８１．８２
・・・・・Ｓ６ｆそれぞれ周期的に出力する。直流電源
３の正電源線４と３相交流出力ｇｔｙ，ｖ，ｗの間には
パワートランジスタＱ１Ｑ３ 、 Ｑｓが接続され、直
流電源３の負電源線５と３４目交流出力線Ｕ 、 Ｖ
、 Ｗの間にはパワートランジスタＱ２ 、 Ｑ４ 、
Ｑ６が接続されている。なお、各パ「ツートランジス
タＱ１，Ｑ２・・・・・・Ｑ６と並列に逆電圧防上用ダ
イオードＩｈ 、 Ｄ２，・・・・・Ｄ６が接続されて
いる。これら各パワートランジスタＱ１，Ｑ２・・・・
・Ｑ６はそれぞれ開閉制御回路Ａ１， Ａ２・・・・・
・Ａ６によりオンオフ制御され、各開閉制御回路Ａｉ，
Ａ２・・・・・Ａ６ は上述した制御信号Ｓ１，Ｓ２・
・・・・・Ｓ６に従い作動する。本発明の保護回路は、
この開閉制御回路内に設けられる。
第２図に、第１図の開閉制御回路の一つＡ１ の具体的
構成を示す。なお、６個の開閉制御回路Ａ１。
構成を示す。なお、６個の開閉制御回路Ａ１。
Ａ２・・・・・Ａ６はいずれも第２図と同一に構成され
ている。
ている。
パワー）・ランジスタＱ１のエミッタ、コレクタ回路に
電流検出用抵抗Ｒが直列接続され、その両端子間電圧を
取り出すための線１１が導出されてぃる。捷だ、パワー
トランジスタＱ１のコレクタ′ｉＬ圧Ｖｃｉ検出するた
め分圧抵抗Ｒ１，Ｒ２が直列接続され、その接続点から
線１２が導出されている。
電流検出用抵抗Ｒが直列接続され、その両端子間電圧を
取り出すための線１１が導出されてぃる。捷だ、パワー
トランジスタＱ１のコレクタ′ｉＬ圧Ｖｃｉ検出するた
め分圧抵抗Ｒ１，Ｒ２が直列接続され、その接続点から
線１２が導出されている。
コンパレータＣＰ＋は過電流を検出するためのもので、
非反転入力Ｈ−１に勝１１が接続されている。
非反転入力Ｈ−１に勝１１が接続されている。
コンパレータＣＰ２は非飽和領域動作を検出するだめの
もので、反転入力（＠に想１２が接続されている。コン
パレータＣＰ ２の基準電圧はツェナダイオードＺＤの
ツェナ電圧により規定される。コンパレータＣＰ１の基
準電圧はコンノ々レータＣＰ２ の状態出力により異な
ったものとなる。すなわち、パワートランジスタのコレ
クタ電位ＶＣが低くコンパレータＣＰ２の状態出力が“
高”レベに全抵抗Ｒ３とＲ４で分圧した値であって、こ
の状態で電流検出用抵抗Ｈの端子電圧全検出している。
もので、反転入力（＠に想１２が接続されている。コン
パレータＣＰ ２の基準電圧はツェナダイオードＺＤの
ツェナ電圧により規定される。コンパレータＣＰ１の基
準電圧はコンノ々レータＣＰ２ の状態出力により異な
ったものとなる。すなわち、パワートランジスタのコレ
クタ電位ＶＣが低くコンパレータＣＰ２の状態出力が“
高”レベに全抵抗Ｒ３とＲ４で分圧した値であって、こ
の状態で電流検出用抵抗Ｈの端子電圧全検出している。
コンノ（Ｌ／ −夕ＣＲ２カパワートランジスタの非飽
和領域動作を検出して出力が”低″ニ反転１するとコン
ノ々レータＣＰ１の基準電圧は実質的に容重で低下する
。
和領域動作を検出して出力が”低″ニ反転１するとコン
ノ々レータＣＰ１の基準電圧は実質的に容重で低下する
。
一方、制御回路用電源Ｅに負荷抵抗Ｒ５全通（〜で補助
用トランジスタｑ１ のエミッタ、コレクタ電極が接
続され、このベース電極に制御信号Ｓ１が入力され、コ
レクタ回路１３から、相補形トランジスタ回路１４を介
してパワートランジスタＱ１のベース回路に至るパワー
トランジスタの制御回路が形成されている。従って、補
助用トランジスタｑ、は制御信−弓がオン制御信号のと
きにパワートランジスタＱ１ ’ｌｒ導通させ、制御信
号がオフ制御信号のときにパワートランジスタＱ１
を遮断させる。この補助用トランジスタｑ１ のエミッ
タ。
用トランジスタｑ１ のエミッタ、コレクタ電極が接
続され、このベース電極に制御信号Ｓ１が入力され、コ
レクタ回路１３から、相補形トランジスタ回路１４を介
してパワートランジスタＱ１のベース回路に至るパワー
トランジスタの制御回路が形成されている。従って、補
助用トランジスタｑ、は制御信−弓がオン制御信号のと
きにパワートランジスタＱ１ ’ｌｒ導通させ、制御信
号がオフ制御信号のときにパワートランジスタＱ１
を遮断させる。この補助用トランジスタｑ１ のエミッ
タ。
コレクタ間にサイリスクＳＣＨのアノード、カソード電
極が１〆続され、このサイリスクＳＣＲのゲート電極に
コンパレータＣＰ１の出力が接続されている。
極が１〆続され、このサイリスクＳＣＲのゲート電極に
コンパレータＣＰ１の出力が接続されている。
このような構成において、インバータが正常に作動１．
、パワートランジスタＱ１ に過電流が流れずＨつ遮断
領域と飽和領域の間で正常なスイッチング動作が行われ
て：いるときは、コンパレータＣＰ２］出力は“高”、
コンパレータＣＰ１の出力は”低″であってサイリスク
ＳＧＲは遮断状態になっている。この状態では前述した
通り、補助用トランジスタｑ１ のオンオフに従いノく
ワートランジスタＱ１ がオンオフ制御される。
、パワートランジスタＱ１ に過電流が流れずＨつ遮断
領域と飽和領域の間で正常なスイッチング動作が行われ
て：いるときは、コンパレータＣＰ２］出力は“高”、
コンパレータＣＰ１の出力は”低″であってサイリスク
ＳＧＲは遮断状態になっている。この状態では前述した
通り、補助用トランジスタｑ１ のオンオフに従いノく
ワートランジスタＱ１ がオンオフ制御される。
パワートランジスタＱ１ がオンのとき過電流が流れ
て抵抗Ｈの端子電圧が設定値をこえて上昇すると、コン
パレータＣＰ１の出力が“低”から°′高パに転じ、サ
イリスクＳＧＲ”ｆ導通させるので、補助用トラン７ン
スタｑ、のコレクタ電位は強制的に゛低″レベルに引き
下げられ、バｌ’７−）ランリスクＱ１にオフに切換え
て保護する。この保護状態は制御信号Ｓ１がオン制御時
間の間たけ持続される。
て抵抗Ｈの端子電圧が設定値をこえて上昇すると、コン
パレータＣＰ１の出力が“低”から°′高パに転じ、サ
イリスクＳＧＲ”ｆ導通させるので、補助用トラン７ン
スタｑ、のコレクタ電位は強制的に゛低″レベルに引き
下げられ、バｌ’７−）ランリスクＱ１にオフに切換え
て保護する。この保護状態は制御信号Ｓ１がオン制御時
間の間たけ持続される。
制御信号Ｓ１がオフ制御時間になると補助用トランジス
タｑ１ のコレクタ電位が“低″になるから、サイリ
スタＳＣＲの導通状態が解除される。再び制御信月８１
がオン制御時間になったとき、依然として過電流状
態がつづいておれば、前述と同様にしてそれが検出され
パワートランジスタ及び負荷が保護される。一方、パワ
ートランジスタＱ１が非飽和領域で動作すると、周知の
通り、ノくワートランジスタＱ１ のコレクタ電位Ｖ
Ｃが」二昇するカラコンパレータＣＰ２がこ：ｈｋ検出
し、コンノくし１゜ 一タＣＰ＋の反転入力（＠全強制的に零に降下させるの
で、抵抗Ｒの端子間電圧の大小にかかわらず過電流検出
信号が出力され、サイリスタＳＣＲ全導通さぜる。
タｑ１ のコレクタ電位が“低″になるから、サイリ
スタＳＣＲの導通状態が解除される。再び制御信月８１
がオン制御時間になったとき、依然として過電流状
態がつづいておれば、前述と同様にしてそれが検出され
パワートランジスタ及び負荷が保護される。一方、パワ
ートランジスタＱ１が非飽和領域で動作すると、周知の
通り、ノくワートランジスタＱ１ のコレクタ電位Ｖ
Ｃが」二昇するカラコンパレータＣＰ２がこ：ｈｋ検出
し、コンノくし１゜ 一タＣＰ＋の反転入力（＠全強制的に零に降下させるの
で、抵抗Ｒの端子間電圧の大小にかかわらず過電流検出
信号が出力され、サイリスタＳＣＲ全導通さぜる。
本発明によれば、負荷への電力供給全中断することなく
過電流等の危険な状態を検出し、パワートランジスタ及
び負荷を保護することができる。
過電流等の危険な状態を検出し、パワートランジスタ及
び負荷を保護することができる。
また従来のように直流電源線已に過電流検出手段を設け
るのではなく、パワートランジスタ個々に対応して設け
ているので、危険状態の発生に対し速やかに且つ適切な
対処をすることができる。
るのではなく、パワートランジスタ個々に対応して設け
ているので、危険状態の発生に対し速やかに且つ適切な
対処をすることができる。
第１図は本発明の実施例にかかる電力変換装置のブロッ
ク図、第２図は同装置における開閉制御回路の具体的構
成を示す回路図である。 Ｑｌ 、 Ｑ２ 、・・・・・・Ｑ６ ・・・・・・
パワートランジスタ、Ｓｌ、Ｓ２．・・・・・Ｓ６
・・・・・制御信号、Ｒ・・・・・・電流検出用抵抗、
ＣＰｌ ・・・・・・過電流検出用コンパレータ、ｃｐ
２・・・・・非飽和領域動作検出用コンパレータ、ｑ。 ・・・・・補助用トランジスタ、ＳｃＲ・・・・・・サ
イリスク。
ク図、第２図は同装置における開閉制御回路の具体的構
成を示す回路図である。 Ｑｌ 、 Ｑ２ 、・・・・・・Ｑ６ ・・・・・・
パワートランジスタ、Ｓｌ、Ｓ２．・・・・・Ｓ６
・・・・・制御信号、Ｒ・・・・・・電流検出用抵抗、
ＣＰｌ ・・・・・・過電流検出用コンパレータ、ｃｐ
２・・・・・非飽和領域動作検出用コンパレータ、ｑ。 ・・・・・補助用トランジスタ、ＳｃＲ・・・・・・サ
イリスク。
Claims (2)
- （１）制御信号に従い複数個のバ１７−）ランジスタを
周期的にオンオフさせて電力変換を行う装置において、
上記パワートランジスタごとに保護回路を設け、この−
保護回路は、上記パワートランジスタのエミッタ、コレ
クタ回路に直列接続された電流検出用抵抗Ｒと、その抵
抗Ｈの両端子間型圧が所定の基準値よりも増大したとき
過電流検出信号を出力する過電流検出手段と、」二記制
御信号がベース回路に導入されオン制御信号が入力され
ている時間上記パワートランジスタを導通させオフ制御
信号が入力されている時間上記パワートランジスタを遮
断させる補助用トランジスタと、この補助用トランジス
タのエミッタ、コレクタ間にアノード、カソード電極が
並列接続されゲート電極が上記過電流検出信号により制
御されるサイリスタを有し、上記パワートランジスタの
オン制御時間中に上記過電流検出信号が出力されたとき
」−記バワートランジスタのベース電位を強制的にオフ
状態に切換え、その後、上記制御入力がオフ制御信号に
切換りたとき−に記強制的オフ状態が解除されるよう構
成した電力変換装置。 - （２）上記電流検出用抵抗Ｒの両端子間型圧が所定の基
準値以下であっても、上記パワートランジスタのコレク
タ電位が所定値以上に上昇したことを検出する非飽和領
域動作検出手段を設け、この検出信号により上記過電流
検出信号を強制的に出力させるよう構成した特許請求の
範囲第１項記載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107240A JPS58224577A (ja) | 1982-06-21 | 1982-06-21 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107240A JPS58224577A (ja) | 1982-06-21 | 1982-06-21 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58224577A true JPS58224577A (ja) | 1983-12-26 |
| JPH0219706B2 JPH0219706B2 (ja) | 1990-05-02 |
Family
ID=14454027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57107240A Granted JPS58224577A (ja) | 1982-06-21 | 1982-06-21 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58224577A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620460U (ja) * | 1992-06-08 | 1994-03-18 | 加美産業機器株式会社 | 金属表面の処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5490527A (en) * | 1977-12-28 | 1979-07-18 | Toshiba Corp | Protection system for transistor inverter circuit |
| JPS5563579A (en) * | 1978-11-04 | 1980-05-13 | Fanuc Ltd | Protective device for electric motor driving inverter circuit |
-
1982
- 1982-06-21 JP JP57107240A patent/JPS58224577A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5490527A (en) * | 1977-12-28 | 1979-07-18 | Toshiba Corp | Protection system for transistor inverter circuit |
| JPS5563579A (en) * | 1978-11-04 | 1980-05-13 | Fanuc Ltd | Protective device for electric motor driving inverter circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620460U (ja) * | 1992-06-08 | 1994-03-18 | 加美産業機器株式会社 | 金属表面の処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0219706B2 (ja) | 1990-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4355342A (en) | Power circuit including means for automatically protecting a chopping transistor thereof | |
| JPH03150022A (ja) | 給電装置 | |
| JPS5928152B2 (ja) | 電動機駆動用インバ−タ回路の保護装置 | |
| JPH1070832A (ja) | 電力半導体装置のための過電流及び短絡保護制御装置 | |
| US3821630A (en) | Commutation failure detection and control for scr inverters | |
| US4812943A (en) | Current fault protection system | |
| US4453193A (en) | Overcurrent protection for push-pull circuits | |
| JPS58224577A (ja) | 電力変換装置 | |
| EP0397017B1 (en) | Device for protecting semiconductor circuits against transients on the supply line | |
| JPS5826572A (ja) | 制御装置 | |
| US4740723A (en) | Semiconductor switch | |
| JP3453718B2 (ja) | 電流の遮断装置 | |
| JP3191661B2 (ja) | 半導体素子の過負荷保護回路 | |
| US20230336170A1 (en) | Control device, and switching device | |
| CN115622472A (zh) | 直通放电控制电路、车辆驱动模块和汽车 | |
| JPS63268432A (ja) | 短絡保護回路 | |
| JPH0746901B2 (ja) | 低電圧検出回路 | |
| JPH0628916Y2 (ja) | Ｐｗｍインバ−タの素子故障検出保護装置 | |
| JPH04125057A (ja) | ゲートターンオフサイリスタのゲート駆動装置 | |
| JPH07107747A (ja) | コンバータ装置 | |
| JPH0646235Y2 (ja) | トランジスタインバ−タ | |
| JPS61254069A (ja) | 電源保護装置 | |
| JPH02155477A (ja) | 電力変換装置保護装置 | |
| JPH04334925A (ja) | 電源供給遮断方式 | |
| JPH0770977B2 (ja) | Ｉｇｂｔの過電流保護回路 |