JPS5822347Y2 - synchronous oscillation circuit - Google Patents

synchronous oscillation circuit

Info

Publication number
JPS5822347Y2
JPS5822347Y2 JP1977047414U JP4741477U JPS5822347Y2 JP S5822347 Y2 JPS5822347 Y2 JP S5822347Y2 JP 1977047414 U JP1977047414 U JP 1977047414U JP 4741477 U JP4741477 U JP 4741477U JP S5822347 Y2 JPS5822347 Y2 JP S5822347Y2
Authority
JP
Japan
Prior art keywords
frequency
signal
oscillation
free
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1977047414U
Other languages
Japanese (ja)
Other versions
JPS52142352U (en
Inventor
泰弘 藤田
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP1977047414U priority Critical patent/JPS5822347Y2/en
Publication of JPS52142352U publication Critical patent/JPS52142352U/ja
Application granted granted Critical
Publication of JPS5822347Y2 publication Critical patent/JPS5822347Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は自走周波数で発振する発振器に対して、外部か
ら同期信号を印加し、外部の信号周波数に同期させる同
期発振回路に関する。
[Detailed Description of the Invention] The present invention relates to a synchronous oscillation circuit that applies a synchronizing signal from the outside to an oscillator that oscillates at a free-running frequency to synchronize it with the external signal frequency.

自走発振器、たとえばエミッタ結合型無安定マルチバイ
ブレータにおいて、これに同期信号を印加して同期をと
る場合、自走周波数が人力信号周波数よりも低いときに
は同期信号の振幅に応じて同期範囲が定まり、同期範囲
内では発振器の周波数は外部入力信号の周波数になる。
When synchronizing a free-running oscillator, such as an emitter-coupled astable multivibrator, by applying a synchronizing signal to it, when the free-running frequency is lower than the human signal frequency, the synchronizing range is determined according to the amplitude of the synchronizing signal. Within the synchronization range, the oscillator frequency becomes the frequency of the external input signal.

一方自走周波数が入力信号周波数よりも高いときには同
期がかからず、発振器の周波数はほぼ自走発振周波数に
等しいものとなる。
On the other hand, when the free-running frequency is higher than the input signal frequency, no synchronization occurs, and the oscillator frequency becomes approximately equal to the free-running oscillation frequency.

第1図は半導体集積回路化に好適な従来のテレビジョン
受像機の垂直偏向回路用発振器を示す図であり、図中1
は負方向の垂直同期信号の印加される端子、2は同垂直
同期信号を反転増幅するトランジスタ、3および4はト
ランジスタ2により反転増幅された信号をさらに増幅す
るトランジスタ、5,6および7はトランジスタ3と4
とによって増幅された正方向の垂直同期信号を定振幅に
するためのダイオード、8はこれらのダイオードによっ
て定振幅にされた信号をさらに反転増幅するトランジス
タ、9はこの信号をさらに反転するトランジスタ、10
,11.12,13.14および15はトランジスタ9
のコレクタに得られる正方向かつ定振幅の垂直同期信号
成分に直流バイアス電圧を重量せしめるための抵抗なら
びにダイオード、16および17はエミッタフォロワト
ランジスタ、18および19は無安定マルチバイブレー
タの構成の主体であるトランジスタ、20.21および
22は走査期間の時定数を定める抵抗ならびにコンテ゛
ンサ、23.24はコンデンサ22とともに帰線期間の
時定数を定めるための抵抗、25および26は帰線期間
の時定数を短くするためのトランジスタならびに抵抗、
27はトランジスタ18の導通時に同しく導通してトラ
ンジスタ25を導通せしめるためのトランジスタ、28
は垂直発振出力を増幅するトランジスタであり、垂直発
振出力は端子29あるいは30よりとりだされる。
FIG. 1 is a diagram showing an oscillator for a vertical deflection circuit of a conventional television receiver, which is suitable for semiconductor integrated circuits.
is a terminal to which a negative direction vertical synchronizing signal is applied; 2 is a transistor that inverts and amplifies the vertical synchronizing signal; 3 and 4 are transistors that further amplify the signal inverted and amplified by transistor 2; 5, 6, and 7 are transistors. 3 and 4
8 is a transistor for further inverting and amplifying the signal made constant by these diodes; 9 is a transistor for further inverting this signal; 10 is a transistor for further inverting and amplifying this signal;
, 11.12, 13.14 and 15 are transistors 9
16 and 17 are emitter follower transistors, and 18 and 19 are the main components of the astable multivibrator. Transistors 20, 21 and 22 are resistors and capacitors that determine the time constant of the scanning period, 23 and 24 are resistors that together with the capacitor 22 determine the time constant of the blanking period, and 25 and 26 are resistors that shorten the time constant of the blanking period. transistors and resistors for
27 is a transistor that conducts when the transistor 18 is conductive to make the transistor 25 conductive;
is a transistor that amplifies the vertical oscillation output, and the vertical oscillation output is taken out from the terminal 29 or 30.

なお31および32は電源端子である。Note that 31 and 32 are power supply terminals.

第2図はかかる垂直偏向回路用発振器の自走周波数と入
力信号周波数の関係を示す図であり、縦軸f、は発振器
の出力周波数、横軸jAは自走発振周波数、そしてf5
は同期信号周波数である。
FIG. 2 is a diagram showing the relationship between the free-running frequency of the oscillator for vertical deflection circuits and the input signal frequency, where the vertical axis f is the output frequency of the oscillator, the horizontal axis jA is the free-running oscillation frequency, and f5
is the synchronization signal frequency.

すなわち前述したように自走周波数が人力信号周波数よ
り低いときには同期範囲W内ではJ。
That is, as mentioned above, when the free running frequency is lower than the human power signal frequency, J within the synchronization range W.

は入力信号周波数すなわち同期信号周波数fsとなり、
一方自走周波数が入力信号周波数よりも高いときにはf
lはほぼハに等しいものとなる。
is the input signal frequency, that is, the synchronization signal frequency fs,
On the other hand, when the free running frequency is higher than the input signal frequency, f
l is approximately equal to ha.

ところで第1図の回路において、抵抗21を変化させ自
走周波数を同期状態より高い方へ変化させた場合、同期
がはずれる限界付近において波形の前縁あるいは後縁の
ゆれる、いわゆるジッタが生じる。
By the way, in the circuit shown in FIG. 1, when the free-running frequency is changed to be higher than the synchronized state by changing the resistor 21, so-called jitter occurs in which the leading or trailing edge of the waveform fluctuates near the limit where synchronization is lost.

このジッタの発生は発振器の反転後にも入力同期信号が
存在することに起因する。
The occurrence of this jitter is due to the presence of the input synchronization signal even after the oscillator inverts.

第3図は第1図の回路におけるトランジスタ18の発振
波形を示すもので、自走周波数が同期信号周波数よりも
低い場合には第3図aで示すように同期信号成分Sは波
形の反転直後に存在している。
FIG. 3 shows the oscillation waveform of the transistor 18 in the circuit of FIG. 1. When the free-running frequency is lower than the synchronizing signal frequency, the synchronizing signal component S is immediately after the inversion of the waveform, as shown in FIG. 3a. exists in

これに対して自走周波数が同期信号周波数と等しい場合
、図すで示すように反転直後の位置より移動し、これが
さらに移動して、図Cで示すように再反転時間に入力同
期信号成分Sの後のエッヂが接触すると再反転が好害さ
れ、自走周波数が低下する。
On the other hand, when the free-running frequency is equal to the synchronizing signal frequency, the input synchronizing signal component S moves from the position immediately after the inversion as shown in the figure, moves further, and as shown in figure C, the input synchronizing signal component S If the trailing edge contacts, re-inversion is affected and the free-running frequency decreases.

このような状態に陥ると自走周波数が不安定なものとな
り、入力同期信号によって自走周波数が乱れ、ジッタが
発生する。
In such a state, the free-running frequency becomes unstable, and the input synchronization signal disturbs the free-running frequency, causing jitter.

そして、このジッタはテレビジョン受像機においては垂
直方向のゆれとして画面にあられれるものであり、垂直
同期用のつまみによって抵抗21の値を変化させていっ
た場合、画面がすこぶる見苦しいものになってしまう。
This jitter appears on the screen of a television receiver as vertical shaking, and when the value of resistor 21 is changed using the vertical synchronization knob, the screen becomes extremely unsightly. Put it away.

本考案はかかるジッタを軽減するべくなされたものであ
り、発振器の出力電圧を同期入力回路へ帰還することに
特徴を有するものである。
The present invention was developed to reduce such jitter, and is characterized by feeding back the output voltage of the oscillator to the synchronous input circuit.

以下図面に従って本考案を実施例とともに説明する。The present invention will be explained below along with examples according to the drawings.

第4図は本考案にかかる同期回路を原理的に示すブロッ
ク線図であり、33は同期信号入力端子、34は同期信
号処理回路部、35は発振部、36は発振出力端子であ
り、また37は帰還回路である。
FIG. 4 is a block diagram showing the principle of the synchronous circuit according to the present invention, in which 33 is a synchronous signal input terminal, 34 is a synchronous signal processing circuit section, 35 is an oscillation section, and 36 is an oscillation output terminal. 37 is a feedback circuit.

本考案によれば上記の帰還回路を通しての帰還によって
、自走周波数が入力同期周波数に等しいかもしくは高い
場合、同期信号成分、特にその後縁部の発振部中への存
在を排除する効果が奏され、ジッタの発生要因が除去さ
れる。
According to the present invention, the feedback through the feedback circuit described above has the effect of eliminating the presence of the synchronous signal component, especially the trailing edge, in the oscillator when the free-running frequency is equal to or higher than the input synchronous frequency. , the causes of jitter are removed.

次に本考案にかかる具体的な回路図をもとに本考案を説
明する。
Next, the present invention will be explained based on a specific circuit diagram according to the present invention.

第6図は本考案の一実施例を示す図であり、第1図に示
した従来の回路と異る点は、発振出力端子30とトラン
ジスタ2のベースとの間に抵抗38およびコンデンサ3
9よりなる帰還回路が付加されていることである。
FIG. 6 is a diagram showing an embodiment of the present invention. The difference from the conventional circuit shown in FIG. 1 is that a resistor 38 and a capacitor 3 are connected between the oscillation output terminal 30 and the base of the transistor
A feedback circuit consisting of 9 is added.

なお同期入力信号は端子1より抵抗40とコンデンサ4
1とからなる積分回路を介してトランジスタ2のベース
に印加されるので゛あるが、テレビジョン受像機では同
期入力信号は水平と垂直の同期信号とが合成されたもの
であり、垂直同期用の信号のみ分離せしめるべく積分回
路は動作するものである。
Note that the synchronization input signal is connected to the resistor 40 and capacitor 4 from terminal 1.
However, in television receivers, the synchronization input signal is a combination of horizontal and vertical synchronization signals, and The integrating circuit operates to separate only the signals.

ところでこの回路では、自走発振出力として正方向のパ
ルスが端子30に生じた場合、このパルスは帰還回路を
通してトランジスタ2のベースにも印加される。
In this circuit, when a positive pulse is generated at the terminal 30 as a free-running oscillation output, this pulse is also applied to the base of the transistor 2 through the feedback circuit.

したがってトランジスタ2はしゃ断状態となり同期人力
信号の発振部への伝達が断たれる。
Therefore, the transistor 2 is cut off, and the transmission of the synchronous human input signal to the oscillation section is cut off.

このため第3図Cで示したようなジッタの発生原因とな
る現象は確実に排除される。
Therefore, the phenomenon that causes jitter as shown in FIG. 3C is reliably eliminated.

第5図はかかる同期回路における発振出力と同期信号と
の結合点の波形を示すもので、aは同期入力信号、bは
端子30にあられれる発振出力、そしてCは両信号の合
成された、トランジスタ2のベースに印加される信号波
形である。
FIG. 5 shows the waveform at the coupling point of the oscillation output and the synchronous signal in such a synchronous circuit, where a is the synchronous input signal, b is the oscillation output applied to the terminal 30, and C is the combined signal of both signals. This is a signal waveform applied to the base of transistor 2.

この波形より明らかなように発振出力の発生後、発振器
の時定数で定まる時間にわたり、同期入力信号、特にそ
の後縁部の発振器への印加が断たれるものである。
As is clear from this waveform, after the oscillation output is generated, the application of the synchronizing input signal, especially the trailing edge, to the oscillator is cut off for a period of time determined by the time constant of the oscillator.

第7図は本考案の他の実施例を示すものであり、端子2
9ならびに端子30に生じる発振出力によってトランジ
スタ42,43,44および45をスイッチ動作させ同
期入力信号の発振器への印加を所定の時間にわたり断つ
ものである。
FIG. 7 shows another embodiment of the present invention, in which the terminal 2
The oscillation output generated at terminal 9 and terminal 30 causes transistors 42, 43, 44 and 45 to operate as switches, thereby cutting off the application of the synchronous input signal to the oscillator for a predetermined period of time.

すなわちこの回路では端子29と30に生じる発振出力
の極性が逆であり、このため端子30に正方向の発振出
力が生じた場合にはトランジスタ42と43とが導通し
、トランジスタ2あるいは4の出力端を短絡するべく作
用し、一方トランジスタ44と45とがしゃ断し、これ
らはトランジスタ4ならびにトランジスタ9のベースバ
イアス回路を開放するべく作用する。
That is, in this circuit, the polarities of the oscillation outputs generated at terminals 29 and 30 are opposite, so when a positive oscillation output is generated at terminal 30, transistors 42 and 43 become conductive, and the output of transistors 2 or 4 is It acts to short-circuit the ends, while transistors 44 and 45 are cut off, and they act to open the base bias circuits of transistor 4 and transistor 9.

なおこの回路ではトランジスタ42〜45を配置してい
るもののトランジスタは42〜45のいずれか1つが存
在すれば同期入力信号の伝達を断つ効果は奏されるもの
である。
Although transistors 42 to 45 are arranged in this circuit, if any one of transistors 42 to 45 is present, the effect of cutting off the transmission of the synchronization input signal is achieved.

以上説明してきたように本考案は、すこぶる簡単な帰還
手段の付加により、発振出力によって発振部への同期入
力信号の印加を所定の時間にわたり断つものであり、そ
のため発振出力の反転後に存在する同期入力信号の後縁
部の影響で発生するジッタを抑制することができ、同期
用のつまみを変化させても画面が見苦しくなることはな
くなる。
As explained above, in the present invention, by adding a very simple feedback means, the application of the synchronization input signal to the oscillation unit is interrupted by the oscillation output for a predetermined period of time. It is possible to suppress jitter caused by the influence of the trailing edge of the input signal, and the screen does not become unsightly even when the synchronization knob is changed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の自走発振器を含む同期回路を示す図、第
2図は同期範囲を説明するための図、第3図は従来の回
路における発振波形を示す図、第4図は本考案にかかる
同期回路のブロック線図、第5図は本考案の回路におけ
る発振出力と同期信号との結合点の波形図、第6図およ
び第7図は本考案にかかる回路図である。 1・・・・・・同期信号印加端子、18.19・・・・
・・無安定マルチバイブレータトランジスタ、20,2
1.23.24・・・・・・時定数決定用抵抗、22・
・・・・・時定数決定用コンデンサ、29.30・・・
・・・発振出力端子、31.32・・・・・・バイアス
供給端子、38.39・・・・・・帰還用抵抗ならびに
コンデンサ、42.43,44,45・・・・・・帰還
用トランジスタ。
Fig. 1 is a diagram showing a conventional synchronous circuit including a free-running oscillator, Fig. 2 is a diagram for explaining the synchronization range, Fig. 3 is a diagram showing the oscillation waveform in the conventional circuit, and Fig. 4 is a diagram of the present invention. FIG. 5 is a waveform diagram of the connection point between the oscillation output and the synchronization signal in the circuit of the present invention, and FIGS. 6 and 7 are circuit diagrams of the present invention. 1... Synchronization signal application terminal, 18.19...
・・Astable multivibrator transistor, 20,2
1.23.24...Resistance for determining time constant, 22.
...Capacitor for determining time constant, 29.30...
...Oscillation output terminal, 31.32...Bias supply terminal, 38.39...Feedback resistor and capacitor, 42.43, 44, 45...For feedback transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力端に印加される同期信号を処理する同期信号処理回
路部と、同回路部からの同期信号出力が印加され、同同
期信号周波数に同期した発振出力を発生する自走発振周
波数とを備えるとともに、同自走形発振回路部の発振出
力端子と前記同期信号処理回路部との間にジッタ抑圧用
帰還手段を設けたことを特徴とする同期発振回路。
A synchronous signal processing circuit section that processes a synchronous signal applied to an input terminal, and a free-running oscillation frequency that receives a synchronous signal output from the circuit section and generates an oscillation output synchronized with the synchronous signal frequency. A synchronous oscillation circuit, characterized in that a jitter suppression feedback means is provided between an oscillation output terminal of the free-running oscillation circuit section and the synchronous signal processing circuit section.
JP1977047414U 1977-04-14 1977-04-14 synchronous oscillation circuit Expired JPS5822347Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977047414U JPS5822347Y2 (en) 1977-04-14 1977-04-14 synchronous oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977047414U JPS5822347Y2 (en) 1977-04-14 1977-04-14 synchronous oscillation circuit

Publications (2)

Publication Number Publication Date
JPS52142352U JPS52142352U (en) 1977-10-28
JPS5822347Y2 true JPS5822347Y2 (en) 1983-05-13

Family

ID=28506619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977047414U Expired JPS5822347Y2 (en) 1977-04-14 1977-04-14 synchronous oscillation circuit

Country Status (1)

Country Link
JP (1) JPS5822347Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3061788A (en) * 1955-02-21 1962-10-30 Tektronix Inc Multivibrator hold-off circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3061788A (en) * 1955-02-21 1962-10-30 Tektronix Inc Multivibrator hold-off circuit

Also Published As

Publication number Publication date
JPS52142352U (en) 1977-10-28

Similar Documents

Publication Publication Date Title
JPS5822347Y2 (en) synchronous oscillation circuit
CA2077532A1 (en) Phase control circuit
JPH07326965A (en) Phase detector for phase lock loop
KR920004562B1 (en) Phase adjusting circuit
JPH0534842B2 (en)
JPS5936059Y2 (en) Synchronous signal separation circuit
JPS596009Y2 (en) automatic frequency control device
JPS5939173A (en) Vertical deflector
KR840001114Y1 (en) Feld dectecting circuit in video signal
US3694774A (en) Emitter coupled multivibrator with means for preventing generation of high frequency noise
JPH02270482A (en) Pll video detector
JPS5816652B2 (en) Jiyushinki
KR930007502Y1 (en) Horizontal-sync signal generating apparatus of camcoder
JPS58115979A (en) Vertical oscillating circuit
JPH0767144B2 (en) Image signal synchronization circuit
JP2588968B2 (en) Mute pulse generation circuit
JPH0246114Y2 (en)
KR910008271Y1 (en) Horizontal phass control circuit
JPS6133742Y2 (en)
JPS602825B2 (en) Horizontal AFC circuit
JPS603256B2 (en) synchronous circuit
GB791494A (en) Improvements in or relating to television circuit arrangements
JPS59221174A (en) Horizontal afc circuit
JPS61137415A (en) Parabolic wave generating circuit
JPS6257125B2 (en)