KR910008271Y1 - Horizontal phass control circuit - Google Patents
Horizontal phass control circuit Download PDFInfo
- Publication number
- KR910008271Y1 KR910008271Y1 KR2019860007707U KR860007707U KR910008271Y1 KR 910008271 Y1 KR910008271 Y1 KR 910008271Y1 KR 2019860007707 U KR2019860007707 U KR 2019860007707U KR 860007707 U KR860007707 U KR 860007707U KR 910008271 Y1 KR910008271 Y1 KR 910008271Y1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- resistor
- transistor
- monostable multivibrator
- power supply
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 수평 위상 조정회로도.1 is a conventional horizontal phase adjustment circuit diagram.
제2도는 본 고안에 따른 수평 위상 조정회로도.2 is a horizontal phase adjustment circuit diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 수평동기 입력단 12, 14 : 단안정멀티바이크레이터11: horizontal synchronous input stage 12, 14: monostable multi-vibrator
13 : 반전기 15 : 수평동기출력단13: Inverter 15: Horizontal Synchronous Output
16 : 제1지연회로 17 : 전원공급단16: first delay circuit 17: power supply terminal
18 : 제2지연회로 19 : 모드절환신호발생부18: second delay circuit 19: mode switching signal generator
20 : 제3지연회로 R1-R4, R7, R8: 저항20: third delay circuit R 1 -R 4 , R 7 , R 8 : resistance
R5, R6: 가변저항 C1, C2: 콘덴서R 5 , R 6 : Variable resistor C 1 , C 2 : Capacitor
D1, D2: 다이오우드 Q1, Q2: 콘덴지스터D 1 , D 2 : Diode Q 1 , Q 2 : Condenser
본 고안은 음극선관에 디스플레이되는 화면의 수평 위상 조정회로에 관한 것으로, 특히 수평 주파수가 두 개인 회로에서 각각의 수평 주파수에 맞는 수평 위상을 조정하여 수평 위상을 자유로히 조정할 필요가 있는 모니터(음극선관터미널)에 적당하도록 한 수평 위상 조정회로에 관한 것이다.The present invention relates to a horizontal phase adjustment circuit of a screen displayed on a cathode ray tube, and particularly a monitor that needs to be adjusted freely by adjusting a horizontal phase for each horizontal frequency in a circuit having two horizontal frequencies. To a horizontal phase adjustment circuit suitable for a terminal).
종래에는 수평 편향펄스를 궤환시켜 수평 위상을 조절하며, 수평 주파수가 한 개이기 때문에 하나의 단자만 조정하여 수평 위상을 조정함으로써 조정이 자유롭지 못하고 가변폭도 넓지 못한 단점이 발생하였다.Conventionally, the horizontal deflection pulse is fed back to adjust the horizontal phase, and because there is only one horizontal frequency, only one terminal is adjusted to adjust the horizontal phase.
따라서, 본 고안은 상기한 단점을 개선시키기 위해 안출된 것으로, 그 목적으로는 수평 주파수가 두 개인 회로에 상호 절환이 가능하고 각각의 주파수에 적절한 수평 위상을 쉽게 조정가능하도록 하려는 것이다.Accordingly, the present invention has been devised to improve the above-described disadvantages, and its purpose is to be able to switch between circuits having two horizontal frequencies and to easily adjust the horizontal phase appropriate for each frequency.
종래의 수평 위상 조정회로는 제1도에 도시한 바와 같이, 위상검파단(1)을 가변저항(VR)의 중간단자에 연결하고 또한 수평발진단(2)에 연결하며, 수평발진단(2)은 수평편향부(3)에 연결하고, 수평편향부(3)는 가변저항(VR)과 저항(R1)을 통해 접지 접속된 구성이다.In the conventional horizontal phase adjustment circuit, as shown in FIG. 1, the phase detection stage 1 is connected to the intermediate terminal of the variable resistor VR, and also to the horizontal oscillation stage 2, and the horizontal oscillation stage 2 is shown. ) Is connected to the horizontal deflection portion 3, and the horizontal deflection portion 3 is connected to the ground through the variable resistor (VR) and the resistor (R 1 ).
상기한 회로에서는 수평 주파수가 하나이기 때문에 수평편향부(3)의 출력펄스를 가변저항(VR)에 의해 조절하여 조절된 수평편향펄스는 위상검파단(1)에 궤환시켜 궤환된 량에 의해 수평 위상조절이 가능하도록 하였다.In the above-described circuit, since the horizontal frequency is one, the horizontal deflection pulse adjusted by adjusting the output pulse of the horizontal deflection portion 3 by the variable resistor VR is fed back to the phase detection stage 1, and the horizontal deflection is returned by the feedback amount. Phase adjustment was made possible.
따라서 하나의 수평 위상만이 가능하고 가변폭도 넓지 못한 단점이 발생되 이를 개선시키기 위한 본 고안은 다음과 같이 구성한다.Therefore, only one horizontal phase is possible and a variable width is not wide. However, the present invention for improving the configuration is constructed as follows.
제2도는 본 고안에 따른 수평 위상 조정회로도로서, 이에 도시한 바와 같이 수평동기입력단(11), 단안정멀티 바이브레이터(12, 14), 반전기(13), 수평동기출력단(15), 제3지연회로(20) 및 전원공급단(17)으로 구성된 수평위상 조정회로에 있어서, 저항(R2, R3, R7), 가변저항(R5), 다이오우드(D1), 콘덴서(C2) 및 트랜지스터(Q1)로 구성된 제1지연회로(16)와, 저항(R2, R4, R8), 가변저항(R6), 다이오우드(D2), 콘덴서(C2) 및 트랜지스터(Q2)로 구성되는 제2지연회로(18)와, 모드절환신호발생부(19)를 각각 연결하여 두 개의 수평 주파수를 각각 수평 위상 조정하도록 구성한다.2 is a horizontal phase adjustment circuit diagram according to the present invention, as shown in the horizontal synchronous input stage 11, the monostable multi-vibrator (12, 14), the inverter 13, the horizontal synchronous output stage 15, the third In the horizontal phase adjustment circuit composed of a delay circuit 20 and a power supply stage 17, a resistor R 2 , R 3 , R 7 , a variable resistor R 5 , a diode D 1 , and a capacitor C 2 ) And a first delay circuit 16 composed of a transistor Q 1 , a resistor R 2 , R 4 , R 8 , a variable resistor R 6 , a diode D 2 , a capacitor C 2 , and a transistor. connecting the second delay circuit 18, a mode switching signal generation unit 19 consisting of (Q 2) respectively to be each configured to adjust a horizontal phase two horizontal frequency.
좀더 상세히 설명하면 수평동기입력단(11)을 단안정멀티바이브레이터(12)에 연결하고, 전원공급단(17)을 단안정멀티바이브레이터(12)에 연결함과 아울러 저항(R1) 및 콘덴서(C1) 구성된 제3지연회로(20)를 통해 그 단안정멀티바이브레이터(12)에 연결하고, 그 단안정멀티바이브레이터(12)의 출력측을 반전기(13)를 통해 단안정멀티바이브레이터(14)에 연결하며, 그 단안정멀티바이브레이터(14)를 수평동기출력단(15)에 연결하고 또한 저항(R2)과 콘덴서(C2)의 접속점에 연결하며, 트랜지스터(Q1)의 콜렉터는 가변저항(R5)과 저항(R3)을 통해 전원공급단(17)에 연결하고 또한 다이오우드(D1)를 통해 저항(R2)에 연결하며, 트랜지스터(Q2)의 에미터는 가변저항(R5)과 저항(R4)을 통해 전원공급단(17)에 연결하고 또한 다이오우드(D2)를 통해 저항(R2)에 연결하며, 모드절환신호발생부(19)의 출력측을 저항(R7), (R8)을 각기 통해 상기 트랜지스터(Q1), (Q2)의 베이스에 연결하고, 상기 저항(R2)은 콘덴서(C2)를 통해 접지에 접속하고 구성한다.In more detail, the horizontal synchronous input terminal 11 is connected to the monostable multivibrator 12, the power supply terminal 17 is connected to the monostable multivibrator 12, and the resistor R 1 and the capacitor C are connected. 1 ) is connected to the monostable multivibrator 12 via the configured third delay circuit 20, and the output side of the monostable multivibrator 12 is connected to the monostable multivibrator 14 through the inverter 13. The monostable multivibrator 14 to the horizontal synchronous output stage 15 and to the connection point of the resistor R 2 and the capacitor C 2 , and the collector of the transistor Q 1 R 5 ) and a resistor (R 3 ) to the power supply stage 17 and through a diode (D 1 ) to the resistor (R 2 ), the emitter of the transistor (Q 2 ) is a variable resistor (R 5) ) and and via a resistor (R 4) connected to a power supply stage 17, and also connected to the resistance (R 2) via a diode (D 2) Mode resistance to the output side of the switching signal generation unit (19) (R 7), (R 8) through each connected to the base of the transistor (Q 1), (Q 2 ), and the resistance (R 2) is a capacitor Connect and configure ground via (C 2 ).
이와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다. 상기한 수평동기입력단(11)에 수평동기신호가 입력되면, 단안정멀티바이브레이터(12)에 의해 동기신호의 상승구간이 검출되고, 그 동기신호의 펄스폭은 제3지연회로(20)의 저항(R1) 및 콘덴서(C1) 시정수만큼 지연되며, 반전기(13)에 의해 번저되어 단안정멀티바이브레이터(14)에 인가된다.Referring to the effect of the present invention configured in this way in detail as follows. When the horizontal synchronizing signal is input to the horizontal synchronizing input terminal 11, the rising edge of the synchronizing signal is detected by the monostable multivibrator 12, and the pulse width of the synchronizing signal is the resistance of the third delay circuit 20. It is delayed by the time constant of (R 1 ) and condenser (C 1 ), and is applied by the inverter 13 to the monostable multivibrator 14.
상기 동기신호는 단안정멀티바이브레이터(14)에 의해 다시 상승구간이 검출되며, 저항(R2) 및 콘덴서(C2)의 시정수만큼 지연된 후 수평동기신호출력단(16)을 통해 동기처리단으로 인가된다. 이때의 시정수(T)는 다음과 같이 구할 수 있다. 수평주파수가 두 개인 경우에 제1수평주파수(Mode1)일때는 모드절환신호발생부(19)에서 고전위 신호가 출력되어 트랜지스터(Q1)은 도통되나 트랜지스터(Q2)는 오프된다. 트랜지스터(Q1)가 도통됨에 따라 전원공급단(17)은 저항(R3), 가변저항(R5) 및 트랜지스터(Q1)의 에미터를 통해 접지된다.The synchronous signal is detected by the monostable multi-vibrator 14, and the rising section is detected again, and delayed by the time constant of the resistor R 2 and the capacitor C 2 , and then the horizontal synchronous signal output stage 16 to the synchronous processing stage. Is approved. The time constant T at this time can be obtained as follows. When there are two horizontal frequencies, when the first horizontal frequency is Mode 1 , a high potential signal is output from the mode switching signal generator 19 so that the transistor Q 1 is turned on but the transistor Q 2 is turned off. As transistor Q 1 is conducted, power supply stage 17 is grounded through resistor R 3 , variable resistor R 5 , and emitter of transistor Q 1 .
그러나, 이때 트랜지스터(Q2)는 오프상태이므로 전원공급단(17)의 전원은 저항(R4), 가변저항(R6), 다이오우드(D2) 및 저항(R2)을 통해 콘덴서(C2)에 인가되고, 이때의 전체저항(RT)은 RT=R4+R6+D2의 내부저항 +R2로 얻을 수 있으며, 이에따라 동기신호의 펄스폭을 지연시키는 시정수(T)는 T=C2×RT의 일정값으로 얻어진다.However, at this time, since the transistor Q 2 is in the off state, the power supply of the power supply stage 17 is connected to the capacitor C through the resistor R 4 , the variable resistor R 6 , the diode D 2 , and the resistor R 2 . 2 ), and the total resistance (R T ) at this time can be obtained by the internal resistance + R 2 of R T = R 4 + R 6 + D 2 , and accordingly the time constant (T) for delaying the pulse width of the synchronization signal. ) Is obtained with a constant value of T = C 2 × R T.
이때 가변저항(R6)의 저항값을 조절하여 전체저항(RT)의 저항값을 변화시킬 수 있으므로 시정수(T)도 변화하게 된다.At this time, since the resistance value of the entire resistor R T can be changed by adjusting the resistance value of the variable resistor R 6 , the time constant T also changes.
따라서 제1수평주파수(Mode1)할때는 가변저항(R6)의 저항값을 조정하여 동기신호펄스폭을 가변할 수 있다.Therefore, in the first horizontal frequency Mode 1 , the synchronization signal pulse width may be varied by adjusting the resistance value of the variable resistor R 6 .
또한 제2수평주파수(Mode2)일때는 모드절환신호발생부(19)에서 저전위 신호가 출력되어 트랜지스터(Q1)는 오프되나 트랜지스터(Q2)는 도통되고, 이에따라 전원공급단(17)의 전원은 저항(R4), 가변저항(R5) 및 트랜지스터(Q2)를 통해 접지되고 또한 저항(R3), 가변저항(R5), 다이오우드(D1) 및 저항(R2)을 통해 콘덴서(C2)에 인가되며, 이때의 전체저항(RT)은 RT=R3+R5+D1의 내부저항 +R2가 된다.In addition, when the second horizontal frequency (Mode 2 ) is a low-potential signal is output from the mode switching signal generator 19, the transistor Q 1 is turned off, but the transistor Q 2 is conducted, accordingly the power supply stage 17 Power is grounded through resistor (R 4 ), variable resistor (R 5 ) and transistor (Q 2 ) and also resistor (R 3 ), variable resistor (R 5 ), diode (D 1 ) and resistor (R 2 ). It is applied to the capacitor (C 2 ) through, the total resistance (R T ) is the internal resistance + R 2 of R T = R 3 + R 5 + D 1 .
따라서, 시정수(T)는 T=RT×C2로 되고, 이에 따라 가변저항(R5)의 저항값을 조정하여 그 시정수(T)를 조정할 수 있으므로 제2수평주파수(Mode2)의 동기신호펄스폭을 가변시킬 수 있어 제2수평주파수(Mode2)수평위상을 조정할 수 있다.Therefore, the time constant T becomes T = R T × C 2 , and accordingly, the time constant T can be adjusted by adjusting the resistance value of the variable resistor R 5 , so that the second horizontal frequency Mode 2 The pulse width of the synchronous signal can be varied so that the second horizontal frequency (Mode 2 ) horizontal phase can be adjusted.
이상에서와 같이 본 고안에 따른 수평 위상 조정회로는 수평동기 신호의 펄스폭을 조정하여 수평 위상을 조정하는 회로에 수평 주파수가 두 개인 경우 각각의 수평 주파수에 맞는 수평 위상을 조정하는 회로로서, 제1, 제2수평주파수(Mode1. 2)에 따라 모드절환신호발생부(19)에서 고전위 또는 저전위 신호가 출력되어 트랜지스터(Q1, Q2)를 온/오프시킴에 따라 제1, 제2수평주파수의 절환이 가능하며, 가변저항(R5, R6)의 저항값을 조정하여 시정수(T)를 조절하므로 수평동기신호의 펄스폭이 조정되어 자유롭고 충분하게 수평 위상 조정을 할 수 있는 효과가 있게된다.As described above, the horizontal phase adjustment circuit according to the present invention is a circuit for adjusting the horizontal phase by adjusting the pulse width of the horizontal synchronization signal and adjusting the horizontal phase for each horizontal frequency when there are two horizontal frequencies. 1, according to the second Sikkim horizontal frequency (mode 1. 2) mode switching signal generation unit 19, the high potential or low potential signal is outputted on the transistor (Q 1, Q 2) / off in accordance with the first, The second horizontal frequency can be switched and the time constant T is adjusted by adjusting the resistance values of the variable resistors R 5 and R 6 so that the pulse width of the horizontal synchronous signal can be adjusted to freely and sufficiently adjust the horizontal phase. To be effective.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860007707U KR910008271Y1 (en) | 1986-05-30 | 1986-05-30 | Horizontal phass control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860007707U KR910008271Y1 (en) | 1986-05-30 | 1986-05-30 | Horizontal phass control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870019226U KR870019226U (en) | 1987-12-28 |
| KR910008271Y1 true KR910008271Y1 (en) | 1991-10-15 |
Family
ID=19252293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860007707U KR910008271Y1 (en) | 1986-05-30 | 1986-05-30 | Horizontal phass control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910008271Y1 (en) |
-
1986
- 1986-05-30 KR KR2019860007707U patent/KR910008271Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR870019226U (en) | 1987-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2057400A1 (en) | A clock buffer with adjustable delay and fixed duty cycle output | |
| KR900001814B1 (en) | Pll circuit | |
| US5343169A (en) | Frequency locked loop | |
| KR890013551A (en) | Circuit synchronization system | |
| JPH03117995A (en) | Chrominance signal contour correction device | |
| KR910008271Y1 (en) | Horizontal phass control circuit | |
| JP4015793B2 (en) | Phase comparison circuit and PLL circuit | |
| JPS5851714B2 (en) | clamp circuit | |
| US3812387A (en) | Monolithic horizontal processing circuit with selectable duty cycle | |
| KR920004562B1 (en) | Phase adjusting circuit | |
| US3831112A (en) | Voltage controlled sweep oscillator | |
| JPH05183406A (en) | Automatic phase correction circuit | |
| US3898484A (en) | Monolithic horizontal processing circuit with selectable duty cycle | |
| KR910008287Y1 (en) | Jitter clear circuit of color tv | |
| KR940006821Y1 (en) | Horizontal synchronization signal detection circuit | |
| KR890001339Y1 (en) | Horizental york in put circuit for a monitor | |
| KR890004260Y1 (en) | Control voltage generation equipment of voltage control generator | |
| US3979605A (en) | Integrating circuit for separating a wide pulse from a narrow pulse | |
| JP2588968B2 (en) | Mute pulse generation circuit | |
| JPH0326709Y2 (en) | ||
| KR900004804Y1 (en) | Automatic frequency control circuit | |
| JP4261067B2 (en) | Jitter prevention circuit | |
| KR900006480Y1 (en) | Dual mode image signal converting circuit | |
| JPH0540613Y2 (en) | ||
| KR920005780Y1 (en) | Vertical and horizontal blanking protect circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19941227 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |