JPS58220274A - デジタルデイスクプレ−ヤの位相検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はデジタルディスクプレーヤのディスク駆動用
モータ制御系を構成する位相検出装置の改良に関する。

〔発明の技術的背景およびその問題点〕近時、デジタル
データ信号としてオーディオ信号をデジタル（ＰＣＭ　
）化しビット列による凹凸でディスクに記録したデジタ
ノシオーディオディスク（ＤＡＤ　）　（以下単にディ
スクと称する）およびこのディスクのビット列を検出し
もとのオーディオ信号を再生する如くしたデジタルディ
スクプレーヤが開発されている。これによｐ。

従来アナログ式ディスクグレーヤでは不可能とされた高
忠実度のオーディオ信号再生が可能となっている。

ところで、このようなデジタルディスクプレーヤは、装
置全体の動作の基準となるシステムクロック信号の位相
と、ディスクから読出されるデジタルデータ信号の位相
とが同期するようにディスクを回転枢動するモータを制
御してやる必要性がおった。つま９、上記の位相差が生
ずると、デジタルディスクプレーヤは、正しいデジタル
データ信号の復１１４ｔ−行えなくなるものである。

このため、従来、例えば第１図のようなディスク回転駆
動用のモータ制御系によシ、システムクロック信号とデ
ィスクから読出されるデジタルデータ信号の位相差をな
くすように、ディスク駆動用モータの回転を制御してい
た。

すなわち、光学式ピックアップ１１は、ディスク１２に
記録された信号を読出すものでおる。

これにより得られる電気信号は、記録信号処理口ｗ！ｒ
１３に供されデジタルデータ信号成分が抽出されるよう
になっている。また記録信号処理回路１３は、例えば読
出したデジタルデータ信号の周波数成分に基づきデジタ
ルデータ信号の各フレームに周期した同期信号に対応す
るフレーム検出信号を被制御信号生成回路１４に供給す
るものである。

この被制御信号生成回路１４は、例えばフレーム検出信
号を所定の数だけ分周し、被制御信号としてデジタルデ
ィスクプレーヤの位相検出装置１５を構成するエツジ検
出回路１５１に供給するようになりている。この被制御
信号は、エツジ検出回路１５１によｐｌ例えば立上シエ
ッジのみが検出富れて後述するホールド回路１５２０制
御入力端に供給されるものである。

尚、このエツジ検出回ｗｒＪ５１は、被制御信号１ の立下りエツジを検出するものであっても良い。

−万、位相検出装置１５は、その位相検出用カウンタ（
以下ＡＰＣカウンタと称する）１５８に、デジタルディ
スクプレーヤのシステムクロック信号となる基準信号発
振回路１６の出力信号が第１の分周器１５４によｐ適宜
分周されてＡＰＣカウンタ１５３のクロック入力端に供
給されるようになっている。つまり、ＡＰＣカウンタ１
５３は、第１の分局器１５４出力（以下ＡＰＣクロック
と称する）を常に所定数の範囲で循環するように計数す
るものであり、この計数値データをホールド回路１５２
の入力部に供するようになっている。

これによル、ホールド回ｗｔ１５Ｂは、エツジ検出回路
１５１により被制御信号の立上りエツジを検出した状態
で、ＡＰＣカウンタ１６３の計数値データを記憶保持す
ると共に、ディスク１２駆動用のモータ１７の回転速度
を制御する回転速度制御装置１８のｉ４ルス幅変換回路
１８１の入力部に供されるものである。

パルス幅変換回路１８１は、ホールド回路１５２の出力
信号を基に対応するノｆルス幅の信号を所定間隔で出力
するものである。このパル５− ス幅変換回路１８１の出力信号は、ローパスフィルタ（
以下ＬＰＦと称する）１９を介して直流レベルに変換さ
れてモータ１１０回転制御入力端に供されモータ１７０
回転速度を制御するようになっている。これによル、デ
ィスク１２の回転速度は、被制御信号とシステムクロッ
ク信号との位相がそれぞれ一致するように制御されるも
のである。したがってディスク１２から読出されるデジ
タルデータ信号の位相とシステムクロック信号の位相と
を−ｇｋさせることができ、良好にデジタルデータ信号
を復調することを可能とすることができるものである。

尚、パルス幅変換回路１８１は、纂２の分局器１８２と
共に回転速度制御装置１８を構成するものであｐ、基準
信号発生回路１６の信号を第２０分周器１８２で分周し
た信号を基にノ４１ルス幅をなすものである。

すなわち、第１図の位相検出装置１５は、第２図に示さ
れるように、ＡＰＣカウンタ１５３の計数値が時刻に対
してＰｌ＃段状に増加するように６− なっている。そして、ＡＰＣカウンタがオーバーフロー
すると、ＡＰＣカウンタ１５３は、計数値が再び零から
増加するものであυ、以下このような動作を繰や返す循
環引数動作を行うものである。

また、ホールド回路１５２は、時刻ｔｏにおいて被制御
信号の立上り検出信号が制御入力端に供給されると、Ａ
ＰＣカウンタ１５３が次のＡＰＣクロックを計数するま
での期間Ｔｏ以内に、ＡＰＣカウンタ１６３の針数値を
記憶保持して、このデジタルデータ（計数値）を回転速
度制御装置Ｊ８に供するものである。つまりシステムク
ロック信号に対する被制御信号の位相差を検出し回転速
度制御装置１８に供することになる。

尚、フレーム検出信号を分周して被制御信号を得るよう
にしたのは、位相差の検出精度を高めるためのものであ
る。

しかしながら、このような位相検出装置１８を高速化す
る場合、位相差データとなるＡＰＣカウンタ１５３の計
数値の記憶保持（つまりサンノルアンドホールド）動作
は、きわめて高速に実行されることが要求される。この
ため、位相検出装置１８には、特に高速動作に好適する
回路構成素子を使用することが必要である。

このことは、例えば０ＭＯ８構成等のように高速動作が
制限されるようなものでモータ制御系を他のデジタルデ
ィスクプレーヤの構成部分と共にＬＳＩ化するような場
合、設計上きわめて大きな問題点となるものである。

〔発明の目的〕

この発明は上記の点に跣みてなされたもので、特に高速
動作可能な回路構成素子を要せず、容易な構成で高速動
作ｆｔ′５Ｊ能とした良好なデジタルディスクプレーヤ
の位相検出装置を提供することを目的とする。

〔発明の概要〕

すなわち、この、発明は、デジタルデータ信号が記録さ
れたディスクに対し、前記デシタルデータ信号を読出す
デジタルディスクプレーヤに設けられ、読出した前記デ
ジタルデータ信号の周波数成分から生成した被制御信号
と前記デジタルディスクプレーヤのシステムクロック信
号との位相差をデジタル的に検出し、この位相差信号を
前記ディスクの駆動用モータの回転速度制御装置に供す
るデジタルディスクプレーヤの位相検出装置において、
前記システムクロック信号より生成した計数信号を所定
数まで循環計数する第１の手段と、前記被制御信号の立
上りエツジ乃至立下りエツジいずれかを検出する第２の
手段と、この第２の手段に↓シ上記第１の手段における
上記計数信号の計数動作を所定期間禁止する第３の手段
と、この第３の手段によル計数動作が禁止された状態で
の第１の手段の計数値を保持して前記回転速度制御装置
に供する第４の手段と、上記第３の手段の動作が完了し
た状態で上記計数信号の計数動作を禁止された期間に計
数されるべき値を上記第１の手段の計数値に加え、上記
第１の手段の周期を補償する第５の手段とを具備し、特
に高速動作可能な素子を要せず高速で前記ディスクから
読出され９− たデジタルデータ信号とシステムクロックの位相差を検
出し得るようにしたことを特徴とするものでおる。

〔発明の実施例〕

まず、この発明が適用される良く知られたＣＤ形（光学
式）デジタルオーディオディスク（ＤＡＤ　）再生用の
デジタルディスクプレーヤの概要について説明する。

すなわち、第３図に示すようにディスクモータ１１１に
よって回転駆動されるターンテーブル１１２上に装着さ
れたディスク１１３は光学式ピックアップ１１４によっ
て再生される。この場合、光学式ピックアップ１１４は
半導体レーデ１１４ａからの出射光をビームスグリ、タ
ーＪ　Ｊ　４ｂ　、対物レンズ１１４＠を介してディス
ク１１３の信号面に照射し、該ディスクに所定の（ＥＦ
Ｍ　）変調およびインターリーブを伴った形態で記録さ
れる再生すべきオーディオ信号のデジタル（ＰＣＭ　）
化データ（つｔ如デジタルデータ信号）に対応し九ピッ
ト（反射率の異な−１ト る凹凸）からの反射光を対物レンズ１１４ＯＮビームス
グリツタ−１１４ｂを介して４分割フォトデテクタ１１
４ｄに導き、該４分割フォトデテクタ１１４ｄで光電変
換された４つの再生信号を外部に出力可能になされてい
るもので、自からはピックアップ送ｐモータ１１５によ
ってディスク１１３０半径方向に直線駆動される。

そして、４分割フォトデテクタ１１４ｄからの４つの再
生信号はマトリクス回路１１６に供給されて所定のマ）
　ＩＪクス演算処理が施されることにより、フォーカス
エラー信号Ｆ、）ラッキングエラー信号および高周波信
号ＲＦ４Ｃ分離される。

このうち、フォーカスエラー信号Ｆはフォーカスサーチ
回路１１０からのフォーカスサーチ信号と共に、前記光
学式ピックアップ１１４のフォーカスサーが糸ＦＳを駆
動するのに供せられる。

また、トラッキングエラー信号Ｔは後述するシステムコ
ントロ〜う１１７を介して与えられるサーチ制御信号と
共に、前記光学式ピックアラ７″ｌ１４のトラッキング
サーが系Ｔ８を駆動するのに且つ前記ビックアッグ送９
モータ１１５を（リニアトラッキング）制御するのに供
せられる。

そして、残る高周波信号ＲＦが主再生信号成分として再
生信号処理系１１８に供給される。

すなわち、この再生信号処理系１１８は先ず再生信号を
スライスレベル（アイパターン）検出器１１９によって
制御される波形整形回路１２０に導いて不要なアナログ
成分と必要とするデータ成分を分離し、データ成分のみ
をＰＬＬ型でなる同期クロック再往回路１２１および第
１の信号処理系１２２のエツジ検出器１２２ａに供給す
る。

ここで、同期クロック再生回路１２１からの同期クロッ
ク社データ復腑用としてｉｆの信号処理系１２２におけ
る同期信号分離用クロック生成回路１２２ｂに導〃↑れ
て同期信号分離用クロックを生成するのに供せられる。

−万、上記エツジ検出器１２２ａを通った再生信号は同
期信号検出器１２２ｃに導かれて上記同期信号分離用ク
ロックによシ同期信号が分離されると共に、復調回路１
２２ｄに導かれて（ＥＦＭ　）復調される。

このうち、同期信号は同期信号保護回路１２２ｅを介し
て誤動作が生じないように保護された状態で、上記同期
信号分離用クロックと共に入力データ処理用タイミング
信号生成回路１２２ｆに導かれる。

また、復調信号はデータパｆス入出力制御回路１２２ｇ
を介して後述する第２の信号処理系１２３０入出力制御
回路１２３ａに供給されると共に、そのうちのサブコー
ドであるコントロール信号および光示信号成分がコント
ロール光示処理回路１２２ｈおよびサブコード処理回路
１２２１に導かれる。

そして、サシコード処理圏％１２２にで必要なエラー検
出および訂正が施されたサブコードデータはシステムコ
ントローラ用インターフエ＝１３− イス回路１２２ｑを介してシステムコントローラ１１７
に供給される。

ここで、システムコントｐ−９１１１９１マイクロコン
ピユータ、インタフェイス回路およびドライバ用集積回
路尋を有してなり、コントロールスイッチ１２４からの
指令信号によｆｉ　ＤＡＤ再生装置を所望の状態に制御
すると共に、上述のすｆｘ−ド（例えば再生曲のインデ
ックス情報）を弐示器１２５に表示せしめるのに供せら
れている。

なお、上記入力データ処理用タイミング信号生成回％Ｊ
　２　Ｊ　ｆからのタイ７ング信号はデータセレクト回
路１２２ｊ′を介して上記データバス入出力制御回％　
Ｊ　ｊ　２　ｇを制御するのに供せられると共に、例え
ば前記被制御信号として周波数検出器１２２におよび位
相・検出器１２２ｔならびにＰＷＭ変調器１２２ｍを介
して上記ディスクモータ１１１を線速度一定（ＣＬＶ　
）方式で駆動するための自動周波数制御（ＡＦ（！　）
および自動位相側＃（ＡＰ（！　）に供せられている。

１４− この場合、位相検出器１２２ｔにはクリスタル発振器１
２２ｎからの発振信号に基いて動作するシステムクロッ
ク生成回路１２２ｐからのシステムクロックが供給され
ている。

そして、第２の信号処理回路１２３の入出力制御回路１
２３ａを通った復調データはエラー検出および訂正また
は補正用のシンドローム検出器１２３ｂ　、エラーポイ
ンタ制御回路１２　Ｊ　ｃ　＊訂正回路１２３ｄおよび
データ出力回路１２３・を弁して必俄なエラー訂正、デ
ィフタリープ８エラー補正等の処理を受けてデジタル−
アナログ（Ｄ／Ａ　）変換器１２６に導出される。

この場合、外部メモリ制御回路１２３ｆは上記データセ
レクト回路１２２ｊと共働して訂正に必要なデータが誉
き込まれている外部メモリド２７を制御することにより
、上記入出力制御回路１２３ａを介して訂正に必要なデ
ータを取シ込む如くなされている。

また、タイミングコントロール回Ｗｒｌ１３ｇは前記シ
ステムクロック生成口＊１２２ｐからのシステムクロッ
クに基いてエラー訂正および補正ならびにＤ／Ａ変換に
必要なタイミングコントロール信号を供給する如くなさ
れている。

また、ミューティング（検出）制御回路１２３ｈは上記
エラーポインタ制御回路１２３ｃからの出力またはシス
テムコントローラＩ　Ｊ　’Ｉｔ介シて与えられるコン
トロール信号に基いてエラー補正時およびＤＡＤ再生装
置の動作開始、終了時等に必要となる所定のンユーティ
ング制御をなすのに供せられている。゛ そして、上記り、／Ａ変換器１２６でアナログ信号に戻
されたオーディオ信号はローフ４スフィルタ１２８．増
幅器１２９を介してスピーカ１３０を奏鳴するのに供せ
られる。

つまシ、第１図に示される前記記録信号地理回路１３は
上記マ）　ＩＪソックス路１１６．再生信号処理系Ｊ、
Ｊ、Ｊｌ、同期領号検損器１１２　ｅ　＊同期信号保護
回路１２２・等よ多構成されるものである。前記被制御
信号生成回路１４は上記タイ″ｔング信号生成回路１２
２ｆに対応するもの・である。前記位相検出装置１５は
上記位相検出器１２２ｔに対応するものである。前記基
準信号発振回路１６は上記クリスタル発振器１２２ｎお
よびシステムクロック生成回路１２２ｐからなる部分に
対応するものである。前記回転速度制御装置は、上記部
用変調器１２２ｍに対応するものである。

以下図面を参照して、この発明の一実施例につき詳細に
説明する。

第４図はこの発明によるデジタルディスクプレーヤの位
相検出装置の構成を示すものである。

但し、第４図中第１図と同一部分には同一符号を付して
その説明を省略する。

すなわち、前記第１の分周期１５４の出力端は、ＡＰＣ
クロック制御回路１５５の入力端に接続されている。こ
のＡＰＣクロック制御回路１５５は、制御入力端が前記
ホールド回路１５２の制御入力端と共に前記エツジ検出
回路１５１の出力端に接続され、出力端がＡＰＣカウン
タ１５３のクロック入力端に接続されている。

１７− 上記ＡＰＣクロック制御回路１５５は、通常前記第１の
分局器１５４の出力するＡＰＣクロックをそのまま前記
ＡＰＣカウンタ１５３のクロック入力端に供給するもの
である。

また、例えば前起工、ジ検出回路１５ノにょシ被制御信
号の立上９エツジが検出されると、次のＡＰＣクロック
の立上りから上記ＡＰＣクロック制御回路１５６は、所
定数のＡＰＣクロック・９ルス上記ＡＰＣカウンタ１５
３のり゛ロック入力端に供給されるのを禁止する。そし
て、上記ＡＰＣクロック制御回路１５５は、ＡＰＣクロ
ックの倍の周波数であるＡＰＣ補正クロックを所定期間
上記ＡＰＣカウンタ１５３のクロック入力端に供給し、
供給が禁止されたＡＰＣクロックツＮルス数に対応する
値が上記ＡＰＣカウンタ１−６３の計数値に加えられる
ように動作した後、ＡＰＣクロックを上記ＡＰＣカウン
タ１５３のクロック入力端に供するもの−である。

尚、上記ＡＰＣ補正クロックは、ＡＰＣクロックの立上
ｐおよび立下シの各エツジを検出するこ−ｌト とにより容易に得ることができる。また、ＡＰＣカウン
タ１５３に供給を禁止するＡＰＣクロックパルス数は例
えばカウンタ等によ）所定の数だけ供給が禁止されるも
ので、ＡＰＣ補正クロックパルス数は供給が禁止された
ＡＰＣクロック・母ルス数の倍のパルス数だけ上記ＡＰ
Ｃカウンタ１５３に供給されるものである。

すなわち、以上のようをζ構成される位相検出装置１５
は、第５図に示すように、例えば時刻ｔｏにおいて、被
制御信号の立上シが検出されたとすると、ＡＰＣクロッ
ク制御回路１５５が次のＡＰＣクロックが立上る時刻ｔ
１からＡＰＣクロックの３周期に対応する期間Ｔ１だけ
ＡＰＣクロ、りをＡＰＣカウンタ１５３に供給すること
ｔ−禁止する。したがって、期間ＴｏおよびＴｓ’ｋｈ
わせた期間Ｔｌで、ＡＰＣカウンタ１５３の計数値は所
定の値を保持するものである。

これにより、ホールド回路１５２は、特に高速動作可能
な構成とされてなくてもＡＰＣカウンタ１５２の計数値
を記憶保持し、パルス幅変換回路１８１に供することが
可能である。

次に、期間ＴＩおよびＴｓが時刻１＝において終了する
と、ＡＰＣクロック制御回路Ｊ５５は、ＡＰＣ補正クロ
ックをムＰＣカウンタ１６３に期間Ｔ１と略同等の期間
（Ｔｓ）で出力し、ＡＰＣカウンタ１ＢＢの組数値を補
正する。そして、期間Ｔｓが時刻１．において終了する
と、ＡＰＣクロック制御回路１６５は、　ＡＰＣカウン
タにＡＰＣクロックｔ−ｎび供給する。これによｔ）　
ｓ　ＡＰＣカウンタＸ５３は、略一定の周期でＡＰＣク
ロックの循環区数動作をなすものであｐ、その循環係数
動作の周期が補償されたことになる。

したがって、この位相検出装＠１５は、デジタルデータ
信号とデジタルディスクプレーヤのシステムクロツク４
Ｎ号との位相差を高速で検出可能であ）、以って位相検
出装置１５全体の動作速度を向上させることができる。

ｔｆｃ％ＡＰＣカウンタ１５８の計数値を記憶保持動作
のタイ建ングを遅らせることができるので、ＡＰＣカウ
ンタ１５３には、動作速度が遅くても構成が簡単な例え
ば非同期カウンタ尋を用いることが可能である。

尚、この発明は上記実施例のみに限定されるものではな
く、例えばＡＰＣクロック制御回路は、常にＡＰＣクロ
ックが供給されるＡＰＣカウンタと同等の比較用カウン
タを備え、ＡＰＣカウンタに供給するＡＰＣクロックを
所定期間禁止した後、比較用カウンタの計数値とＡＰＣ
カウンタの計数値が一致する迄ＡＰＣ補正クロックを供
給するように構成することも可能である。

その他、棟々の変形や適用はこの発明の要旨を逸脱しな
い範囲で可能であることは貰う迄もない。

〔発明の効果〕

以上詳述したようにこの発明によれば、特に高速動作可
能な回路構成素子を要せず、容易な構成で高速動作を可
能とした良好なデジタルディスクプレーヤの位相検出装
置を提供することができる。

２１−

【図面の簡単な説明】

第１図は従来のデジタルディスクプレーヤの位相検出装
置を含むモータ制御系を示すブロック図、第２図ｔま第
１図の装置の動作を説明するために用いた図、第３図は
この発明が適用されるデジタルディスクプレーヤの構成
を示すブロック図、第４図はこの発明に係るデジタルデ
ィスクプレーヤの位相検出装置の一実施例を示すブロッ
ク図、第５図は第４図の装置の動作を説明するために用
いた図である。 １１・・・光学式ピ、クアッグ、１２・・・ディスク、
１３・・・記録信号処理回路、１４・・・被制御信号生
成回路、１５・・・位相検出装置、１５１・・・エツジ
検出回路、１５２・・・ホールド回路、１５３・・・Ａ
ＰＣカウンタ、１６４・・・第１の分周器、１５５・・
・ＡＰＣクロック制御回路、１６・・・基準信号発生回
路、１７・・・モータ、１８・・・回転速度制御装置、
１８１・・・パルス幅変換回路、１８２・・・第２０分
周器、１９・・・ローパスフィルタ。 ２２− 第２図 −５０７−

Claims (1)

【特許請求の範囲】
1. デジタルデータ信号が記録されたディスクに対し、前記
   デジタルデータ信号を読出すデジタルディスクプレーヤ
   に設けられ、読出した前記デジタルデータ信号の周波数
   成分から生成した被制御信号と前記デジタルディスクプ
   レーヤのシステムクロック信号との位相差をデジタル的
   に検出し、この位相差信号を前記ディスクの駆動用モー
   タの回転速度制御装置に供するデジタルディスクプレー
   ヤの位相検出装［において、前記システムクロック信号
   よシ生成した計数信号を所定数まで循環計数する第１の
   手段と、前記被制御信号の立上シエッジ乃至立下９エツ
   ジいずれかを検出する第２の手段と、この８１！２の手
   段によシ上記第１の手段における上記計数信号の計数動
   作を所定期間期禁止する第３の手段と、この第３の手段
   によｐ計数動作が禁止された状態での第１の手段の計数
   値を保持して前記回転速度制御装置に供する第４の手段
   と、上記第３の手段の動作が完了した状態で上記計数信
   号の計数動作を禁止された期間に計数されるべき値を上
   記第１の手段の計数値に加え、上記第１の手段の周期を
   補償する第５の手段とを具備してなることを特徴とする
   デジタルディスクプレーヤの位相検出装置。