JPS58219806A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPS58219806A JPS58219806A JP57101858A JP10185882A JPS58219806A JP S58219806 A JPS58219806 A JP S58219806A JP 57101858 A JP57101858 A JP 57101858A JP 10185882 A JP10185882 A JP 10185882A JP S58219806 A JPS58219806 A JP S58219806A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- capacitor
- output
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はテープレコーダ等の各種音響機器に使用する低
周波増幅回路に係り、簡単な構成で素早く正常な動作状
態に立上る優れた増幅回路を提供することを目的とする
ものである。[Detailed Description of the Invention] The present invention relates to a low frequency amplification circuit used in various audio equipment such as tape recorders, and an object of the present invention is to provide an excellent amplification circuit that has a simple configuration and can quickly be brought into a normal operating state. It is something to do.
2べ一、′
一般にテーク”レコーダに使用する増幅回路は録音釦や
再生釦を押圧操作し、これによって電源をオンとすると
直ちに正常な動作状態になるものが要求される。従来よ
り使用されているこの種の増幅回路は電源投入時の立上
りが必ずしも素早くなく録音、再生時にはそれぞれ最初
の部分が途切れてしまうという問題があった。2. Generally speaking, amplifier circuits used in take recorders are required to be in a normal operating state as soon as the record button or playback button is pressed and the power is turned on. This type of amplifier circuit does not always start up quickly when the power is turned on, and the problem is that the first portions of recording and playback are interrupted.
本発明は以上のような従来の欠点を除去するものであり
、電源投入から正常な動作状態になるまでのいわゆる立
上り時間を著しく短かくできる優れた増幅回路を提供す
るものである。The present invention eliminates the above-mentioned conventional drawbacks and provides an excellent amplifier circuit that can significantly shorten the so-called rise time from power-on to normal operation.
以下、本発明の増幅回路について一実施例の図面ととも
に説明する。図において、Dl、D2.R1゜R2はそ
れぞれ電源電圧Vccの%の電圧を得るだめの電圧源を
構成するダイオード、抵抗でありダイオードD1.抵抗
R1,R2,ダイオードD2はそれぞれ互に直列に接続
されている。Ql、Q2はそれぞれエミッタが互に接続
された差動増幅器を構成するトランジスタであり、一方
のトランジスタQ1のベースは抵抗R3を介して上記電
圧、源を構成す3ベージ
る抵抗R1と抵抗R2との接続点に接続され、同時に結
合コンデンサC1を介して信号入力端子aに接続されて
いる。Q3.D3はそれぞれカレントミラー回路を構成
するトランジスタ、ダイオードであり、上記差動増幅器
の能動負荷として作用するようにそれぞれ上記差動増幅
器を構成するトランジスタQ1.Q2のコレクタに接続
されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS The amplifier circuit of the present invention will be described below with reference to drawings of an embodiment. In the figure, Dl, D2. R1.R2 are a diode and a resistor, respectively, which constitute a voltage source for obtaining a voltage of % of the power supply voltage Vcc. Resistors R1, R2 and diode D2 are each connected in series. Ql and Q2 are transistors constituting a differential amplifier whose emitters are connected to each other, and the base of one transistor Q1 is connected to the above voltage via a resistor R3. , and at the same time, it is connected to the signal input terminal a via the coupling capacitor C1. Q3. D3 are a transistor and a diode, respectively, which constitute a current mirror circuit, and transistors Q1, . Connected to the collector of Q2.
Q4はベースが上記差動増幅器を構成する一方のトラン
ジスタQ1 のコレクタに接続された出力用のトラン
ジスタであり、その出力端すなわちコレクタは結合コン
デンサC3を介して出力端子すに接続されている。Q6
.Q6はそれぞれベースが電圧源を構成する抵抗R2と
ダイオードD2の接続点に接続された定電流源用のトラ
ンジスタであり、上記一方のトランジスタQ6のコレク
タは差動増幅器を構成するトランジスタQ1.Q2の共
通エミ゛ツタに、上記他方のトランジスタQ6のコレク
タは上記出力用トランジスタQ4のコレクタにそれぞれ
接続されている。尚、C2は出力用トランジスタQ4
のコレクタと差動増幅器を構成する一方のトランジスタ
Q1 のコレクタとの間に接続された位相補償用のコン
デンサ、R4,R5,C4は交流及び直流帰還回路を構
成する抵抗、コンデンサ。Q4 is an output transistor whose base is connected to the collector of one of the transistors Q1 constituting the differential amplifier, and whose output end, that is, the collector, is connected to the output terminal S via a coupling capacitor C3. Q6
.. Q6 is a constant current source transistor whose base is connected to the connection point of the resistor R2 and the diode D2, which constitute a voltage source, and the collector of one of the transistors Q6 is connected to the transistor Q1.Q6 which constitutes a differential amplifier. The collector of the other transistor Q6 is connected to the common emitter of the transistor Q2, and the collector of the output transistor Q4 is connected to the common emitter of the transistor Q2. In addition, C2 is an output transistor Q4
A phase compensation capacitor is connected between the collector of the transistor Q1 and the collector of one transistor Q1 forming the differential amplifier. R4, R5, and C4 are resistors and capacitors forming an AC and DC feedback circuit.
Q7は電源ラインと差動増幅器を構成する他方の゛トラ
ンジスタQ2のベースとの間に接続された出力トランジ
スタQ4の出力によって制御されるトランジスタC6は
電源端子Vccとアースとの間に接続されたコンデンサ
、SWは電源スィッチである。Q7 is controlled by the output of an output transistor Q4 connected between the power supply line and the base of the other transistor Q2 constituting the differential amplifier. A transistor C6 is a capacitor connected between the power supply terminal Vcc and ground. , SW is a power switch.
上記実施例において、今、トランジスタQ7がないもの
とする。この状態において電源スィッチSWをオンした
とすると次のような経過を経て増幅回路全体が正常な動
作状態になる。すなわち、電源スィッチSWをオンする
と先ず、ダイオードD1.D2抵抗R1,R2より成る
電圧源に所定の電流が流れる。しだがって、電圧源を構
成する抵抗R1と抵抗R2との接続点には電源スィッチ
SWのオンと同時に電源電圧Vccの%の電圧が現われ
る。そして、ここに現われた電圧は抵抗R3を介して差
動増幅器を構成する一方のトランジスタQ。In the above embodiment, it is assumed that transistor Q7 does not exist. If the power switch SW is turned on in this state, the entire amplifier circuit enters a normal operating state through the following process. That is, when the power switch SW is turned on, the diode D1. A predetermined current flows through a voltage source made up of D2 resistors R1 and R2. Therefore, a voltage of % of the power supply voltage Vcc appears at the connection point between the resistor R1 and the resistor R2 constituting the voltage source at the same time as the power switch SW is turned on. The voltage that appears here is applied to one transistor Q that constitutes a differential amplifier via a resistor R3.
6ページ
のベースに印加される。差動増幅器を構成する他方のト
ランジスタQ2のベースは帰還回路を構成する抵抗R6
,コンデンサC4を介してアースされており、この状態
では未だコンデンサC4が充電されていないためほぼア
ース電位にある。したがって差動増幅器を構成する一方
のトランジスタQ1はほぼ完全にオンの状態になり、出
力トランジスタQ4もほぼ完全にオンの状態になる。し
たがって、この状態では入力端子aより信号が印加され
たとしてもほとんど増幅作用がなく、増幅回路としその
機能を果たさない。出力トランジスタQ4がほぼ完全に
オンの状態にあるとそ7のコレクタ電位がほぼ電源電圧
Vccに近い状態にあ妬。したがってコンデンサC4は
抵抗R4,R6を介してこの電圧により充電が開始され
ることになる。コンデンサC4への充電が進行し差動増
幅器を構成する他方のトランジスタQ2のベース電位カ
一方のトランジスタQ1 のベース電位と同じように
電源電圧Vccの%になると差動増幅器が正常な動作状
態になり、出力用トランジスタQ4 も同様に正常な6
ベーン゛
動作状態にガる。すなわちトランジスタQ7がない場合
には差動増幅器を構成する他方のトランジスタQ2のベ
ース電位が電源電圧Vccの%になるまでに少なくとも
抵抗R4,R,、コンデンサC4に決定される一定時間
必要となり、それだけ増幅回路が正常な動作状態になる
のが遅れることになる0
具体的には増幅回路全体の利得を考慮して抵抗R4が数
1oKΩ、抵抗R6が数10〜数100ΩコンデンサC
4が数100μFに選ばれることが多いため、増幅回路
が正常な動作状態になるまでに数秒を必要とすることに
なる。Applied to the base of page 6. The base of the other transistor Q2 constituting the differential amplifier is connected to the resistor R6 constituting the feedback circuit.
, and is grounded via capacitor C4, and in this state, since capacitor C4 is not yet charged, it is almost at ground potential. Therefore, one transistor Q1 constituting the differential amplifier is almost completely turned on, and the output transistor Q4 is also almost completely turned on. Therefore, in this state, even if a signal is applied from the input terminal a, there is almost no amplification effect, and the circuit does not function as an amplifier circuit. When the output transistor Q4 is almost completely turned on, the collector potential of the output transistor Q4 is almost close to the power supply voltage Vcc. Therefore, capacitor C4 starts charging with this voltage via resistors R4 and R6. As charging of the capacitor C4 progresses and the base potential of the other transistor Q2 constituting the differential amplifier reaches % of the power supply voltage Vcc, the same as the base potential of the one transistor Q1, the differential amplifier enters a normal operating state. , output transistor Q4 is also normal 6
The vane is in working condition. In other words, if there is no transistor Q7, at least a certain period of time determined by resistors R4, R, and capacitor C4 is required for the base potential of the other transistor Q2 constituting the differential amplifier to reach % of the power supply voltage Vcc. This will cause a delay in the amplifier circuit returning to its normal operating state.Specifically, considering the gain of the entire amplifier circuit, the resistor R4 should be several tens of kilohms, and the resistor R6 should be a capacitor C of several tens to hundreds of ohms.
4 is often selected to be several hundred μF, so it takes several seconds for the amplifier circuit to become in a normal operating state.
ところが上記実施例によればトランジスタQ7が挿入さ
れているだめ、出力トランジスタQ4がオンした瞬間に
上記トランジスタQ7がオンすることになり、上記トラ
ンジスタQ7.抵抗R6を介して直ちに電源電圧Vcc
がコンデンサC4に印加されることになシ、差動増幅器
を構成する他方のトランジスタQ5のベース電位を素早
く電源電圧Vccの%にすることができる。すなわち、
この場7ページ
合にはトランジスタQ7が充分な充電電流を流し得る動
作状態の時、定数(抵抗R6,コンデンサC4によって
決定される時定数)と、トランジスタQ7のベース・エ
ミッタ間電圧が0.7V以下になり、トランジスタQ7
が非動作状態になったときの時定数(抵抗R4,R6コ
ンデンサ18によって決定される時定数)との差によっ
てコンデンサC4が電源電圧VccO%の電位まで充電
される時間が決定されるためトランジスタQ7がない場
合に比して著しく早く増幅回路全体を正常な動作状態に
することができる。たとえば抵抗R4、R6の値をそれ
ぞれ数1oKΩ、数10〜数100Ω)コンデンサC4
の値を数1001t Fに選んだとすると正常な、動作
状態になるまでの時間を約数100m秒にすることがで
きトランジスタQ7がない場合に比して約10分の1に
することができる。However, according to the above embodiment, since the transistor Q7 is inserted, the transistor Q7 is turned on at the moment the output transistor Q4 is turned on, and the transistor Q7. The power supply voltage Vcc is immediately applied via the resistor R6.
is applied to the capacitor C4, the base potential of the other transistor Q5 constituting the differential amplifier can be quickly brought to % of the power supply voltage Vcc. That is,
In this case, on page 7, when transistor Q7 is in an operating state where sufficient charging current can flow, the constant (time constant determined by resistor R6 and capacitor C4) and the base-emitter voltage of transistor Q7 are 0.7V. becomes below, transistor Q7
Since the time constant for capacitor C4 to charge up to the potential of power supply voltage VccO% is determined by the difference between the time constant (time constant determined by resistor R4 and R6 capacitor 18) when transistor Q7 becomes inactive, The entire amplifier circuit can be put into a normal operating state much faster than in the case where there is no amplifier. For example, the values of resistors R4 and R6 are several tens of kilohms, several tens to hundreds of ohms) capacitor C4
If the value of is selected to be several 1001 tF, the time required to reach the normal operating state can be reduced to approximately several 100 milliseconds, which is approximately one-tenth of the time required without transistor Q7.
以上実施例により明らかなように、本発明の増幅回路に
よれば簡単な構成で定常な動作状態になるまでの時間を
著しく短かくすることができ、実用上きわめて有利なも
のである。As is clear from the above embodiments, the amplifier circuit of the present invention can significantly shorten the time required to reach a steady operating state with a simple configuration, and is extremely advantageous in practice.
1網I]U38−219806伯)1 network I] U38-219806 count)
図は本発明の増幅回路における一実施例の電気的結線線
図である。
D〜D ・・・・・・ダイオード、QlS−o7o・…
ト 3
ランジスタ、R++R・…・・抵抗、C1〜C6・・…
5
コンデン(II−1SW・・・・・・ 電源スインf、
1 me・・・・入力端子、b・・・・・・出力端子。
代理人の氏名 弁理士 中 尾 敏・ 男 ほか1名手
続補正書
1事件の表示
昭和57年特許願第10185J3号
2発明の名称
増幅回路
3補正をする者
事件との関係 特 許 出 願 人
2住 所 大阪府門真市大字門真1006番地名
称 (582)松下電器産業株式会社代表者 山
下 俊 彦
4代理人 〒571
住 所 大阪府門真市大字門真1006番地松下電器
産業株式会社内
6、補正の内容
(1)明細書第7頁第2行の「時、定数」を「ときの時
定数」に訂正します。
(2)同第7頁第7行の「との差によって」を「の両方
によって」に訂正します。The figure is an electrical wiring diagram of one embodiment of the amplifier circuit of the present invention. D~D...Diode, QlS-o7o...
3 Transistor, R++R...Resistance, C1 to C6...
5 Condenser (II-1SW... Power switch f,
1 me...Input terminal, b...Output terminal. Name of agent Patent attorney Satoshi Nakao (Male) and one other person Written amendment 1 Description of the case 1982 Patent Application No. 10185J3 2 Name of the invention Amplifier circuit 3 Person making the amendment Relationship with the case Patent applicant 2 Address: 1006 Kadoma, Kadoma City, Osaka Prefecture
Name (582) Matsushita Electric Industrial Co., Ltd. Representative Toshihiko Yamashita 4 Agent 571 Address 6, Matsushita Electric Industrial Co., Ltd., 1006 Oaza Kadoma, Kadoma City, Osaka Contents of the amendment (1) Specification page 7 Correct "time, constant" in the second line to "time constant". (2) On page 7, line 7, "by the difference between" is corrected to "by both."
Claims (1)
力信号を印加し、他方のトランジスタのベースに上記差
動増幅器の後段に接続された出力トランジスタの出力の
一部を抵抗、コンデンサより成る帰還回路を介して帰還
するように構成すると共に上記差動増幅器を構成する他
方のトランジスタのベースと電源との間に上記出力トラ
ンジスタの出力によって制御される別のトランジスタを
接続し、上記帰還回路を構成する上記コンデンサを電源
投入時に上記別のトランジスタを介して素早く充電する
ように構成した増幅回路。An input signal is applied to the base of one of the transistors constituting the differential amplifier, and a feedback circuit consisting of a resistor and a capacitor is connected to the base of the other transistor, and a portion of the output of the output transistor connected to the latter stage of the differential amplifier is connected to the base of the other transistor. and another transistor controlled by the output of the output transistor is connected between the base of the other transistor constituting the differential amplifier and the power supply, and the above-mentioned An amplifier circuit configured to quickly charge a capacitor via the above-mentioned another transistor when power is turned on.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57101858A JPS58219806A (en) | 1982-06-14 | 1982-06-14 | Amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57101858A JPS58219806A (en) | 1982-06-14 | 1982-06-14 | Amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58219806A true JPS58219806A (en) | 1983-12-21 |
Family
ID=14311712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57101858A Pending JPS58219806A (en) | 1982-06-14 | 1982-06-14 | Amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58219806A (en) |
-
1982
- 1982-06-14 JP JP57101858A patent/JPS58219806A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6013324B2 (en) | Direct-coupled power amplifier circuit | |
JPS5836015A (en) | Electronic variable impedance device | |
JPS58219806A (en) | Amplifier circuit | |
JP2933443B2 (en) | Positive and negative waveform separation circuit | |
JPH0161247B2 (en) | ||
JP3530326B2 (en) | Amplifier | |
JPH01268302A (en) | Amplifier circuit | |
JPS643363B2 (en) | ||
JP2725290B2 (en) | Power amplifier circuit | |
JPS58215105A (en) | Amplifying circuit | |
JPS6031298Y2 (en) | Transient noise prevention circuit | |
JP2572758B2 (en) | DC regeneration circuit | |
JPH02137506A (en) | Shock noise prevention circuit | |
JPH0421940B2 (en) | ||
JPS62234406A (en) | Power amplifier circuit | |
JPS6252489B2 (en) | ||
JPH0449701Y2 (en) | ||
JPS6373706A (en) | Amplifier circuit device | |
JPH0226808B2 (en) | ||
JPS62281605A (en) | Voice output amplifier circuit | |
JPH0161248B2 (en) | ||
JPS6033616Y2 (en) | Amplifier | |
JPS6122484B2 (en) | ||
JPH0345568B2 (en) | ||
JPH0216047B2 (en) |