JPH0226808B2 - - Google Patents

Info

Publication number
JPH0226808B2
JPH0226808B2 JP57007110A JP711082A JPH0226808B2 JP H0226808 B2 JPH0226808 B2 JP H0226808B2 JP 57007110 A JP57007110 A JP 57007110A JP 711082 A JP711082 A JP 711082A JP H0226808 B2 JPH0226808 B2 JP H0226808B2
Authority
JP
Japan
Prior art keywords
transistor
resistor
circuit
current
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57007110A
Other languages
Japanese (ja)
Other versions
JPS58124312A (en
Inventor
Shigeru Nakajima
Makoto Fukuyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Panasonic Holdings Corp
Original Assignee
Mitsubishi Electric Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Matsushita Electric Industrial Co Ltd filed Critical Mitsubishi Electric Corp
Priority to JP711082A priority Critical patent/JPS58124312A/en
Publication of JPS58124312A publication Critical patent/JPS58124312A/en
Publication of JPH0226808B2 publication Critical patent/JPH0226808B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 本発明はテープレコーダの録音用増巾器等に使
用するALC回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an ALC circuit used in a recording amplifier of a tape recorder or the like.

一般にテープレコーダにおいて、録音時に、マ
イク等から過大信号が入力されると録音信号が大
きく歪むことがあるのでこれをさけるため録音信
号にALCをかけることが行なわれている。
Generally, in a tape recorder, when an excessive signal is input from a microphone or the like during recording, the recorded signal may be greatly distorted. To avoid this, ALC is applied to the recorded signal.

本発明は直流的に直結された可変インピーダン
ス素子を持つ少くとも一つ以上の低周波増巾回路
とこの低周波増巾回路の出力電圧と比較しうる基
準電圧源と、この基準電圧源の基準電圧と上記低
周波増巾回路の出力電圧とを比較する比較回路と
を有し、この比較回路の出力信号により上記可変
インピーダンス素子を制御するようにしたALC
回路に係り上記比較回路を各々のエミツタに少く
とも一つ以上のダイオードを直列に接続した差動
増巾器で構成し、このことによつて入力レベルの
増加に伴なうALC動作を著しくなめらかに作動
し始めるようにしたことを特徴とするものであ
る。特に入力レベルがALCの動作し始める点で
の不都合、即ちALCのかかり始める入力レベル
において、さらに少しでも大きな入力レベルを印
加すると急激にALC回路が作動し、録音信号の
出力レベルが規定の値よりも小さくなつてしまう
等の問題を防止するための集積回路に適した
ALC回路を提供することを目的とするものであ
る。
The present invention provides at least one low frequency amplification circuit having a variable impedance element directly connected to it in terms of direct current, a reference voltage source with which the output voltage of the low frequency amplification circuit can be compared, and a reference voltage source for the reference voltage source. ALC comprising a comparison circuit that compares the voltage with the output voltage of the low frequency amplification circuit, and controlling the variable impedance element using the output signal of the comparison circuit.
Regarding the circuit, the above comparator circuit is composed of a differential amplifier with at least one diode connected in series to each emitter, and this makes the ALC operation extremely smooth as the input level increases. It is characterized in that it starts operating immediately. In particular, there is a problem with the input level at which ALC begins to operate, that is, if an even slightly larger input level is applied at the input level where ALC begins to operate, the ALC circuit will suddenly operate, causing the output level of the recording signal to exceed the specified value. suitable for integrated circuits to prevent problems such as becoming too small.
The purpose is to provide an ALC circuit.

以下本発明に基づく一実施例を図面を用いて詳
細に説明する。
An embodiment based on the present invention will be described in detail below with reference to the drawings.

第1図は本発明のALC回路をステレオテープ
レコーダ用ALC付録音増巾器の集積回路に適用
した場合の具体的な電気的結線図を示している。
FIG. 1 shows a specific electrical wiring diagram when the ALC circuit of the present invention is applied to an integrated circuit of an ALC-equipped recording amplifier for a stereo tape recorder.

第1図に示すALC付録音増巾器は、可変イン
ピーダンス素子Eが直流的に直結された初段入力
回路を持つ少くとも一つ以上の低周波増巾回路A
と、この低周波増巾回路Aの出力電圧と比較しう
る基準電圧源Bと、この基準電圧源Bにより発生
する基準電圧と上記低周波増巾回路Aの出力電圧
とを比較する比較回路Cと、この比較回路Cの出
力信号を増巾し、可変インピーダンス素子Eを駆
動するための駆動回路Dより構成されている。そ
して、上記比較回路Cは各々のエミツタに少くと
も一つ以上のダイオードD5,D6,D7,D8が直列
に挿入された差動増巾器Q23,Q24,Q26,Q27
より構成されている。
The recording amplifier with ALC shown in FIG.
, a reference voltage source B that can be compared with the output voltage of the low frequency amplification circuit A, and a comparison circuit C that compares the reference voltage generated by the reference voltage source B with the output voltage of the low frequency amplification circuit A. and a drive circuit D for amplifying the output signal of this comparison circuit C and driving the variable impedance element E. The comparator circuit C includes differential amplifiers Q 23 , Q 24 , Q 26 , Q in which at least one diode D 5 , D 6 , D 7 , D 8 is inserted in series in each emitter. It is composed of 27 people.

第1図に示すALC付録音増巾器はステレオテ
ープレコーダ用のALC付録音増巾器として適用
したものであり、低周波増巾器A及び可変インピ
ーダンス素子Eは各々左右各チヤンネルに1つづ
つ設けられている。
The recording amplifier with ALC shown in Fig. 1 is applied as a recording amplifier with ALC for a stereo tape recorder, and the low frequency amplifier A and the variable impedance element E are one each for each left and right channel. It is provided.

第1図において3は電源端子、1,9は各々左
チヤンネル、右チヤンネルの信号入力端子であり
マイク等の信号源抵抗Rgをもつ信号源Sigよりカ
ツプリングコンデンサC1,C7を介して信号が入
力される。5,7は各々左チヤンネル、右チヤン
ネルの信号出力端子であり、RLは次段の入力イ
ンピーダンスと等価な値をもつ負荷抵抗であり
各々カツプリングコンデンサC4,C5を介して出
力信号が取り出される。2,8は各々左チヤンネ
ル、右チヤンネルの低周波増巾回路Aの交流負帰
還用端子でありC2,C6は直流分離用のコンデン
サーであり、RNFは各々低周波増巾回路A内の抵
抗R12と共に交流負帰還量を決定するための抵抗
であり、低周波増巾回路Aの交流利得を決定して
いる。
In Fig. 1, 3 is a power supply terminal, 1 and 9 are signal input terminals for the left channel and right channel, respectively, and a signal is sent from a signal source Sig having a signal source resistance Rg such as a microphone via coupling capacitors C 1 and C 7 . is input. 5 and 7 are signal output terminals for the left channel and right channel, respectively, and R L is a load resistance with a value equivalent to the input impedance of the next stage, and the output signal is output via coupling capacitors C 4 and C 5 , respectively. taken out. 2 and 8 are the AC negative feedback terminals of the low frequency amplification circuit A for the left channel and the right channel, respectively, C 2 and C 6 are capacitors for DC separation, and R NF is the terminal in the low frequency amplification circuit A, respectively. This is a resistor for determining the amount of AC negative feedback together with the resistor R12 , and determines the AC gain of the low frequency amplification circuit A.

4はリツプルフイルタ用のコンデンサC3を接
続するための端子であり、抵抗R11と共に電源端
子3に印加された電源電圧中のリツプル成分を除
去するために設けられている。
4 is a terminal for connecting a capacitor C3 for a ripple filter, and is provided to remove ripple components in the power supply voltage applied to the power supply terminal 3 together with a resistor R11 .

10はALC信号を増巾し可変インピーダンス
素子Eを駆動するための駆動回路D内に設けられ
た端子であり、C8及びRTはALC信号を平滑する
と共に、ALCのアタツク、リカバリーの各々の
時定数を決定するためのものである。
10 is a terminal provided in the drive circuit D for amplifying the ALC signal and driving the variable impedance element E, and C8 and R T are terminals for smoothing the ALC signal and controlling each of the attack and recovery of the ALC. This is for determining the time constant.

6は接地端子である。 6 is a ground terminal.

以下、回路素子の接続及び電気的動作の説明を
行う。主に左チヤンネルだけの説明を行うが右チ
ヤンネルも同様に動作する。
The connections and electrical operations of the circuit elements will be explained below. We will mainly explain only the left channel, but the right channel operates in the same way.

R1はALC動作時に可変インピーダンス素子E
であるトランジスタQ1,Q2と共に入力信号を分
割させるための抵抗でありその値は約数KΩであ
る。Q1,Q2はALC動作時に入力信号が歪むのを
軽減させるために各々、コレクタ、エミツタを逆
に接続してある。
R1 is variable impedance element E during ALC operation
It is a resistor for dividing the input signal together with the transistors Q 1 and Q 2 , and its value is about several KΩ. The collectors and emitters of Q 1 and Q 2 are reversely connected to reduce input signal distortion during ALC operation.

R2はトランジスタQ5のベースバイアスを与え
るための抵抗であり、R1と共に減衰を少なくす
るため高抵抗値(50KΩ程度)に設定してある。
トランジスタQ4及びQ5はコンプリメンタリー差
動入力段を構成し、トランジスタQ5のコレクタ
は接地され、ベースは抵抗R1を介して入力端子
1に接続されていると共に抵抗R2によりバイア
スされており、入力信号が印加される。そして、
エミツタはトランジスタQ4のエミツタに接続さ
れている。トランジスタQ4のベースは帰還抵抗
R12を介して直流帰還されていると共に交流帰還
決定用端子2に接続され、且つ帰還電流決定用の
トランジスタQ6のコレクタに接続される。R12
帰還用の抵抗であり、交流帰還用抵抗RNFと共に
低周波増巾回路Aの交流利得を決定する。そし
て、その帰還電流により発生する電位降下により
トランジスタQ4のベースに直流帰還をほどこし
ている。ダイオード接続されたトランジスタQ8
と、エミツタに抵抗R3が接続されたトランジス
タQ3はカレントミラー回路を構成し、ミラー比
は抵抗R3により決定されている。抵抗R3により
決定されたトランジスタQ3のコレクタ電流はト
ランジスタQ4,Q5で構成されるコンプリメンタ
リー差動増巾回路に供給されると共にトランジス
タQ3のコレクタは上記コンプリメンタリー差動
増巾回路の能動負荷となつている。
R2 is a resistor for providing base bias to the transistor Q5 , and together with R1, it is set to a high resistance value (approximately 50KΩ) to reduce attenuation.
Transistors Q 4 and Q 5 constitute a complementary differential input stage, the collector of transistor Q 5 is grounded, the base is connected to input terminal 1 via resistor R 1 and biased by resistor R 2 . and an input signal is applied. and,
The emitter is connected to the emitter of transistor Q4 . The base of transistor Q4 is a feedback resistor
It is fed back via R12 and is connected to the AC feedback determining terminal 2, and is also connected to the collector of the feedback current determining transistor Q6 . R12 is a feedback resistor, and together with the AC feedback resistor RNF , determines the AC gain of the low frequency amplification circuit A. The potential drop generated by the feedback current provides DC feedback to the base of transistor Q4 . Diode connected transistor Q8
A transistor Q 3 whose emitter is connected to a resistor R 3 constitutes a current mirror circuit, and the mirror ratio is determined by the resistor R 3 . The collector current of transistor Q 3 determined by resistor R 3 is supplied to the complementary differential amplification circuit composed of transistors Q 4 and Q 5 , and the collector of transistor Q 3 is connected to the complementary differential amplification circuit described above. It has become an active load.

トランジスタQ6,Q10,Q11,Q7、ダイオード
D1、抵抗R4,R5,R6は低周波増巾回路Aの出力
端子5の直流電位VOが電源電圧Vccに係わらず
その中点の電位、即ちVcc/2の電位になるよう
構成され、設定するための電流源を構成してい
る。
Transistors Q 6 , Q 10 , Q 11 , Q 7 , diodes
D 1 , resistors R 4 , R 5 , and R 6 are arranged so that the DC potential V O of the output terminal 5 of the low frequency amplification circuit A becomes the midpoint potential, that is, the potential of Vcc/2, regardless of the power supply voltage Vcc. Configure and configure the current source for setting.

トランジスタQ7のベースは上記電流源に電源
端子3からの電源電圧のリツプル成分が混入する
のを防止するため、抵抗R11、コンデンサC3で上
記リツプル成分を除去した後、抵抗R11を介して
ベースバイアスされている。そしてトランジスタ
Q7のエミツタには、ダイオードD1と抵抗R5
各々直列に接続されており、上記電流源の電流を
決定している。トランジスタQ6,Q10の各々のベ
ースはトランジスタQ11のエミツタに接続され、
各々のエミツタは同じ値の抵抗R4,R6を介して
接地されている。トランジスタQ6のコレクタは
トランジスタQ4のベースに接続されると共に、
帰還抵抗R12に接続されている。一方トランジス
タQ10のコレクタはトランジスタQ11のベースに
接続されると共に抵抗R5の一端に接続されてい
る。
In order to prevent the ripple component of the power supply voltage from the power supply terminal 3 from entering the current source, the base of the transistor Q7 is connected to the current source through the resistor R11 after removing the ripple component with the resistor R11 and the capacitor C3 . They are base biased. and transistor
A diode D 1 and a resistor R 5 are each connected in series to the emitter of Q 7 to determine the current of the current source. The bases of each of transistors Q 6 and Q 10 are connected to the emitter of transistor Q 11 ,
Each emitter is grounded via resistors R 4 and R 6 of the same value. The collector of transistor Q 6 is connected to the base of transistor Q 4 and
Connected to feedback resistor R12 . On the other hand, the collector of transistor Q10 is connected to the base of transistor Q11 and to one end of resistor R5 .

今上記構成において、各トランジスタのベー
ス・エミツタ間の電圧VBEを一定とし、各トラン
ジスタのβが非常に大きいとして、各々のベース
電流を無視すると、抵抗R5に流れる電流iは電
源電圧VccからトランジスタQ7のVBEとダイオー
ドD1の順方向電圧(ダイオードD1がトランジス
タをダイオード接続したもので構成されていると
するとVBE)、トランジスタQ11のVBE、トランジ
スタQ10のVBE、を差し引いた電圧をR5で割つた
ものである。ここで抵抗R6に発生する電圧は電
源電圧Vccに比較し無視できるものとすると i=(Vcc−4VBE)/R5となる。
Now, in the above configuration, if the voltage V BE between the base and emitter of each transistor is constant, β of each transistor is very large, and the base current of each transistor is ignored, the current i flowing through the resistor R 5 is from the power supply voltage Vcc. V BE of transistor Q 7 and forward voltage of diode D 1 (V BE if diode D 1 consists of a diode-connected transistor), V BE of transistor Q 11 , V BE of transistor Q 10 , divided by R5 . Assuming that the voltage generated across the resistor R6 can be ignored compared to the power supply voltage Vcc, then i=(Vcc- 4VBE )/ R5 .

そしてトランジスタQ10,Q6のベースは共通に
接続されており又抵抗R4,R6は同じ値であるの
でトランジスタQ6のコレクタ電流もiとなり、
抵抗R12を流れる。よつて出力端子5の直流電圧
VOは抵抗R12に発生する電圧降下とトランジスタ
Q4のVBEとトランジスタQ5のVBEを加算したもの
となる。
Since the bases of transistors Q 10 and Q 6 are connected in common and the resistors R 4 and R 6 have the same value, the collector current of transistor Q 6 is also i,
Flows through resistance R 12 . Therefore, the DC voltage at output terminal 5
V O is the voltage drop across resistor R 12 and the transistor
It is the sum of the V BE of Q 4 and the V BE of transistor Q 5 .

即ち VO={(Vcc−4VBE)/R5}×R12+2VBE ここで、R5≒2R12となるよう設定すると、 VO≒1/2Vcc−2VBE+2VBE≒1/2Vcc となり、電源電圧Vccにかかわりなく常に、出力
端子5の直流電圧VOを電源電圧の中点電圧とす
ることができる。
That is, V O = {(Vcc−4V BE )/R 5 }×R 12 +2V BEHere , if we set R 5 ≒2R 12 , then V O ≒1/2Vcc−2V BE +2V BE ≒1/2Vcc. , the DC voltage V O at the output terminal 5 can always be set to the midpoint voltage of the power supply voltage, regardless of the power supply voltage Vcc.

次にトランジスタQ11のエミツタに接続されて
いる抵抗R7でそのコレクタ電流が決定される。
抵抗R7の両端の電圧は電源電圧にかかわらずほ
ぼVBEに保持されるのでそのコレクタ電流も一定
となり、トランジスタQ8,Q3、抵抗R3でカレン
トミラーされるのでトランジスタQ4,Q5で構成
されるコンプリメンタリー差動増巾回路に供給さ
れる電流も一定となり、トランジスタQ5のベー
ス電流と抵抗R2で生じるベース電圧も電源電圧
にかかわらず一定となる。
The collector current of the transistor Q11 is then determined by the resistor R7 connected to the emitter of the transistor Q11.
Since the voltage across resistor R 7 is maintained at approximately V BE regardless of the power supply voltage, its collector current is also constant, and the current is mirrored by transistors Q 8 , Q 3 and resistor R 3 , so transistors Q 4 , Q 5 The current supplied to the complementary differential amplification circuit consisting of is also constant, and the base current of transistor Q 5 and the base voltage generated by resistor R 2 are also constant regardless of the power supply voltage.

端子1に印加された入力信号は、トランジスタ
Q5,Q4で構成されるコンプリメンタリー差動回
路でトランジスタQ3を負荷として増巾されトラ
ンジスタQ12のベースに印加される。トランジス
タQ12のコレクタは電源端子3に接続され、エミ
ツタはその電流源となる定電流トランジスタQ39
のコレクタに接続されている。信号はトランジス
タQ12のエミツタに出力され、トランジスタQ13
のベースに印加される。トランジスタQ13、抵抗
R9,R10は反転増巾器を構成する。トランジスタ
Q13のコレクタに接続されている抵抗R10がその
エミツタ電流を決定し、エミツタに接続されてい
る抵抗R9と上記抵抗R10でほゞその利得が決定さ
れている。出力信号は抵抗R10の両端に取り出さ
れ、トランジスタQ15のベースに印加され、トラ
ンジスタQ14、ダイオードD2,D3を負荷としてそ
のコレクタに出力される。トランジスタQ14のベ
ースは、ダイオード接続されたトランジスタQ8
と共にカレントミラー回路を構成しており、ダイ
オードD2,D3、トランジスタQ15のコレクタをバ
イアスしている。トランジスタQ14のコレクタは
トランジスタQ15の能動負荷となる。
The input signal applied to terminal 1 is the transistor
A complementary differential circuit consisting of Q 5 and Q 4 amplifies the signal using transistor Q 3 as a load and applies it to the base of transistor Q 12 . The collector of transistor Q 12 is connected to power supply terminal 3, and the emitter is a constant current transistor Q 39 that serves as its current source.
connected to the collector. The signal is output to the emitter of transistor Q 12 and is output to the emitter of transistor Q 13
applied to the base of Transistor Q 13 , resistor
R 9 and R 10 constitute an inverting amplifier. transistor
The resistor R10 connected to the collector of Q13 determines its emitter current, and the resistor R9 connected to the emitter and the resistor R10 determine its gain. The output signal is taken out across the resistor R10 , applied to the base of the transistor Q15 , and output to its collector with the transistor Q14 and diodes D2 and D3 as loads. The base of transistor Q 14 is diode-connected transistor Q 8
Together, they form a current mirror circuit, biasing the diodes D 2 and D 3 and the collector of the transistor Q 15 . The collector of transistor Q14 becomes the active load of transistor Q15 .

トランジスタQ15のコレクタは、PNP型トラン
ジスタQ17とNPN型トランジスタQ18を図のよう
に組み合わせた複合トランジスタの一方のトラン
ジスタQ17のベースに接続されている。トランジ
スタQ14のコレクタはトランジスタQ16のベース
に接続され、各々トランジスタQ15により増巾さ
れた信号が印加されトランジスタQ16のエミツタ
及びトランジスタQ17のエミツタとトランジスタ
Q18のコレクタの接続点つまり出力端子5に出力
され、負荷抵抗RLに交流出力信号として取り出
される。
The collector of transistor Q15 is connected to the base of transistor Q17 , one of the composite transistors in which PNP type transistor Q17 and NPN type transistor Q18 are combined as shown in the figure. The collector of transistor Q14 is connected to the base of transistor Q16 , and a signal amplified by transistor Q15 is applied to the emitter of transistor Q16 and the emitter of transistor Q17 , respectively.
It is output to the connection point of the collector of Q 18 , that is, the output terminal 5, and taken out as an AC output signal to the load resistor R L.

Cは位相補償用のコンデンサーである。 C is a phase compensation capacitor.

上記出力信号はALC回路の比較回路Cを構成
する差動増巾器Q26,Q27の内トランジスタQ27
ベースに入力されるよう接続されている。
The output signal is connected to be input to the base of transistor Q 27 of differential amplifiers Q 26 and Q 27 that constitute comparator circuit C of the ALC circuit.

トランジスタQ26,Q27の各々のエミツタは
各々ダイオードD7,D8を介しそのカソード側を
共通とし、電流源であるトランジスタQ28のコレ
クタに接続されている。トランジスタQ28,Q30
抵抗R16,R17はカレントミラー回路を構成して
おり、トランジスタQ29のコレクタからダイオー
ド接続されたトランジスタQ30に供給される。ト
ランジスタQ26のベースは基準電圧源Bの基準電
圧出力トランジスタQ32のエミツタに接続されて
いる。トランジスタQ26のコレクタは直接電源に
接続されている。一方トランジスタQ27のコレク
タは負荷抵抗R14を介して電源に接続されてい
る。
The emitters of transistors Q 26 and Q 27 have their cathodes in common via diodes D 7 and D 8 , respectively, and are connected to the collector of transistor Q 28 , which is a current source. Transistors Q 28 , Q 30 ,
Resistors R 16 and R 17 constitute a current mirror circuit, which is supplied from the collector of transistor Q 29 to diode-connected transistor Q 30 . The base of transistor Q26 is connected to the emitter of reference voltage output transistor Q32 of reference voltage source B. The collector of transistor Q 26 is connected directly to the power supply. On the other hand, the collector of transistor Q27 is connected to the power supply via load resistor R14 .

今上記のように各々のエミツタにダイオードを
直列に挿入した差動増巾器Q27,Q26のベース電
圧を各々V1,V2とし、定電流用トランジスタQ28
のコレクタ電流IOとするとトランジスタQ27のコ
レクタ電流はIcは IcIO/{1+expq/2KT(V1−V2)} ……(1) となる。
Now let the base voltages of the differential amplifiers Q 27 and Q 26 with diodes inserted in series in their emitters as described above be V 1 and V 2 respectively, and the constant current transistor Q 28
When the collector current I O of the transistor Q 27 is I c , the collector current I c is I c I O /{1+expq/2KT (V 1 −V 2 )} (1).

他方、今差動増巾器のエミツタにダイオード
D7,D8がなく直接各々共通接続されトランジス
タQ28のコレクタに接続されているとすると Ic=IO/{1+expq/KT(V1−V2)}……(2) となる。
On the other hand, a diode is now placed on the emitter of the differential amplifier.
Assuming that D 7 and D 8 are not present and are directly connected in common and connected to the collector of transistor Q 28 , I c =I O /{1+expq/KT (V 1 −V 2 )} (2).

上記(1)、(2)式の(V1−V2)対Icの比較をそれ
ぞれ第2図イ,ロに示す。
A comparison of (V 1 −V 2 ) versus I c in the above equations (1) and (2) is shown in FIGS. 2A and 2B, respectively.

第2図ロより明らかなようにダイオードD7
D8を付加して第1図に示すように比較回路Cを
構成することにより、差動増巾器Q26,Q27
各々のベースに印加される電圧(V1−V2)に対
するIcの変化即ちトランジスタQ27のコレクタ電
流の変化がゆるくなる。
As is clear from Fig. 2B, the diode D 7 ,
By adding D 8 and configuring the comparator circuit C as shown in FIG . 1 , I The change in c , that is, the change in the collector current of transistor Q27 becomes slower.

基準電圧源Bは基本的にトランジスタQ38
Q36,Q37,Q32、抵抗R20,R21より構成されてい
る。
The reference voltage source B is basically a transistor Q 38 ,
It consists of Q 36 , Q 37 , Q 32 and resistors R 20 and R 21 .

トランジスタQ38のベースは、出力基準電圧に
電源のリツプル成分が混入するのを防止するた
め、抵抗R11、コンデンサC3で上記リツプル成分
を除去した後、抵抗R11を介してベースバイアス
されている。
The base of the transistor Q38 is biased through the resistor R11 after removing the ripple component with the resistor R11 and capacitor C3 to prevent the ripple component of the power supply from being mixed into the output reference voltage. There is.

抵抗R20,R21は同じ値の抵抗とし、VBE(約
0.7V)が電源電圧に比較し充分小さいとすると、
抵抗R20,R21の接続点は電源電圧にかかわりな
く、ほぼ電源電圧の中点電圧1/2Vccとなる。
Resistors R 20 and R 21 should have the same value, and V BE (approximately
0.7V) is sufficiently small compared to the power supply voltage,
The connection point between the resistors R 20 and R 21 becomes approximately 1/2 Vcc of the midpoint voltage of the power supply voltage, regardless of the power supply voltage.

トランジスタQ32のベースが、上記抵抗R20
R21の接続点に接続されており、エミツタは定電
流電源用トランジスタQ31のコレクタに接続され
ており、トランジスタQ32のエミツタ電流を供給
している。よつてトランジスタQ32のエミツタ電
位はほとんど電源電圧にかかわらずVcc/2+0.7V となり基準電圧として取り出され、トランジスタ
Q26のベースに印加される。
The base of transistor Q 32 is connected to the above resistor R 20 ,
It is connected to the connection point of R21 , and its emitter is connected to the collector of constant current power supply transistor Q31 , and supplies the emitter current of transistor Q32 . Therefore, the emitter potential of transistor Q32 becomes Vcc/2+0.7V almost regardless of the power supply voltage, which is taken out as the reference voltage, and the transistor
Applied to the base of Q 26 .

トランジスタQ33,Q34,Q35,Q36,Q37ダイオ
ードD10,D9は定電流源を構成しており、抵抗
R19,R18でその電流値が決定される。抵抗R19
決定された電流はダイオードD10、トランジスタ
Q35を介してカレントミラーされトランジスタ
Q35のコレクタからトランジスタQ34に供給され、
続いて抵抗R18で決定された電流はダイオードD9
とトランジスタQ31,Q29でカレントミラーされ
る。
Transistors Q 33 , Q 34 , Q 35 , Q 36 , Q 37 diodes D 10 , D 9 constitute a constant current source, and the resistor
The current value is determined by R 19 and R 18 . The current determined by the resistor R 19 is the diode D 10 , the transistor
Current mirrored transistor through Q35
From the collector of Q 35 is supplied to transistor Q 34 ,
The current determined by resistor R 18 is then passed through diode D 9
The current is mirrored by transistors Q 31 and Q 29 .

以上のように、電流源を2段縦続接続している
のは、定電流値の電源電圧依存性を微小にするた
めである。これは比較回路Cを構成するトランジ
スタQ26,Q27に供給する電流をも安定化させ、
電源電圧によりALC信号である前記Icの変動をも
なくすことに寄与している。
As described above, the reason why the current sources are connected in two stages is to minimize the dependence of the constant current value on the power supply voltage. This also stabilizes the current supplied to the transistors Q 26 and Q 27 that constitute the comparator circuit C,
This contributes to eliminating fluctuations in the ALC signal I c due to the power supply voltage.

今、後述のようにトランジスタQ27のベース電
位が、トランジスタQ26のベース電位よりも高く
なつた時、第2図のようにトランジスタQ27のコ
レクタ電流が増加し負荷抵抗R14にALC制御信号
が取り出される。そして、規定のレベルにトラン
ジスタQ27のベース電圧が達した時に、トランジ
スタQ22のベース・エミツタ間にバイアスがかか
るように抵抗R14の値を設定しておくと、可変イ
ンピーダンス素子Eを駆動するための駆動回路D
を構成するトランジスタQ22に電流が流れ、コン
デンサC8で平滑されると共にトランジスタQ21
ベース電流を与える。ベースバイアスされたトラ
ンジスタQ21に電流が流れると、ダイオードD4
トランジスタQ19で構成されるカレントミラー回
路によりミラーされ、トランジスタQ19のコレク
タ電流で可変インピーダンス素子Eを構成するト
ランジスタQ1,Q2のベースを駆動しその飽和抵
抗を変化させ、抵抗R1と共に入力信号を分圧さ
せる。
Now, as will be described later, when the base potential of transistor Q27 becomes higher than the base potential of transistor Q26 , the collector current of transistor Q27 increases as shown in Figure 2, and the ALC control signal is sent to load resistor R14 . is taken out. If the value of resistor R14 is set so that a bias is applied between the base and emitter of transistor Q22 when the base voltage of transistor Q27 reaches a specified level, variable impedance element E is driven. Drive circuit D for
A current flows through the transistor Q 22 composing the transistor Q 22 , which is smoothed by the capacitor C 8 and provides the base current of the transistor Q 21 . When a current flows through the base-biased transistor Q 21 , it is mirrored by a current mirror circuit consisting of a diode D 4 and a transistor Q 19 , and the collector current of the transistor Q 19 flows through the transistors Q 1 and Q, which constitute a variable impedance element E. 2 changes its saturation resistance, and together with resistor R 1 divides the input signal.

今上記の構成において、入力端子1に入力信号
が印加されると、低周波増巾回路Aによりほぼ抵
抗R12,RNFで決定される利得分だけ増巾され出
力端子5に出力される。この点の直流電圧は電源
電圧Vccの中点電圧となるため、出力信号は、
1/2Vccを中心に振れる交流信号となる。故にト ランジスタQ27のベース入力信号は電源電圧の1/
2を中心に振れ、他方トランジスタQ26のベース
は常にほぼ(1/2Vcc+VBE)となつている。
Now, in the above configuration, when an input signal is applied to the input terminal 1, it is amplified by the low frequency amplification circuit A by a gain approximately determined by the resistors R 12 and R NF , and is output to the output terminal 5. The DC voltage at this point is the midpoint voltage of the power supply voltage Vcc, so the output signal is
It becomes an AC signal that swings around 1/2Vcc. Therefore, the base input signal of transistor Q27 is 1/1 of the supply voltage.
On the other hand, the base of transistor Q26 is always approximately (1/2Vcc+ VBE ).

トランジスタQ27のベース入力信号が第3図A
に示すようにトランジスタQ26のベース電位であ
るほぼ(1/2Vcc+VBE)よりも低い時即ち入力信 号レベルの小さい時には、トランジスタQ27のコ
レクタには電流が流れないため、負荷抵抗R14
介してトランジスタQ22をバイアスしないため、
駆動回路Dは動作せず、可変インピーダンス素子
Eはカツトオフの状態となり、トランジスタQ1
Q2のコレクタ・エミツタ間のインピーダンスは
非常に大きくなり、抵抗R1との入力信号の分圧
は行われず、低周波増巾回路Aの利得分だけ増巾
された信号が負荷抵抗RLに取り出される。
The base input signal of transistor Q27 is shown in Figure 3A.
As shown in the figure, when the base potential of transistor Q 26 is lower than approximately (1/2 Vcc + V BE ), that is, when the input signal level is small, no current flows to the collector of transistor Q 27 , so the current flows through load resistor R 14 . Since transistor Q22 is not biased by
The drive circuit D does not operate, the variable impedance element E is cut off, and the transistors Q 1 ,
The impedance between the collector and emitter of Q 2 becomes very large, and the input signal is not voltage divided with the resistor R 1 , and the signal amplified by the gain of the low frequency amplification circuit A is sent to the load resistor R L. taken out.

次に、入力信号レベルが大きくなり、第3図B
に示すようにトランジスタQ27のベース入力信号
がトランジスタQ26のベース電位(Vcc/2+VBE) よりも高くなる部分があると(Vcc/2+VBE以上の 時だけ、その過大分に相当した電流Icがトランジ
スタQ27に流れる。この電流により抵抗R14に電
圧降下が発生すると共にトランジスタQ22のベー
スバイアスを与えられることになり、トランジス
タQ22が導通し、脈流電流が流れ、コンデンサC8
で平滑されると共に、トランジスタQ21のベース
バイアスも与えられる。トランジスタQ21のコレ
クタには抵抗R13で決められる電流が流れ、ダイ
オードD4、トランジスタQ19で構成されるカレン
トミラー回路を介し、可変インピーダンス素子E
であるトランジスタQ1,Q2のコレクタ・エミツ
タ間の飽和抵抗を下げると共に、抵抗R1と共に
分圧することにより、端子5に出力される信号レ
ベルを下げALC動作に入る。
Next, the input signal level increases, and as shown in FIG.
As shown in , if there is a part where the base input signal of transistor Q 27 becomes higher than the base potential (Vcc/2+V BE ) of transistor Q 26 (only when it is higher than Vcc/2+V BE ) , the current I corresponding to the excessive amount increases. c flows into the transistor Q 27. This current causes a voltage drop across the resistor R 14 and also applies a base bias to the transistor Q 22 , making the transistor Q 22 conductive and causing a pulsating current to flow through the capacitor C 8.
The base bias of transistor Q21 is also applied. A current determined by a resistor R13 flows through the collector of the transistor Q21 , and is passed through the variable impedance element E through a current mirror circuit consisting of a diode D4 and a transistor Q19 .
By lowering the saturation resistance between the collector and emitter of the transistors Q 1 and Q 2 and dividing the voltage together with the resistor R 1 , the signal level output to the terminal 5 is lowered and ALC operation is started.

以上、差動増巾器の各々のエミツタに1個のダ
イオードを挿入した実施例について説明したが、
複数個のダイオードを挿入し、より(V1−V2
対Ic特性を緩くすることも可能である。
Above, we have described an example in which one diode was inserted into each emitter of the differential amplifier.
Insert multiple diodes and increase (V 1 −V 2 )
It is also possible to make the I c characteristics less strict.

また片チヤンネルだけの動作を説明したが、第
1図では、他チヤンネルでも同様の動作が行われ
る。基準電圧源Bは両チヤンネルに共用されてお
り、実施例においては左チヤンネル用比較回路、
及び右チヤンネル用比較回路のトランジスタ
Q23,Q27のコレクタは、互に接続され共通の負
荷抵抗R14が接続されており以後共通の駆動回路
Dを介し、各々のチヤンネルの可変インピーダン
ス素子Eを駆動するよう構成されている。
Although the operation for only one channel has been described, in FIG. 1, the same operation is performed for the other channels as well. The reference voltage source B is shared by both channels, and in the embodiment, a comparison circuit for the left channel,
and the transistor of the comparison circuit for the right channel.
The collectors of Q 23 and Q 27 are connected to each other and connected to a common load resistor R 14 , and are configured to thereafter drive the variable impedance element E of each channel via a common drive circuit D.

以上のように、基準電圧源B、駆動回路Dを共
用することにより、ALCのかかり始めるレベル、
及びALC状態でのALC効果の左右両チヤンネル
のバラツキが少なくなると共に、さらに集積回路
化した場合には、トランジスタQ1,Q2,Q39
Q40,Q19,Q20の特性をそろえることも可能であ
るため、左右両チヤンネル間の上記バラツキはさ
らに少なくなることが期待できる。
As mentioned above, by sharing the reference voltage source B and the drive circuit D, the level at which ALC starts to be applied,
In addition, the variation of the ALC effect in both the left and right channels in the ALC state is reduced, and when the circuit is further integrated, the transistors Q 1 , Q 2 , Q 39 ,
Since it is also possible to make the characteristics of Q 40 , Q 19 , and Q 20 the same, it is expected that the above-mentioned variation between the left and right channels will be further reduced.

以上、ALC付録音増巾器として説明を行つて
きたが、第4図のように、端子10にスイツチを
設け録音、再生スイツチとして使用することもで
きる。即ちスイツチSが開放の時、以上説明した
ように録音増巾器として使用し、スイツチSを閉
じた時再生用増巾器として使用することができ
る。
Although the above description has been given as a recording amplifier with ALC, it is also possible to provide a switch at the terminal 10 and use it as a recording/playback switch, as shown in FIG. That is, when the switch S is open, it can be used as a recording amplifier as explained above, and when the switch S is closed, it can be used as a reproduction amplifier.

つまりスイツチSを閉じた時にはトランジスタ
Q21のベースが接地されるため、駆動回路Dの動
作が停止し可変インピーダンス素子Eを駆動しな
いため、いかなる出力信号レベル、即ちいかなる
入力信号レベルにおいても、トランジスタQ1
Q2のエミツタ・コレクタ間は開放状態となり、
入力信号は分圧されることなくトランジスタQ5
に印加され、出力信号は低周波増巾回路Aの利得
分だけ増巾され端子5,7より出力される。した
がつて、この状態で再生用増巾器として使用する
ことができる。
In other words, when switch S is closed, the transistor
Since the base of Q 21 is grounded, the operation of the driving circuit D is stopped and the variable impedance element E is not driven. Therefore, at any output signal level, that is, at any input signal level, the transistors Q 1 ,
The emitter and collector of Q 2 are open,
The input signal is transferred to transistor Q5 without being divided.
The output signal is amplified by the gain of the low frequency amplification circuit A and output from terminals 5 and 7. Therefore, it can be used as a reproduction amplifier in this state.

以上、実施例より明らかなように、本発明の
ALC回路は低周波増巾回路の出力電圧と基準電
圧源からの基準電圧を比較する比較回路としてエ
ミツタにそれぞれダイオードを直列に接続した差
動増巾器を用いており、したがつて入力信号のレ
ベル変化に対するALC動作の強さを比較的なめ
らかに変化させることができ、入力信号レベルが
ALC動作の開始レベルに達した時点で急激に大
きなALC作用が働いて低周波増巾回路の出力電
圧が急激に低下しかえつて規定レベル以下に達す
るという不都合を完全に防止することができると
いう利点を有する。
As is clear from the examples above, the present invention
The ALC circuit uses a differential amplifier with a diode connected in series to each emitter as a comparison circuit that compares the output voltage of the low frequency amplifier circuit and the reference voltage from the reference voltage source. The strength of ALC operation in response to level changes can be changed relatively smoothly, allowing input signal levels to
The advantage is that it is possible to completely prevent the inconvenience that the output voltage of the low frequency amplification circuit suddenly decreases and reaches below the specified level due to a sudden large ALC action when the ALC operation start level is reached. has.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のALC回路を採用したテープ
レコーダ用ALC付録音増巾器の一実施例を示す
具体的な電気的結線図、第2図は同実施例を構成
する比較回路の特性図、第3図は同実施例の動作
説明図、第4図は他の実施例の要部電気的結線図
である。 A……低周波増巾回路、B……基準電圧源、C
……比較回路、D……駆動回路、E……可変イン
ピーダンス素子。
Fig. 1 is a specific electrical wiring diagram showing an embodiment of a recording amplifier with ALC for a tape recorder that employs the ALC circuit of the present invention, and Fig. 2 is a characteristic diagram of a comparison circuit constituting the same embodiment. , FIG. 3 is an explanatory diagram of the operation of the same embodiment, and FIG. 4 is an electrical connection diagram of main parts of another embodiment. A...Low frequency amplification circuit, B...Reference voltage source, C
...Comparison circuit, D...Drive circuit, E...Variable impedance element.

Claims (1)

【特許請求の範囲】[Claims] 1 入力端子、この入力端子に直流的に接続され
た第一の抵抗及びトランジスタからなる可変イン
ピーダンス素子を介して接続された低周波増幅回
路、この低周波増幅回路に接続された出力端子、
この低周波増幅回路の出力電圧と比較しうる基準
電圧源と、第一のトランジスタのベースに上記基
準電圧源の電圧を印加し且つ第二のトランジスタ
のベースに上記出力端子の電圧を印加するように
接続すると共に、上記第一のトランジスタ及び第
二のトランジスタのエミツタにそれぞれ少なくと
も一つ以上のダイオードを直列に接続した直流差
動増幅器からなる比較回路を有し、前記比較回路
により生じる差電圧に応じて前記可変インピーダ
ンス素子の飽和抵抗を変化させ前記入力端子の電
圧を前記第一の抵抗と前記飽和抵抗により分圧せ
しめる駆動回路よりなるALC回路。
1. an input terminal, a low frequency amplification circuit connected to this input terminal via a variable impedance element consisting of a first resistor and a transistor, and an output terminal connected to this low frequency amplification circuit;
A reference voltage source that can be compared with the output voltage of the low frequency amplifier circuit, and a voltage of the reference voltage source applied to the base of the first transistor and a voltage of the output terminal applied to the base of the second transistor. and a comparison circuit consisting of a DC differential amplifier in which at least one or more diodes are connected in series to the emitters of the first transistor and the second transistor, respectively, and the voltage difference generated by the comparison circuit is An ALC circuit comprising a drive circuit that changes the saturation resistance of the variable impedance element accordingly and divides the voltage at the input terminal by the first resistance and the saturation resistance.
JP711082A 1982-01-19 1982-01-19 Alc circuit Granted JPS58124312A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP711082A JPS58124312A (en) 1982-01-19 1982-01-19 Alc circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP711082A JPS58124312A (en) 1982-01-19 1982-01-19 Alc circuit

Publications (2)

Publication Number Publication Date
JPS58124312A JPS58124312A (en) 1983-07-23
JPH0226808B2 true JPH0226808B2 (en) 1990-06-13

Family

ID=11656944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP711082A Granted JPS58124312A (en) 1982-01-19 1982-01-19 Alc circuit

Country Status (1)

Country Link
JP (1) JPS58124312A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0725251B2 (en) * 1987-01-16 1995-03-22 本田技研工業株式会社 Related suspension device
JP4858138B2 (en) * 2006-05-16 2012-01-18 パナソニック株式会社 Washing machine

Also Published As

Publication number Publication date
JPS58124312A (en) 1983-07-23

Similar Documents

Publication Publication Date Title
JP2733962B2 (en) Gain control amplifier
JP2877315B2 (en) An integrable class AB output stage for low frequency amplifiers
US5812028A (en) Audio signal amplifier circuit and a portable acoustic apparatus using the same
JPH0682308B2 (en) Current source circuit layout
JPH0226808B2 (en)
JPH0626287B2 (en) Amplifier
JPH0161247B2 (en)
US4462000A (en) Amplifier comprising means for eliminating direct voltage transients on the amplifier output
JPH0161248B2 (en)
JPH0161249B2 (en)
US5764105A (en) Push-pull output circuit method
JPH0421940B2 (en)
US5701353A (en) Audio signal processing circuit for compressing or expanding audio signal in which output DC voltage is controlled in response to reference voltage
JP3318161B2 (en) Low voltage operation type amplifier and optical pickup using the same
JPS6127927B2 (en)
US6137364A (en) Low voltage drop integrated analog amplifier without external compensation network
JPH0226809B2 (en)
JPH0421939B2 (en)
JP2598121Y2 (en) Power amplifier circuit
JPS6232523B2 (en)
JPS609206A (en) Bias circuit
JPS62281605A (en) Voice output amplifier circuit
JPS6252489B2 (en)
JPH0345568B2 (en)
JPH0216047B2 (en)