JPS58215927A - Power source - Google Patents

Power source

Info

Publication number
JPS58215927A
JPS58215927A JP57095980A JP9598082A JPS58215927A JP S58215927 A JPS58215927 A JP S58215927A JP 57095980 A JP57095980 A JP 57095980A JP 9598082 A JP9598082 A JP 9598082A JP S58215927 A JPS58215927 A JP S58215927A
Authority
JP
Japan
Prior art keywords
switching
transistor
pulse
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57095980A
Other languages
Japanese (ja)
Other versions
JPH0126263B2 (en
Inventor
哲彦 新保
功 藤旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP57095980A priority Critical patent/JPS58215927A/en
Priority to EP83105465A priority patent/EP0096370B1/en
Priority to AT83105465T priority patent/ATE25450T1/en
Priority to DE8383105465T priority patent/DE3369778D1/en
Priority to US06/500,672 priority patent/US4538101A/en
Publication of JPS58215927A publication Critical patent/JPS58215927A/en
Publication of JPH0126263B2 publication Critical patent/JPH0126263B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は電源装置に係り、特に複数のスイッチングレ
ギュレータを含む電源装置のスイッチング周波数を同期
化したものに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power supply device, and more particularly to a power supply device including a plurality of switching regulators whose switching frequencies are synchronized.

一般にビデオテープレコーダ(VTR)やビデオカメラ
等、携帯用或いは車載用の各種電子機器(1) ではハソテリを駆動電源に用いている。この種の電源は
、作動モードの切り換え等に伴う負荷の急変によって、
その端子電圧が大きく変動する場合があり、このような
変動を抑制して電子機器の動作を安定状態に維持するた
め、安定化電源装置が設置される。この電源装置にはス
イッチングレギュレータが用いられているが、多数の負
荷に対応する出力電圧を得るために複数のスイッチング
レギュレータを併設して電源装置を構成する場合がある
Generally, various electronic devices (1) such as video tape recorders (VTRs), video cameras, etc., which are portable or mounted on vehicles, use a power source as a driving power source. This type of power supply can
The terminal voltage may fluctuate greatly, and in order to suppress such fluctuations and maintain the operation of the electronic device in a stable state, a stabilized power supply device is installed. Although a switching regulator is used in this power supply device, there are cases where a plurality of switching regulators are installed together to configure the power supply device in order to obtain an output voltage corresponding to a large number of loads.

第1図はこのような電源装置に用いられる従来の他励式
のスイッチングレギュレータを示している。このスイッ
チングレギュレータでは、入力端子2A、2Bの間に供
給された直流人力Viは、この入力端子2A、2Bの間
に設置されたリップル吸収用コンデンサ4でリップル分
が除かれるとともに、スイッチングトランジスタ6で交
流に変換され、ダイオード8、チョークコイル10及び
コンデンサ12で構成される直流再生回路14で再び直
流に変換された後、出力端子16A、16(2) Bから安定化出力Voとして取り出されるように成って
いる。
FIG. 1 shows a conventional separately excited switching regulator used in such a power supply device. In this switching regulator, the DC human power Vi supplied between the input terminals 2A and 2B has its ripple removed by the ripple absorbing capacitor 4 installed between the input terminals 2A and 2B, and by the switching transistor 6. After being converted to AC and then converted back to DC by a DC regeneration circuit 14 consisting of a diode 8, a choke coil 10, and a capacitor 12, it is taken out as a stabilized output Vo from output terminals 16A and 16(2)B. It has become.

出力端子16A、16Bの間には直流出力電圧Voを分
圧して取り出すために抵抗18.20が直列に接続され
、これら抵抗18.20の接続点に発生ずる分圧出力は
、誤差増幅器22で基準電源24で与えられる基準電圧
と比較され、その変動分が検出される。この変動出力は
コンパレータ26の非反転入力端子に印加され、その反
転入力端子には基準波形発生回路28から第2図Aに示
す三角波出力が印加される。第2図Aにおいて、Veは
前記誤差増幅器22が発生ずる変動出力である。即ち、
このような両人力がコンパレータ26に与えられると、
コンパレータ26はパルス幅変調動作をし、パルス幅が
前記変動分によって制御された第2図Bに示すパルスが
形成される。このパルスは、トランジスタ30の制御入
力となり、このスイッチング動作に応動してスイッチン
グトランジスタ6には抵抗32及びトランジスタ30を
介してパルス状の駆動電流が流れ、スイソチン(3) グトランジスタ6がスイッチング動作をする。なお、抵
抗34はスイッチングトランジスタ6のバイアス抵抗で
ある。
Resistors 18.20 are connected in series between the output terminals 16A and 16B in order to divide and extract the DC output voltage Vo, and the divided voltage output generated at the connection point of these resistors 18.20 is input to the error amplifier 22. It is compared with the reference voltage provided by the reference power supply 24, and its fluctuation is detected. This fluctuating output is applied to the non-inverting input terminal of the comparator 26, and the triangular wave output shown in FIG. 2A from the reference waveform generating circuit 28 is applied to the inverting input terminal. In FIG. 2A, Ve is the fluctuating output generated by the error amplifier 22. In FIG. That is,
When such two-person power is applied to the comparator 26,
The comparator 26 performs a pulse width modulation operation, and the pulse shown in FIG. 2B is formed, the pulse width of which is controlled by the variation. This pulse becomes a control input for the transistor 30, and in response to this switching operation, a pulsed drive current flows through the switching transistor 6 via the resistor 32 and the transistor 30, and the switching transistor 6 performs the switching operation. do. Note that the resistor 34 is a bias resistor for the switching transistor 6.

このようなスイッチングレギュレータを複数設置して電
源装置を構成する場合、各スイッチングレギュレータに
は個別に基準波形発生回路を必要とし、その構成が複雑
化するとともに、各発生回路の発振周波数に一致してい
ない場合には、極めて不都合なビートi害を引き起す場
合がある。特に、このようなビートの発生は、VTRや
ビデオカメラ等の内部回路における発振や信号処理にお
いて、ノイズを発生し誤動作の原因になるため、その防
止は不可欠と成っている。
When configuring a power supply by installing multiple such switching regulators, each switching regulator requires an individual reference waveform generation circuit, which complicates the configuration and makes it difficult to match the oscillation frequency of each generation circuit. If not, it may cause extremely inconvenient beat damage. In particular, the occurrence of such beats causes noise in the oscillation and signal processing in the internal circuits of VTRs, video cameras, etc. and causes malfunctions, so it is essential to prevent such beats.

また、個別に発振制御部を設置している自励式のスイッ
チングレギュレータを複数設置した場合でも同様の欠点
が存在する。
Further, the same drawback exists even when a plurality of self-excited switching regulators each having an oscillation control section are installed.

この発明の目的は、スイッチングレギュレータのパルス
幅制御部の同期を取るとともに、個別に設置していた基
準波形発生回路等を除いてその構成の簡略化を図った電
源装置の提供にある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a power supply device that synchronizes the pulse width control section of a switching regulator and has a simplified configuration by removing a separately installed reference waveform generation circuit and the like.

(4) この発明は、併設された複数のスイッチングレギュレー
タと、これらスイッチングレギュレータの内の一つのス
イッチングレギュレータの内部で発生したスイッチング
パルスを波形成形しその成形出力を他のスイッチングレ
ギュレータのパルス幅制御入力として与える波形成形回
路とから構成したことを特徴とする。
(4) This invention includes a plurality of switching regulators installed together, a switching pulse generated inside one of these switching regulators, which is shaped into a waveform, and the shaped output is inputted to the pulse width control of the other switching regulator. It is characterized by being constructed from a waveform shaping circuit that provides .

この発明の実施例を図面を参照して詳細に説明する。第
3図はこの発明の電源装置の実施例を示している。図に
おいて、この電源装置には複数のスイッチング−レギュ
レータ41.42ないし4Nが併設され、これらのスイ
ッチングレギュレータ41.42ないし4Nのうちの一
つのスイッチングレギュレータ41は自励式スイッチン
グレギュレータ、他は他動式スイッチングレギュレータ
で構成されている。
Embodiments of the invention will be described in detail with reference to the drawings. FIG. 3 shows an embodiment of the power supply device of the present invention. In the figure, a plurality of switching regulators 41, 42 to 4N are installed in this power supply device, and one of the switching regulators 41, 42 to 4N is a self-excited switching regulator, and the others are passive switching regulators. Consists of a switching regulator.

スイッチングレギュレータ41には各スイッチングレギ
ュレータ42ないし4Nの共通の入力端子52A、52
Bが形成されるとともに、リップル吸収用コンデンザ5
4が設置されている。入力(5) 端子52A、52Bに印加された直流人力Vlはこのコ
ンデンサ54でそのリップルが吸収されるとともに、ス
イッチングトランジスタ56でスイッチングパルスに変
換され、直流再生回路58で電流に変換された後、出力
端子61A、61Bより安定化直流出力Volとして取
り出されるように成っている。直流再生回路58は、ダ
イオード′62、チョークコイル64及びコンデンサ6
6で構成され、この実施例のチョークコイル64は1次
及び2次コイル64P、64Sで構成されている。1次
コイル64Pと2次コイル64Sの極性は発生パルスが
互いに逆極性に成っており、この2次コイル64 Sに
発生するスイッチングパルスは微分用コンデンサ68を
介してスイッチングトランジスタ56のヘースに帰還さ
れている。即ち、コンデンサ68を介してスイッチング
パルスに同期したその微分パルスは、スイッチングトラ
ンジスタ56のスイッチング動作時間を短縮させるため
に制御パルスに加算してそのヘースに印加される。
The switching regulator 41 has common input terminals 52A and 52 for each switching regulator 42 to 4N.
B is formed, and the ripple absorbing capacitor 5
4 are installed. Input (5) The DC human power Vl applied to the terminals 52A and 52B has its ripple absorbed by the capacitor 54, is converted into a switching pulse by the switching transistor 56, is converted into a current by the DC regeneration circuit 58, and then The output terminals 61A and 61B output the stabilized DC output Vol. The DC regeneration circuit 58 includes a diode '62, a choke coil 64, and a capacitor 6.
The choke coil 64 of this embodiment is composed of primary and secondary coils 64P and 64S. The polarities of the primary coil 64P and the secondary coil 64S are such that the generated pulses are opposite to each other, and the switching pulse generated in the secondary coil 64S is fed back to the base of the switching transistor 56 via the differential capacitor 68. ing. That is, the differential pulse synchronized with the switching pulse via the capacitor 68 is added to the control pulse and applied to the control pulse in order to shorten the switching operation time of the switching transistor 56.

(6) また、このスイッチングトランジスタ56のベース・エ
ミッタ間にはバイアス用抵抗70が接続されるとともに
、そのベースと直流再生回路58の出力側との間には抵
抗72を介してトランジスタ74がコレクタをスイッチ
ングトランジスタ56のベース側、エミッタを直流再生
出力側にして接続されている。そして、このトランジス
タ74のベースとスイッチングトランジスタ56のコレ
クタとの間には、直列に接続したコンデンサ76及び抵
抗78で帰還回路80が形成され、且つ、このトランジ
スタ74のベースには抵抗82を介して直流入力側から
バイアスが与えられている。
(6) A bias resistor 70 is connected between the base and emitter of the switching transistor 56, and a transistor 74 is connected to the collector of the switching transistor 56 via a resistor 72 between the base and the output side of the DC regeneration circuit 58. is connected to the base side of the switching transistor 56, and its emitter is connected to the DC reproduction output side. A feedback circuit 80 is formed between the base of this transistor 74 and the collector of the switching transistor 56 by a capacitor 76 and a resistor 78 connected in series. Bias is applied from the DC input side.

即ち、i・ランジスタフ4のベースには前記帰還回路8
0によってスイッチングトラ7ンジスタ56のコレクタ
から信号が正帰還されているため、トランジスタ56及
び74は発振し、スイッチングトランジスタ56に駆動
電流を流すパルス幅制御発振器として機能し、併せて前
記駆動電流を直流再生出力に加算する機能を持っている
That is, the feedback circuit 8 is connected to the base of the i-Langistav 4.
Since the signal is positively fed back from the collector of the switching transistor 7 transistor 56 by 0, the transistors 56 and 74 oscillate and function as a pulse width controlled oscillator that causes a drive current to flow through the switching transistor 56. It has a function to add to the playback output.

このトランジスタ74のベースにはその動作型(7) が接続され、このトランジスタ84のエミッタには基準
電圧を設定するための定電圧ダイオード86がアノード
を基準電位点側にして接続されるとともに、抵抗88を
介して直流再生出力が与えられている。このトランジス
タ84のベースには、入力端子60A、60Bの間に直
列接続された抵抗90.92の接続点から直流出力Vi
が印加され、この分圧出力と前記定電圧ダイオード86
のツェナー電圧とトランジスタ84のベース・エミッタ
間電圧の合成値で設定される基準電圧と比較されるよう
に成っている。
The operation type (7) is connected to the base of this transistor 74, and a constant voltage diode 86 for setting a reference voltage is connected to the emitter of this transistor 84 with its anode on the reference potential point side, and a resistor is connected to it. A DC regeneration output is provided via 88. A DC output Vi is connected to the base of the transistor 84 from the connection point of resistors 90 and 92 connected in series between the input terminals 60A and 60B.
is applied, and this divided voltage output and the voltage regulator diode 86
The Zener voltage of the transistor 84 and the base-emitter voltage of the transistor 84 are compared with a reference voltage set as a composite value.

また、スイッチングレギュレータ42ないし4Nは前記
スイッチングレギュレータ41の帰還回路80を除いた
構成であり、各出力端子62A、62Bないし6NA、
6NBから所定の電圧値を持つ安定化出力Vo2ないし
Vonとして取り出されるように成っている。
Further, the switching regulators 42 to 4N have a configuration excluding the feedback circuit 80 of the switching regulator 41, and have respective output terminals 62A, 62B to 6NA,
6NB as stabilized outputs Vo2 to Von having predetermined voltage values.

そして、スイッチングレギュレータ41のスイッチング
トランジスタ56で形成されたスイッチングパルスは、
そのコレクタがら取り出して波形成形回路94に印加さ
れている。この波形成形回路94は、スイッチングレギ
ュレータ42ないし4Nに対してスイッチングレギュレ
ータ41を従来の基準波形発生回路と同等に機能させる
ために設置され、このため、三角波、鋸歯状波等の基準
関数波形に変換するように構成するものとする。
The switching pulse formed by the switching transistor 56 of the switching regulator 41 is
The signal is taken out from the collector and applied to the waveform shaping circuit 94. This waveform shaping circuit 94 is installed for the switching regulators 42 to 4N in order to make the switching regulator 41 function in the same manner as a conventional reference waveform generation circuit, and therefore converts it into a reference function waveform such as a triangular wave or a sawtooth wave. shall be configured to do so.

この波形成形回路94で形成された基準波形は各スイッ
チングレギュレータ42ないし4Nのトランジスタ74
のベースに印加されている。
The reference waveform formed by this waveform shaping circuit 94 is applied to each switching regulator 42 to 4N transistor 74.
is applied to the base of.

以上の構成において、その動作を説明すると、スイッチ
ングトランジスタ56に駆動電流を流すためのトランジ
スタ74は、そのベースにスイッチングパルスが正帰還
されていることによって発振する。この発振動作におい
て、トランジスタ74のベース電流は、トランジスタ8
4によって制御され、この制御は直流出力に依存してい
る。このため、トランジスタ74の発振によってスイッ
チングトランジスタ56のベースに印加される制御1パ
ルスは、直流出力の変動レヘルに応じたパル(9) (8) ス幅変調信号と成っており、この結果、スイッチングト
ランジスタ56はスイッチングする。
In the above configuration, the operation thereof will be described. The transistor 74 for causing a drive current to flow through the switching transistor 56 oscillates because a switching pulse is positively fed back to its base. In this oscillation operation, the base current of transistor 74 is
4, and this control is dependent on the DC output. Therefore, one control pulse applied to the base of the switching transistor 56 by the oscillation of the transistor 74 becomes a pulse (9) (8) width modulation signal corresponding to the fluctuation level of the DC output, and as a result, the switching Transistor 56 switches.

このような制御動作は連続して行われ、入力端子52A
、52Bに印加された直流入力は、スイッチングトラン
ジスタ56を通過してスイッチングパルスに変換され、
直流再生回路5日を経て安定化出力Volとして出力端
子6]A、61Bから取り出される。例えば、負荷の変
動等で直流入力に変動が生じた場合には、前記の安定化
制御動作が瞬時に行われ、常に一定した直流出力を継続
して負荷に供給することが可能になる。
Such control operations are performed continuously, and the input terminal 52A
, 52B passes through the switching transistor 56 and is converted into a switching pulse.
After 5 days from the DC regeneration circuit, it is taken out from the output terminals 6]A and 61B as a stabilized output Vol. For example, when a fluctuation occurs in the DC input due to a fluctuation in the load, the stabilization control operation described above is instantaneously performed, making it possible to continuously supply a constant DC output to the load.

このようなスイッチング動作において、スイッチングト
ランジスタ6のコレクタに発生したスイッチングパルス
は、チョークコイル64の1次コイル64. Pに印加
され、セ次コイル64Sには極性が反転されたスイッチ
ングパルスが発生ずる。
In such a switching operation, the switching pulse generated at the collector of the switching transistor 6 is transmitted to the primary coil 64 . P, and a switching pulse with reversed polarity is generated in the secondary coil 64S.

このパルスはコンデンサ68で微分された後、スイッチ
ングトランジスタ56のベースに印加される。この微分
パルスの各エツジは前記スイッチングパルスのエツジ部
分に対応しており、その電位(10) レヘルの増減方向は互いに反対に成っていることから、
スイッチングトランジスタ56がON又はOFFの動作
に対応してそれを助成するように機能する。この結果、
スイッチングトランジスタ56のスイッチング動作時間
の短縮化が可能になるとともに、スイッチングトランジ
スタ56を経て形成されるパルスは立ち上がり時間及び
立ち下り時間の短い即ち惣峻なエツジを持つパルスとな
る。
This pulse is differentiated by capacitor 68 and then applied to the base of switching transistor 56. Each edge of this differential pulse corresponds to the edge portion of the switching pulse, and since the directions of increase and decrease of the potential (10) level are opposite to each other,
A switching transistor 56 functions to support ON or OFF operation. As a result,
The switching operation time of the switching transistor 56 can be shortened, and the pulses formed through the switching transistor 56 have short rise and fall times, that is, they have sharp edges.

この結果、電力損失が削減され、変換効率の向上を図る
ことができる。
As a result, power loss can be reduced and conversion efficiency can be improved.

また、このようなスイッチング動作によってスイッチン
グトランジスタ56のコレクタに発生するスイッチング
パルスは、波形成形回路94に印加され、三角波、鋸歯
状波等の基準波形に変換される。この基準波形は他励式
のスイッチングレギュレータ42ないし4Nのトランジ
スタ74のベースに印加され、パルス幅制御入力に成る
。この制御入力によって同様のパルス幅制御が行われ、
スイッチングレギュレータ42ないし4Nにおいても、
入力端子52A、5’2Bに印加された直流(11) 入力をスイッチングトランジスタ56でスイ・ノチング
パルスに変換し、直流再生回路58で直流に変換した後
、安定化出力Vo2ないしVonとして複数チャンネル
の出力を得ることができる。
Further, the switching pulse generated at the collector of the switching transistor 56 by such switching operation is applied to the waveform shaping circuit 94 and converted into a reference waveform such as a triangular wave or a sawtooth wave. This reference waveform is applied to the base of the transistor 74 of the separately excited switching regulator 42 to 4N, and serves as a pulse width control input. This control input provides similar pulse width control,
Also in the switching regulators 42 to 4N,
The DC (11) input applied to the input terminals 52A and 5'2B is converted into a switch notching pulse by the switching transistor 56, and converted to DC by the DC regeneration circuit 58, and then output from multiple channels as stabilized outputs Vo2 to Von. can be obtained.

このようにスイッチングレギュレータ42ないし4Nに
はスイッチングレギュレータ41のスイッチングトラン
ジスタ56で形成されたスイッチングパルスを波形成形
して得たパルスが基準波形として与えられているため、
スイッチング周波数は同期化されることになる。この結
果、従来回路のように個別に基準波形発生回路を設置し
たものに比較し、周波数のずれによるビート発生がなく
、ビート障害を抑制することができる。また、従来回路
のように個別に基準波形発生回路を付設する必要はなく
、その構成を簡略化することができる。
In this way, since the switching regulators 42 to 4N are given a pulse obtained by waveform shaping the switching pulse formed by the switching transistor 56 of the switching regulator 41 as a reference waveform,
The switching frequencies will be synchronized. As a result, compared to a conventional circuit in which a reference waveform generating circuit is installed separately, there is no beat generation due to frequency deviation, and beat disturbances can be suppressed. Further, there is no need to separately provide a reference waveform generation circuit unlike the conventional circuit, and the configuration can be simplified.

第4図はこの発明の具体的な実施例、第5図はその動作
波形を示している。この実施例では、前記波形成形回路
94は抵抗96及びコンデンサ9日で構成される積分回
路で構成し、その積分出力をコンデンサ100を介して
スイッチングレギユ(12) レータ42ないし4Nのトランジスタ74のベースに印
加している。なお、前記積分回路の時定数は、成形後の
波形の直線性及び波高値が良好になる値に設定するもの
とする。
FIG. 4 shows a specific embodiment of the present invention, and FIG. 5 shows its operating waveforms. In this embodiment, the waveform shaping circuit 94 is constituted by an integrating circuit composed of a resistor 96 and a capacitor 9, and the integrated output is sent to the switching regulator (12) through the switching regulator 42 or 4N transistor 74 via the capacitor 100. is applied to the base. Note that the time constant of the integrating circuit is set to a value that provides good linearity and peak value of the waveform after molding.

このように波形成形回路94を構成すれば、スイッチン
グレギュレータ41のスイッチングトランジスタ56の
コレクタに発生した第5図Aに示ずスイッチングパルス
は、第5図Bに示す三角波に波形変換される。この三角
波はコンデンサ100を介して各スイッチングレギュレ
ータ42ないし4Nのトランジスタ74のベースに印加
される。
By configuring the waveform shaping circuit 94 in this manner, the switching pulse (not shown in FIG. 5A) generated at the collector of the switching transistor 56 of the switching regulator 41 is converted into a triangular wave shown in FIG. 5B. This triangular wave is applied via the capacitor 100 to the base of the transistor 74 of each switching regulator 42 to 4N.

今、トランジスタ74で形成される制御レヘルを第5図
Bに示ずVdとすると、トランジスタ74のコレクタ側
には第5図Cに示す制御パルスが形成される。この制御
パルスは、第5図Aに示すスイッチングパルスに比較し
て位相変位は両者間に存在しているがその周波数が変化
しないため、ビート等の不都合は全く生じないものであ
る。
Now, assuming that the control level formed by the transistor 74 is Vd (not shown in FIG. 5B), a control pulse shown in FIG. 5C is formed on the collector side of the transistor 74. Compared to the switching pulse shown in FIG. 5A, this control pulse has a phase shift between the two, but its frequency does not change, so that no problems such as beats occur.

このように波形成形回路94を積分回路で構成すれば、
構成素子数が極めて少なく、その簡略化(13) とともに、素子数の削減等で電源装置の小型化を図るこ
とができるものである。
If the waveform shaping circuit 94 is configured with an integrating circuit in this way,
The number of constituent elements is extremely small, and in addition to its simplification (13), the power supply device can be made smaller by reducing the number of elements.

なお、以上説明した実施例では、自励式のスイッチング
レギュレータ41と波形成形回路94とで他のスイッチ
ングレギュレータ42ないし4Nの基準波形発生器を構
成したが、基準パルスは他励式のスイッチングレギュレ
ータから取り込んでも同様の効果を得ることができる。
In the embodiment described above, the self-excited switching regulator 41 and the waveform shaping circuit 94 constitute the reference waveform generator for the other switching regulators 42 to 4N, but the reference pulse may also be taken in from a separately-excited switching regulator. A similar effect can be obtained.

以上説明したようにこの発明によれば、複数のスイッチ
ングレギュレータを併設して構成される場合にスイッチ
ング周波数の同期化を図ることができ、波形処理に悪影
響を与えるビート等の発生を抑制できるとともに、基準
波形の発生についてその簡略化を図ることができ、電源
装置の小型化をも達成できる。
As explained above, according to the present invention, when a plurality of switching regulators are installed together, it is possible to synchronize the switching frequencies, suppress the occurrence of beats etc. that adversely affect waveform processing, and The generation of the reference waveform can be simplified, and the power supply device can also be made smaller.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のスイッチングレギュレータを示す回路図
、第2図はその動作波形を示す説明図、第3図はこの発
明の電源装置の実施例を示す回路図、第4図はこの発明
の電源装置の具体的な実施(14) 例を示す回路図、第5図はその動作波形を示す説明図で
ある。 41.42ないし4N・・・スイッチングレギュレータ
、94・・・波形成形回路。
Fig. 1 is a circuit diagram showing a conventional switching regulator, Fig. 2 is an explanatory diagram showing its operating waveforms, Fig. 3 is a circuit diagram showing an embodiment of the power supply device of the present invention, and Fig. 4 is a power supply of the present invention. Specific implementation of the device (14) A circuit diagram showing an example, and FIG. 5 is an explanatory diagram showing its operating waveforms. 41.42 or 4N...Switching regulator, 94...Waveform shaping circuit.

Claims (1)

【特許請求の範囲】 (11併設された複数のスイッチングレギュレータと、
これらスイッチングレギュレータの内の一つのスイッチ
ングレギュレータの内部で発生したスイッチングパルス
を波形成形しその成形出力を他のスイッチングレギュレ
ータの基準波形入力として与える波形成形回路とから構
成したことを特徴とする電源装置。 (2)前記波形成形回路は、前記スイッチングパルスを
積分する積分回路で構成したことを特徴とする特許請求
の範囲第1項に記載の電源装置。
[Claims] (11) A plurality of switching regulators installed together,
A power supply device comprising a waveform shaping circuit that shapes a switching pulse generated inside one of these switching regulators into a waveform and supplies the shaped output as a reference waveform input to another switching regulator. (2) The power supply device according to claim 1, wherein the waveform shaping circuit is constituted by an integrating circuit that integrates the switching pulse.
JP57095980A 1982-06-04 1982-06-04 Power source Granted JPS58215927A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57095980A JPS58215927A (en) 1982-06-04 1982-06-04 Power source
EP83105465A EP0096370B1 (en) 1982-06-04 1983-06-01 Power supply device
AT83105465T ATE25450T1 (en) 1982-06-04 1983-06-01 POWER SUPPLY DEVICE.
DE8383105465T DE3369778D1 (en) 1982-06-04 1983-06-01 Power supply device
US06/500,672 US4538101A (en) 1982-06-04 1983-06-03 Power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57095980A JPS58215927A (en) 1982-06-04 1982-06-04 Power source

Publications (2)

Publication Number Publication Date
JPS58215927A true JPS58215927A (en) 1983-12-15
JPH0126263B2 JPH0126263B2 (en) 1989-05-23

Family

ID=14152302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57095980A Granted JPS58215927A (en) 1982-06-04 1982-06-04 Power source

Country Status (1)

Country Link
JP (1) JPS58215927A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098738A (en) * 2018-01-29 2019-08-06 发那科株式会社 The control method of power control and power control

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617777U (en) * 1979-07-19 1981-02-16

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617777U (en) * 1979-07-19 1981-02-16

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098738A (en) * 2018-01-29 2019-08-06 发那科株式会社 The control method of power control and power control
CN110098738B (en) * 2018-01-29 2020-10-23 发那科株式会社 Power supply control device and control method of power supply control device

Also Published As

Publication number Publication date
JPH0126263B2 (en) 1989-05-23

Similar Documents

Publication Publication Date Title
US4538101A (en) Power supply device
US4740879A (en) Blocking oscillator switched power supply with standby circuitry
US5070439A (en) DC to DC converter apparatus employing push-pull oscillators
US4788451A (en) AC voltage stabilizer easily convertible into uninterruptible power supply (UPS)
US5239453A (en) DC to DC converter employing a free-running single stage blocking oscillator
JPS58215927A (en) Power source
JPH0681492B2 (en) DC-DC converter
JPH0336099Y2 (en)
JPS631587Y2 (en)
JPS592573Y2 (en) Constant voltage power supply circuit
JPH10225109A (en) Positive/negative voltage output dc-dc converter
JPS631586Y2 (en)
JP2797503B2 (en) Pulse width modulation circuit of push-pull boost converter
JPS6364151B2 (en)
JPS5918864Y2 (en) Frequency synchronization circuit of switching type stabilized power supply
JP3585569B2 (en) AC stabilized power supply
RU1786613C (en) Single-cycle stabilizing d c / d c converter
JP2001275342A (en) Dc-voltage converting circuit
JPH05176527A (en) Dc-dc converter
SU1422325A2 (en) Stabilized d.c. voltage converter
JPH0530742A (en) Control circuit for series resonance converter
RU1786476C (en) Source of secondary power supply in constant-voltage system
JPS62272865A (en) High-frequency switching power circuit
JPS5838796Y2 (en) voltage stabilization circuit
JPH0424952B2 (en)