JPH0126263B2 - - Google Patents

Info

Publication number
JPH0126263B2
JPH0126263B2 JP57095980A JP9598082A JPH0126263B2 JP H0126263 B2 JPH0126263 B2 JP H0126263B2 JP 57095980 A JP57095980 A JP 57095980A JP 9598082 A JP9598082 A JP 9598082A JP H0126263 B2 JPH0126263 B2 JP H0126263B2
Authority
JP
Japan
Prior art keywords
transistor
switching
base
reference waveform
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57095980A
Other languages
Japanese (ja)
Other versions
JPS58215927A (en
Inventor
Tetsuhiko Shinho
Isao Fujihata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP57095980A priority Critical patent/JPS58215927A/en
Priority to DE8383105465T priority patent/DE3369778D1/en
Priority to AT83105465T priority patent/ATE25450T1/en
Priority to EP83105465A priority patent/EP0096370B1/en
Priority to US06/500,672 priority patent/US4538101A/en
Publication of JPS58215927A publication Critical patent/JPS58215927A/en
Publication of JPH0126263B2 publication Critical patent/JPH0126263B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 この発明は、複数の負荷を個別に駆動するため
に併設された複数のスイツチングレギユレータの
同期化を図つた電源装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power supply device that synchronizes a plurality of switching regulators installed together to individually drive a plurality of loads.

一般に、ビデオテープレコーダ(VTR)やビ
デオカメラ等、携帯用或いは車載用の各種電子機
器では、駆動電源にバツテリが用いられている。
この種の電源は、駆動機器における各種の動作モ
ードの切換え等に伴う負荷の急変によつて、その
端子電圧が大きく変動することがあり、このよう
な変動を抑制して電子機器の動作の安定化を図る
ため、安定化電源装置が用いられている。
BACKGROUND ART Generally, batteries are used as drive power sources in various portable or vehicle-mounted electronic devices such as video tape recorders (VTRs) and video cameras.
In this type of power supply, the terminal voltage may fluctuate greatly due to sudden changes in the load caused by switching between various operating modes in the drive equipment, etc., and it is necessary to suppress such fluctuations to stabilize the operation of electronic equipment. In order to achieve this goal, a stabilized power supply device is used.

このような電源装置にはスイツチングレギユレ
ータが用いられているが、多数の負荷に対応する
出力電圧を得るために、複数のスイツチングレギ
ユレータを併設して用いる場合がある。
A switching regulator is used in such a power supply device, but a plurality of switching regulators may be used in parallel in order to obtain an output voltage corresponding to a large number of loads.

第1図は、このような電源装置に用いられる従
来の他励式のスイツチングレギユレータを示す。
このスイツチングレギユレータでは、入力端子2
A,2Bの間に供給された直流入力Viは、入力端
子2A,2Bの間に設置されたリツプル吸収用コ
ンデンサ4でリツプル分が除かれるとともに、ス
イツチングトランジスタ6で交流に変換され、ダ
イオード8、チヨークコイル10及びコンデンサ
12で構成された直流再生回路14で再び直流に
変換された後、出力端子16A,16Bから安定
化された直流出力V0が取り出される。
FIG. 1 shows a conventional separately excited switching regulator used in such a power supply device.
In this switching regulator, input terminal 2
The ripple component of the DC input V i supplied between A and 2B is removed by the ripple absorbing capacitor 4 installed between the input terminals 2A and 2B, and it is converted to AC by the switching transistor 6, and then connected to the diode. 8. After being converted into direct current again by a direct current regeneration circuit 14 comprising a chiyoke coil 10 and a capacitor 12, a stabilized direct current output V 0 is taken out from output terminals 16A and 16B.

出力端子16A,16Bの間には直流出力Vp
の電圧を分圧して取り出すための抵抗18,20
が直列に接続され、これら抵抗18,20の接続
点に発生する分圧電圧は、基準電源24で与えら
れる基準電圧と誤差増幅器22で比較され、その
誤差分が検出される。この誤差出力はコンパレー
タ26の非反転入力端子に印加され、その反転入
力端子には基準波形発生回路28から第2図Aに
示す三角波出力が印加される。第2図Aにおい
て、Veは誤差増幅器22が発生する誤差出力で
ある。即ち、このような両入力がコンパレータ2
6に与えられると、コンパレータ26はパルス幅
変調動作をし、パルス幅が前記誤差出力によつて
制御された第2図Bに示すパルスが形成される。
このパルスは、トランジスタ30の制御入力とな
り、このスイツチング動作に応動してスイツチン
グトランジスタ6には抵抗32及びトランジスタ
30を介してパルス状の駆動電流が流れ、スイツ
チングトランジスタ6がスイツチング動作をす
る。なお、抵抗34はスイツチングトランジスタ
6のバイアス抵抗である。
There is a DC output V p between the output terminals 16A and 16B.
Resistors 18 and 20 for dividing and extracting the voltage of
are connected in series, and the divided voltage generated at the connection point of these resistors 18 and 20 is compared with a reference voltage provided by a reference power supply 24 by an error amplifier 22, and the error thereof is detected. This error output is applied to the non-inverting input terminal of the comparator 26, and the triangular wave output shown in FIG. 2A from the reference waveform generating circuit 28 is applied to the inverting input terminal. In FIG. 2A, V e is the error output generated by error amplifier 22. In FIG. That is, both such inputs are connected to comparator 2.
6, the comparator 26 performs a pulse width modulation operation, producing the pulse shown in FIG. 2B, the pulse width of which is controlled by the error output.
This pulse serves as a control input to the transistor 30, and in response to this switching operation, a pulsed drive current flows through the switching transistor 6 via the resistor 32 and the transistor 30, and the switching transistor 6 performs a switching operation. Note that the resistor 34 is a bias resistor for the switching transistor 6.

ところで、このようなスイツチングレギユレー
タを複数組併設して電源装置を構成した場合、各
スイツチングレギユレータには個別に基準波形発
生回路を必要とするため、その構成が複雑化する
とともに、各基準波形発生回路の発振周波数が一
致していない場合には極めて不都合なビート障害
を引き起す場合がある。特に、このようなビート
の発生は、VTRやビデオカメラ等の内部回路に
おける発振や信号処理において、ノイズを生じさ
せ、誤動作の原因になるため、その防止が要請さ
れる。
By the way, when a power supply device is configured by installing multiple sets of such switching regulators, each switching regulator requires an individual reference waveform generation circuit, which increases the complexity of the configuration. If the oscillation frequencies of the respective reference waveform generation circuits do not match, extremely inconvenient beat disturbances may occur. In particular, the generation of such beats causes noise in the oscillation and signal processing in the internal circuits of VTRs, video cameras, etc., causing malfunctions, so prevention is required.

また、個別に発振制御部を備えている自励式の
スイツチングレギユレータを複数設置した場合に
も同様の不都合が生じる。
A similar problem also occurs when a plurality of self-excited switching regulators each having an oscillation control section are installed.

そこで、この発明は、併設される複数のスイツ
チングレギユレータに対する基準波形発生回路を
単一化するとともに、各スイツチングレギユレー
タのスイツチング動作の同期化を実現した電源装
置の提供を目的とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a power supply device that unifies the reference waveform generation circuit for a plurality of switching regulators installed in parallel, and also achieves synchronization of the switching operations of each switching regulator. do.

即ち、この発明の電源装置は、ベースに加えら
れた出力検出電圧とエミツタに加えられた基準電
圧との差電圧に応じた電流を生じる第1のトラン
ジスタ(トランジスタ84)と、前記電流がベー
スに供給されてスイツチング動作が制御される第
2のトランジスタ(トランジスタ74)と、この
第2のトランジスタとともにスイツチング動作を
行い、直流入力を断続してパルスに変換する第3
のトランジスタ(スイツチングトランジスタ5
6)とを備えた複数のスイツチングレギユレータ
を設置し、その中の一つのスイツチングレギユレ
ータ(スイツチングレギユレータ41)に前記第
3のトランジスタのベース・コレクタと第2のト
ランジスタとのベース・コレクタとの間にコンデ
ンサを介して閉ループを成して発振回路を構成す
るとともに、該スイツチングレギユレータで得ら
れた前記パルスに同期した基準波形出力を発生す
る基準波形発生回路を設置し、この基準波形発生
回路で得られた前記基準波形出力を他のスイツチ
ングレギユレータ(スイツチングレギユレータ4
2……4N)の前記第2のトランジスタのベース
に供給するようにしたものである。
That is, the power supply device of the present invention includes a first transistor (transistor 84) that generates a current according to a voltage difference between an output detection voltage applied to the base and a reference voltage applied to the emitter; A second transistor (transistor 74) is supplied to control the switching operation, and a third transistor performs the switching operation together with the second transistor and converts the DC input into pulses intermittently.
transistor (switching transistor 5
6) A plurality of switching regulators are installed, and one of the switching regulators (switching regulator 41) is connected to the base and collector of the third transistor and the second transistor. A reference waveform generation circuit that forms a closed loop with the base and collector of the switching regulator through a capacitor to form an oscillation circuit, and generates a reference waveform output synchronized with the pulses obtained by the switching regulator. is installed, and the reference waveform output obtained from this reference waveform generation circuit is sent to another switching regulator (switching regulator 4).
2...4N) to the base of the second transistor.

また、この発明の電源装置において、前記基準
波形発生回路は、前記パルスを積分して前記基準
波形出力を発生する積分回路を用いることができ
る。
Furthermore, in the power supply device of the present invention, the reference waveform generation circuit may include an integrating circuit that integrates the pulses to generate the reference waveform output.

以下、この発明の実施例を図面を参照して詳細
に説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第3図は、この発明の電源装置の実施例を示
す。この電源装置には、複数のスイツチングレギ
ユレータ41,42……4Nが併設され、その中
の一つのスイツチングレギユレータ41は自励式
のスイツチングレギユレータ、他のスイツチング
レギユレータ42……4Nは他励式のスイツチン
グレギユレータで構成されている。
FIG. 3 shows an embodiment of the power supply device of the present invention. This power supply device is equipped with a plurality of switching regulators 41, 42...4N, one of which is a self-excited switching regulator, and the other switching regulator is a self-excited switching regulator. The regulators 42...4N are composed of separately excited switching regulators.

各スイツチングレギユレータ41,42……4
Nには、共通の入力端子52A,52Bが形成さ
れるとともに、リツプル吸収用コンデンサ54が
設置されている。したがつて、入力端子52A,
52Bに印加された直流入力Viに含まれるリツプ
ル分がコンデンサ54で吸収される。
Each switching regulator 41, 42...4
Common input terminals 52A and 52B are formed at N, and a ripple absorption capacitor 54 is installed. Therefore, the input terminal 52A,
The ripple included in the DC input V i applied to the capacitor 52B is absorbed by the capacitor 54.

そして、直流入力Viは、第3のトランジスタと
して設置されたスイツチングトランジスタ56の
スイツチング動作によつてスイツチングパルスに
変換された後、直流再生回路58に加えられて直
流に変換され、各スイツチングレギユレータ4
1,42……4Nの出力端子61A,61B,6
2A,62B……6NA,6NBから安定化され
た直流出力Vp1,Vp2……Vpoが個別に取り出され
る。
Then, the DC input V i is converted into a switching pulse by the switching operation of a switching transistor 56 installed as a third transistor, and then added to a DC regeneration circuit 58 where it is converted into DC and applied to each switch. Ngregulator 4
1, 42...4N output terminals 61A, 61B, 6
2A, 62B... 6NA, 6NB stabilized DC outputs V p1 , V p2 ... V po are taken out individually.

各スイツチングレギユレータ41,42……4
Nにおける直流再生回路58は、ダイオード6
2、チヨークコイル64及びコンデンサ66で構
成され、この実施例のチヨークコイル64は1次
及び2次コイル64P,64Sで構成されてい
る。1次コイル64Pと2次コイル64Sの極性
は発生パルスが互いに逆極性に成つており、この
2次コイル64Sに発生するスイツチングパルス
は微分用コンデンサ68を介してスイツチングト
ランジスタ56のベースに帰還されている。即
ち、コンデンサ68を介してスイツチングパルス
に同期したその微分パルスは、スイツチングトラ
ンジスタ56のスイツチング動作時間を短縮させ
るために制御パルスに加算してそのベースに印加
される。
Each switching regulator 41, 42...4
The DC regeneration circuit 58 at N is a diode 6
2, a chiyoke coil 64 and a capacitor 66. The chiyoke coil 64 of this embodiment is composed of primary and secondary coils 64P and 64S. The polarities of the primary coil 64P and the secondary coil 64S are such that the generated pulses are opposite to each other, and the switching pulse generated in the secondary coil 64S is returned to the base of the switching transistor 56 via the differential capacitor 68. has been done. That is, the differential pulse synchronized with the switching pulse via capacitor 68 is applied to the base of switching transistor 56 in addition to the control pulse in order to shorten the switching operation time of switching transistor 56.

また、このスイツチングトランジスタ56のベ
ース・エミツタ間には、バイアス用抵抗70が接
続されるとともに、そのベースと直流再生回路5
8の出力側との間には抵抗72を介して第2のト
ランジスタとしてのトランジスタ74がコレクタ
をスイツチングトランジスタ56のベース側、エ
ミツタを直流再生出力側にして接続されている。
Further, a bias resistor 70 is connected between the base and emitter of the switching transistor 56, and a bias resistor 70 is connected between the base and the DC regeneration circuit 5.
A transistor 74 as a second transistor is connected to the output side of the switching transistor 8 through a resistor 72, with its collector connected to the base side of the switching transistor 56 and its emitter connected to the DC reproduction output side.

そして、スイツチングレギユレータ41では、
トランジスタ74のベース・コレクタとスイツチ
ングトランジスタ56のベース・コレクタとの間
には、直列に接続したコンデンサ76及び抵抗7
8を含む帰還回路80が設置され、スイツチング
トランジスタ56、トランジスタ74及び帰還回
路80で発振回路が構成され、且つ、このトラン
ジスタ74のベースには抵抗82を介して直流入
力側からバイアスが与えられている。したがつ
て、トランジスタ74のベースには帰還回路80
によつてスイツチングトランジスタ56のコレク
タから信号が正帰還されているため、スイツチン
グトランジスタ56及びトランジスタ74は発振
し、トランジスタ74は、スイツチングトランジ
スタ56に駆動電流を流すパルス幅制御発振器と
して機能し、併せて前記駆動電流を直流再生出力
に加算する機能を備えている。
And in the switching regulator 41,
A capacitor 76 and a resistor 7 are connected in series between the base and collector of the transistor 74 and the base and collector of the switching transistor 56.
The switching transistor 56, the transistor 74, and the feedback circuit 80 constitute an oscillation circuit, and a bias is applied to the base of the transistor 74 from the DC input side via a resistor 82. ing. Therefore, a feedback circuit 80 is connected to the base of transistor 74.
Since the signal is positively fed back from the collector of the switching transistor 56 by the switching transistor 56, the switching transistor 56 and the transistor 74 oscillate, and the transistor 74 functions as a pulse width controlled oscillator that causes a drive current to flow through the switching transistor 56. , and also has a function of adding the drive current to the DC reproduction output.

このトランジスタ74のベースにはその動作電
流を制御するための第1のトランジスタとして設
置されたトランジスタ84のコレクタが接続さ
れ、このトランジスタ84のエミツタには基準電
圧を設定するための定電圧ダイオード86がアノ
ードを基準電位点側にして接続されるとともに、
抵抗88を介して直流出力が与えられている。ま
た、このトランジスタ84のベースには、出力端
子61A,61Bの間に直列接続された抵抗9
0,92の接続点と接地点との間で得られる出力
検出電圧が印加され、この出力検出電圧と定電圧
ダイオード86で設定された基準電圧とがトラン
ジスタ84で比較され、この比較によつて出力検
出電圧と基準電圧との差電圧が求められ、トラン
ジスタ84にはその差電圧に応じた電流が流れ
る。この電流がトランジスタ74のベースに供給
されるので、トランジスタ74のスイツチング動
作がその電流に応じて制御される。
The base of this transistor 74 is connected to the collector of a transistor 84 installed as a first transistor for controlling its operating current, and the emitter of this transistor 84 is connected to a constant voltage diode 86 for setting a reference voltage. It is connected with the anode on the reference potential point side, and
A DC output is provided through a resistor 88. A resistor 9 connected in series between the output terminals 61A and 61B is connected to the base of the transistor 84.
The output detection voltage obtained between the connection point of 0 and 92 and the ground point is applied, and this output detection voltage and the reference voltage set by the voltage regulator diode 86 are compared by the transistor 84. A voltage difference between the output detection voltage and the reference voltage is determined, and a current flows through the transistor 84 according to the voltage difference. Since this current is supplied to the base of transistor 74, the switching operation of transistor 74 is controlled in accordance with the current.

また、スイツチングレギユレータ42……4N
はスイツチングレギユレータ41の帰還回路80
を除いた構成であり、各出力端子62A,62B
……6NA,6NBから所定の電圧値を持つ直流
出力Vp2……Vpoが取り出される。
Also, switching regulator 42...4N
is the feedback circuit 80 of the switching regulator 41
This is the configuration excluding the output terminals 62A and 62B.
. . . DC output V p2 . . . V po having a predetermined voltage value is taken out from 6NA and 6NB.

そして、スイツチングレギユレータ41のスイ
ツチングトランジスタ56で形成されたスイツチ
ングパルスは、そのコレクタから取り出され、基
準波形発生回路94に印加されている。この基準
波形発生回路94は、スイツチングトランジスタ
56のコレクタ側から取り出されるスイツチング
パルスに応動して三角波、鋸歯状波等の基準波形
電圧を発生し、得られた基準波形電圧が各スイツ
チングレギユレータ42……4Nのトランジスタ
74のベースに加えられる。
The switching pulse generated by the switching transistor 56 of the switching regulator 41 is taken out from its collector and applied to the reference waveform generation circuit 94. This reference waveform generation circuit 94 generates a reference waveform voltage such as a triangular wave or a sawtooth wave in response to a switching pulse taken out from the collector side of the switching transistor 56, and the obtained reference waveform voltage is applied to each switching leg. The generator 42...is added to the base of the 4N transistor 74.

以上の構成において、その動作を説明すると、
スイツチングトランジスタ56に駆動電流を流す
ためのトランジスタ74は、そのベースにスイツ
チングパルスが正帰還されていることによつて発
振する。この発振動作において、トランジスタ7
4のベース電流は、トランジスタ84によつて制
御され、この制御は直流出力に依存している。こ
のため、トランジスタ74の発振によつてスイツ
チングトランジスタ56のベースに印加される制
御パルスは、直流出力の変動レベルに応じたパル
ス幅変調信号と成つており、この結果、スイツチ
ングトランジスタ56はスイツチングする。
In the above configuration, the operation is explained as follows.
The transistor 74 for causing a drive current to flow through the switching transistor 56 oscillates because the switching pulse is positively fed back to its base. In this oscillation operation, transistor 7
The base current of 4 is controlled by transistor 84, and this control is dependent on the DC output. Therefore, the control pulse applied to the base of the switching transistor 56 by the oscillation of the transistor 74 is a pulse width modulation signal corresponding to the fluctuation level of the DC output, and as a result, the switching transistor 56 is in the switching state. do.

このような制御動作は連続して行われ、入力端
子52A,52Bに印加された直流入力Viはスイ
ツチングトランジスタ56を通過してスイツチン
グパルスに変換され、直流再生回路58を経て直
流出力Vp1が出力端子61A,61Bから取り出
される。そして、負荷の変動等で直流出力が変動
した場合、それに応じた安定化制御動作が瞬時に
行われ、常に一定の直流出力を継続して負荷に供
給することができる。
Such control operations are performed continuously, and the DC input V i applied to the input terminals 52A and 52B passes through the switching transistor 56 and is converted into a switching pulse, and then passes through the DC regeneration circuit 58 and becomes the DC output V. p1 is taken out from the output terminals 61A and 61B. When the DC output fluctuates due to changes in the load, etc., a stabilizing control operation corresponding to the fluctuation is instantaneously performed, and a constant DC output can be continuously supplied to the load.

このようなスイツチング動作において、スイツ
チングトランジスタ56のコレクタに発生したス
イツチングパルスは、チヨークコイル64の1次
コイル64Pに印加され、2次コイル64Sには
極性が反転されたスイツチングパルスが発生す
る。このパルスはコンデンサ68で微分された
後、スイツチングトランジスタ56のベースに印
加される。この微分パルスの各エツジは前記スイ
ツチングパルスのエツジ部分に対応しており、そ
の電位レベルの増減方向は互いに反対に成つてい
ることから、スイツチングトランジスタ56が
ON又はOFFの動作に対応してそれを助成するよ
うに機能する。この結果、スイツチングトランジ
スタ56のスイツチング動作時間の短縮化が可能
になるとともに、スイツチングトランジスタ56
を経て形成されるパルスは立ち上がり時間及び立
ち下り時間の短い即ち急峻なエツジを持つパルス
となる。この結果、電力損失が削減され、変換効
率の向上を図ることができる。
In such a switching operation, a switching pulse generated at the collector of the switching transistor 56 is applied to the primary coil 64P of the York coil 64, and a switching pulse whose polarity is reversed is generated at the secondary coil 64S. This pulse is differentiated by capacitor 68 and then applied to the base of switching transistor 56. Each edge of this differential pulse corresponds to an edge portion of the switching pulse, and since the directions of increase and decrease in potential level are opposite to each other, the switching transistor 56
It functions to support the ON or OFF operation. As a result, it becomes possible to shorten the switching operation time of the switching transistor 56, and the switching operation time of the switching transistor 56 can be shortened.
The pulses formed through this process have short rise and fall times, that is, they have steep edges. As a result, power loss can be reduced and conversion efficiency can be improved.

また、このようなスイツチング動作によつてス
イツチングトランジスタ56のコレクタに発生す
るスイツチングパルスは、基準波形発生回路94
に印加され、三角波、鋸歯状波等の基準波形電圧
が得られる。この基準波形電圧は他励式のスイツ
チングレギユレータ42……4Nの各トランジス
タ74のベースに個別に印加され、パルス幅制御
入力に用いられている。したがつて、この制御入
力によつて同様のパルス幅制御が行われ、スイツ
チングレギユレータ42……4Nにおいても、入
力端子52A,52Bに印加された直流入力Vi
スイツチングトランジスタ56でスイツチングパ
ルスに変換し、直流再生回路58で直流に変換し
た後、複数の直流出力Vp2……Vpoを得ることが
できる。
Furthermore, the switching pulse generated at the collector of the switching transistor 56 by such a switching operation is transmitted to the reference waveform generating circuit 94.
is applied to obtain a reference waveform voltage such as a triangular wave or a sawtooth wave. This reference waveform voltage is individually applied to the base of each transistor 74 of the separately excited switching regulators 42...4N, and is used as a pulse width control input. Therefore, similar pulse width control is performed by this control input, and in the switching regulators 42...4N, the DC input V i applied to the input terminals 52A, 52B is controlled by the switching transistor 56. After converting it into a switching pulse and converting it into DC in the DC regeneration circuit 58, a plurality of DC outputs V p2 . . . V po can be obtained.

このようにスイツチングレギユレータ42……
4Nにはスイツチングレギユレータ41のスイツ
チングトランジスタ56で形成されたスイツチン
グパルスを波形整形して得たパルスが基準波形と
して与えられているため、スイツチング周波数は
周期化されることになる。このため、従来回路の
ように個別に基準波形発生回路を設置したものに
比較し、周波数のずれによるビート発生がなく、
ビート障害を抑制することができる。また、従来
回路のように個別に基準波形発生回路を付設する
必要はなく、その構成を簡略化することができ
る。
In this way, the switching regulator 42...
4N is provided with a pulse obtained by waveform shaping the switching pulse formed by the switching transistor 56 of the switching regulator 41 as a reference waveform, so that the switching frequency is periodized. Therefore, compared to conventional circuits in which a separate reference waveform generation circuit is installed, there is no beat generation due to frequency deviation.
Beat disorders can be suppressed. Further, there is no need to separately provide a reference waveform generation circuit unlike the conventional circuit, and the configuration can be simplified.

次に、第4図はこの発明の電源装置の具体的な
回路構成例、第5図はその動作波形を示す。この
実施例では、基準波形発生回路94は、スイツチ
ングパルスを所望の基準波形に変換する基準波形
発生回路として構成されており、抵抗96及びコ
ンデンサ98からなる積分回路で構成され、その
積分出力はコンデンサ100を介して各スイツチ
ングレギユレータ42……4Nのトランジスタ7
4のベースに印加されている。なお、前記積分回
路の時定数は、波形整形後の波形の直線性及び波
高値が良好になる値に設定するものとする。
Next, FIG. 4 shows an example of a specific circuit configuration of the power supply device of the present invention, and FIG. 5 shows its operating waveforms. In this embodiment, the reference waveform generation circuit 94 is configured as a reference waveform generation circuit that converts a switching pulse into a desired reference waveform, and is configured as an integrating circuit consisting of a resistor 96 and a capacitor 98, and its integral output is Each switching regulator 42...4N transistor 7 is connected via a capacitor 100.
It is applied to the base of 4. Note that the time constant of the integrating circuit is set to a value that provides good linearity and peak value of the waveform after waveform shaping.

このように基準波形発生回路94を構成すれ
ば、スイツチングレギユレータ41のスイツチン
グトランジスタ56のコレクタに発生した第5図
Aに示すスイツチングパルスは、第5図Bに示す
三角波に波形変換される。この三角波はコンデン
サ100を介して各スイツチングレギユレータ4
2……4Nのトランジスタ74のベースに印加さ
れる。そして、トランジスタ74で形成される制
御レベルを第5図Bに示すVdとすると、トラン
ジスタ74のコレクタ側には第5図Cに示す制御
パルスが形成される。この制御パルスは、第5図
Aに示すスイツチングパルスに比較して位相変位
は両者間に存在しているが、その周波数が変化し
ないため、ビート等の不都合は全く生じないもの
である。
By configuring the reference waveform generation circuit 94 in this manner, the switching pulse shown in FIG. 5A generated at the collector of the switching transistor 56 of the switching regulator 41 is converted into the triangular wave shown in FIG. 5B. be done. This triangular wave is applied to each switching regulator 4 via a capacitor 100.
2...4N is applied to the base of the transistor 74. If the control level formed by the transistor 74 is V d shown in FIG. 5B, then a control pulse shown in FIG. 5C is formed on the collector side of the transistor 74. Although this control pulse has a phase shift between the switching pulses shown in FIG. 5A, its frequency does not change, so no problems such as beats occur.

このように基準波形発生回路94を積分回路で
構成すれば、構成素子数が極めて少なく、その簡
略化とともに、素子数の削減等で電源装置の小型
化を図ることができるものである。
By configuring the reference waveform generating circuit 94 as an integrating circuit in this manner, the number of constituent elements is extremely small, and the power supply device can be made smaller by simplifying the structure and reducing the number of elements.

以上説明したように、この発明によれば、複数
のスイツチングレギユレータを併設した場合、各
スイツチングレギユレータのスイツチング周波数
の同期化を図ることができ、波形処理に悪影響を
与えるビート等の発生を抑制できるとともに、基
準波形出力の発生の簡略化を図ることができ、電
源装置の小型化を実現できる。
As explained above, according to the present invention, when a plurality of switching regulators are installed together, it is possible to synchronize the switching frequencies of each switching regulator, thereby eliminating beats that adversely affect waveform processing. The generation of the reference waveform output can be suppressed, the generation of the reference waveform output can be simplified, and the power supply device can be downsized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のスイツチングレギユレータを示
す回路図、第2図は第1図に示したスイツチング
レギユレータの動作波形を示す説明図、第3図は
この発明の電源装置の実施例を示す回路図、第4
図はこの発明の電源装置の具体的な回路構成例を
示す回路図、第5図は第4図に示した電源装置の
動作波形を示す説明図である。 41,42………4N……スイツチングレギユ
レータ、56……スイツチングトランジスタ(第
3のトランジスタ)、58……直流再生回路、7
4……トランジスタ(第2のトランジスタ)、8
4……トランジスタ(第1のトランジスタ)、9
4……基準波形発生回路。
FIG. 1 is a circuit diagram showing a conventional switching regulator, FIG. 2 is an explanatory diagram showing operating waveforms of the switching regulator shown in FIG. 1, and FIG. 3 is an implementation of the power supply device of the present invention. Circuit diagram showing an example, 4th
The figure is a circuit diagram showing a specific example of the circuit configuration of the power supply device of the present invention, and FIG. 5 is an explanatory diagram showing operating waveforms of the power supply device shown in FIG. 4. 41, 42...4N...Switching regulator, 56...Switching transistor (third transistor), 58...DC regeneration circuit, 7
4...transistor (second transistor), 8
4...transistor (first transistor), 9
4...Reference waveform generation circuit.

Claims (1)

【特許請求の範囲】 1 ベースに加えられた出力検出電圧とエミツタ
に加えられた基準電圧との差電圧に応じた電流を
生じる第1のトランジスタと、前記電流がベース
に供給されてスイツチング動作が制御される第2
のトランジスタと、この第2のトランジスタとと
もにスイツチング動作を行い、直流入力を断続し
てパルスに変換する第3のトランジスタとを備え
た複数のスイツチングレギユレータを設置し、そ
の中の一つのスイツチングレギユレータに前記第
3のトランジスタのベース・コレクタと第2のト
ランジスタとのベース・コレクタとの間にコンデ
ンサを介して閉ループを成して発振回路を構成す
るとともに、該スイツチングレギユレータで得ら
れた前記パルスに同期した基準波形出力を発生す
る基準波形発生回路を設置し、この基準波形発生
回路で得られた前記基準波形出力を他のスイツチ
ングレギユレータの前記第2のトランジスタのベ
ースに供給することを特徴とする電源装置。 2 前記基準波形発生回路は、前記パルスを積分
して前記基準波形出力を発生する積分回路を用い
たことを特徴とする特許請求の範囲第1項に記載
の電源装置。
[Scope of Claims] 1. A first transistor that generates a current according to a voltage difference between an output detection voltage applied to the base and a reference voltage applied to the emitter, and a switching operation in which the current is supplied to the base. second controlled
A plurality of switching regulators are installed, each of which includes a transistor and a third transistor that performs a switching operation together with this second transistor and converts DC input into pulses intermittently. A closed loop is formed in the switching regulator via a capacitor between the base and collector of the third transistor and the base and collector of the second transistor, and the switching regulator A reference waveform generation circuit is installed that generates a reference waveform output synchronized with the pulse obtained in A power supply device characterized by supplying power to the base of. 2. The power supply device according to claim 1, wherein the reference waveform generation circuit uses an integrating circuit that integrates the pulse and generates the reference waveform output.
JP57095980A 1982-06-04 1982-06-04 Power source Granted JPS58215927A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57095980A JPS58215927A (en) 1982-06-04 1982-06-04 Power source
DE8383105465T DE3369778D1 (en) 1982-06-04 1983-06-01 Power supply device
AT83105465T ATE25450T1 (en) 1982-06-04 1983-06-01 POWER SUPPLY DEVICE.
EP83105465A EP0096370B1 (en) 1982-06-04 1983-06-01 Power supply device
US06/500,672 US4538101A (en) 1982-06-04 1983-06-03 Power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57095980A JPS58215927A (en) 1982-06-04 1982-06-04 Power source

Publications (2)

Publication Number Publication Date
JPS58215927A JPS58215927A (en) 1983-12-15
JPH0126263B2 true JPH0126263B2 (en) 1989-05-23

Family

ID=14152302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57095980A Granted JPS58215927A (en) 1982-06-04 1982-06-04 Power source

Country Status (1)

Country Link
JP (1) JPS58215927A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6673948B2 (en) * 2018-01-29 2020-04-01 ファナック株式会社 Power control device and control method of power control device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617777U (en) * 1979-07-19 1981-02-16

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617777U (en) * 1979-07-19 1981-02-16

Also Published As

Publication number Publication date
JPS58215927A (en) 1983-12-15

Similar Documents

Publication Publication Date Title
US4538101A (en) Power supply device
US6058030A (en) Multiple output DC-to-DC converter having enhanced noise margin and related methods
US4529927A (en) Apparatus for the control of a switched power regulator
US5901054A (en) Pulse-width-modulation control circuit
US4439821A (en) DC to DC switching regulator with temperature compensated isolated feedback circuitry
US4779184A (en) Switch mode power supply with reduced noise
JP2012110867A (en) Piezoelectric vibrator drive circuit
US4788451A (en) AC voltage stabilizer easily convertible into uninterruptible power supply (UPS)
US5239453A (en) DC to DC converter employing a free-running single stage blocking oscillator
JPH0126263B2 (en)
JP3581002B2 (en) Pulse generating circuit with duty ratio limiting function and DC / DC converter
JPH0139578B2 (en)
JPH06121778A (en) Witching frequency generator
JPS631587Y2 (en)
US3958169A (en) Eliminating dc-dc converter switching transients in digital systems
JP2863367B2 (en) Switching regulator for video equipment
JPS6364151B2 (en)
JP2623642B2 (en) Synchronous generation circuit of voltage resonance type switching power supply
JP3349213B2 (en) Control circuit of self-control converter
JP2797503B2 (en) Pulse width modulation circuit of push-pull boost converter
JP2656546B2 (en) Phase locked oscillator
JPS5918864Y2 (en) Frequency synchronization circuit of switching type stabilized power supply
RU1786613C (en) Single-cycle stabilizing d c / d c converter
JPH10295086A (en) High-voltage power supply equipment
JP2000324803A (en) Switching power supply circuit