JPS58213364A - Small sized electronic calculator - Google Patents

Small sized electronic calculator

Info

Publication number
JPS58213364A
JPS58213364A JP9679582A JP9679582A JPS58213364A JP S58213364 A JPS58213364 A JP S58213364A JP 9679582 A JP9679582 A JP 9679582A JP 9679582 A JP9679582 A JP 9679582A JP S58213364 A JPS58213364 A JP S58213364A
Authority
JP
Japan
Prior art keywords
data
key
display
displayed
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9679582A
Other languages
Japanese (ja)
Other versions
JPH0122658B2 (en
Inventor
Takashi Sato
隆 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP9679582A priority Critical patent/JPS58213364A/en
Publication of JPS58213364A publication Critical patent/JPS58213364A/en
Publication of JPH0122658B2 publication Critical patent/JPH0122658B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/02Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
    • G06F15/0225User interface arrangements, e.g. keyboard, display; Interfaces to other computer systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Calculators And Similar Devices (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To prevent mis-operation, by providing two display sections, displaying a formula of key input continuously on one display section and displaying a data as the result of operation corresponding to the data of the formula at the same time, for attaining to confirm the relation between the formula and the result of operation at all times. CONSTITUTION:A key input section 2 of a small sized electronic calculator indicates the arithmetic operation such as four rules operations and data entry, and the entry data and the function data based on an inputted desired formula are stored in a key memory 14 and an operation register 15 via a memory input control section 12 sequentially. The formula is displayed on the 1st display section 3A in response to the key operation on the basis of the stored entry data and function data. An operation section 13 performs operation based on the entry data and function data corresponding to the displayed formula and the result of operation is displayed on the 2nd display section 3B at the same time. Further, the operation mistake of the input section 2 is prevented by attaining to confirm the relation between the formula and the result of operation at all times.

Description

【発明の詳細な説明】 この発明は入力された計算式を表示する機能を備えた小
型電子式計算機に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a small electronic calculator having a function of displaying input calculation formulas.

従来、入力した計算式を記憶しておき、所定のキー操作
によシ上記計算式を読み出すことのできる検算機能を具
備した小型電子式計算機が開発。
Conventionally, a small electronic calculator has been developed that has a verification function that can store input calculation formulas and read out the calculation formulas by pressing a predetermined key.

実用化されている。そして、この種の計算機では例えば
、計算式r123+456+789=Jを入力すると、
検算中には記憶されている計算式中の置数データ、ファ
ンクションデータが一対づつ([123+J、r456
+J、・・・のように)順次読出されて表示部に表示さ
れたのち、最終の演算結果データ「1368Jが最後に
上記表示部に表示されるようになっている。このように
、従来の計算機では、1つの表示部に置数データとファ
ンクションデータとが一対づつ表示されるのみであるか
ら、演算の途中結果を入力データと同B#に再現するこ
とができず、不便な場合があった。また一対づつの表示
方式であるから計算式における前後の項と現在表示中の
項との関係が不明確である難点もあった。さらに、ファ
ンクションデータは、日の字型多桁の表示部の一部エリ
アに付加的にファンクション表示を行うものであるから
ファンクション表示がわかりにぐいという欠点がりった
It has been put into practical use. In this type of calculator, for example, if you input the formula r123+456+789=J,
During verification, the stored number data and function data in the calculation formula are stored one pair at a time ([123+J, r456
+J, ...) are read out sequentially and displayed on the display section, and then the final calculation result data "1368J" is displayed on the display section.In this way, the conventional Calculators only display a pair of numeric data and function data on a single display, so intermediate results of calculations cannot be reproduced in the same B# as the input data, which can be inconvenient. In addition, because the display method is one pair at a time, the relationship between the preceding and succeeding terms in the calculation formula and the currently displayed term is unclear.Furthermore, function data is displayed in a multi-digit Japanese character format. Since the function is additionally displayed in some areas of the section, the function display has the disadvantage of being difficult to understand.

一方、上述した検算機能を備えない小型電子式計算機に
おいても、キー人力時に入力される計算式における一連
の置数データおよびファンクションデータとその演算の
途中結果および最終結果とを表示部に同時に表示するこ
とは行われておらず、入力された計算式とその′演算結
果との関係が分からず、不便な場合もあった。
On the other hand, even in a small electronic calculator that does not have the above-mentioned verification function, a series of numeric data and function data in a calculation formula entered manually, as well as intermediate results and final results of the calculation, can be displayed simultaneously on the display. This was not done, and it was sometimes inconvenient to know the relationship between the input calculation formula and its calculation result.

この発明は上述した事情を背景になされたもので、その
目的とするところは、2つの表示部を設けて一方の表示
部にはキー人力された計算式を連続的に表示させ、また
他方の表示部には上記一方の表示部の表示データに対応
する演算結果データを同時に表示させるようにした小型
電子式計算機を提供することである。
This invention was made against the background of the above-mentioned circumstances, and its purpose is to provide two display sections, one of which continuously displays calculation formulas entered manually, and the other. It is an object of the present invention to provide a small-sized electronic calculator in which calculation result data corresponding to the display data of one of the display parts is simultaneously displayed on the display part.

以下、図面を参照してこの発明の各実施例を説明する。Embodiments of the present invention will be described below with reference to the drawings.

第1図ないし第5図は第1実施例である。1 to 5 show a first embodiment.

第1図において、検算機能を備えた小型電子式計算機の
ケース不休1の上面側には、キー人力部2および表示部
3が設けられており、またケース本体1内には第2図の
回路を構成する電子回路部品。
In FIG. 1, a key power section 2 and a display section 3 are provided on the top side of a case 1 of a small electronic calculator equipped with a verification function, and a circuit shown in FIG. 2 is provided inside the case body 1. The electronic circuit components that make up the.

電池等が収納されている。キー人力部2には口〜口の置
数キー、田9日1区、田等の四則演算やその他の演算用
の各種ファンクションキー、再現キー4A、4B、モー
ドスイッチ5及びコントラス)(CNT)キー6が夫々
設けられている。而して、上記再現キー4A、4Bは夫
々、上記置数キー、ファンクションキー等により入力し
た計算式を入力類に記憶しているキーメモリ(後述する
)から検算時に読出して表示部3に表示再現させるだめ
のキーである。この場合、再現キー4Aは計算式を式の
最初の方から最後の方へ向かって(順方向)順次再現さ
せるための指令を与え、一方、再現キー4Bは式の最後
の方から最初の方へ向かって(逆方向)順次再現させる
だめの指令を与える。
Contains batteries, etc. The key power section 2 includes number keys from 口 to 口, various function keys for the four arithmetic operations such as 9 days 1 ward, 田 etc., reproduction keys 4A, 4B, mode switch 5 and contrast) (CNT) A key 6 is provided respectively. The reproduction keys 4A and 4B respectively read out calculation formulas entered using the numeric keys, function keys, etc. from a key memory (described later) stored in the input category and display them on the display section 3 at the time of calculation. This is the key to reproducing it. In this case, the reproduction key 4A gives a command to reproduce the calculation formula sequentially from the beginning of the formula to the end (forward direction), while the reproduction key 4B gives a command to reproduce the calculation formula sequentially from the beginning to the end of the formula. Give a command to reproduce the data sequentially in the opposite direction.

モードスイッチ5i「0FFJの位置でオフモード、r
REPLAYJの位置で再現モード、rMEMORYj
の位置で後述する第2表示部に独立メモリの内容を常に
表示するモード、 [DISP、jの位置で後述する第
1表示部のみを表示するモードを夫々設定する。コント
ラストキー6は液晶表示装置から成る上記表示部3の表
示輝度(コントラスト)を調節するキーであり、コント
ラストキー6の操作後、再現キー4Aを操作すると操作
回数に応じて表示輝度が強くなって濃くなり、再現キー
4Bを操作すると輝度が弱くなって薄くなる。
Mode switch 5i "Off mode in the 0FFJ position, r
Replay mode at REPLAYJ position, rMEMORYj
Set a mode in which the contents of the independent memory are always displayed on the second display section (described later) at the position [DISP,j], and a mode in which only the first display section (described later) is set at the position [DISP,j]. The contrast key 6 is a key for adjusting the display brightness (contrast) of the display section 3 consisting of a liquid crystal display device, and after operating the contrast key 6, when the reproduction key 4A is operated, the display brightness increases according to the number of operations. It becomes darker, and when the reproduction key 4B is operated, the brightness becomes weaker and becomes lighter.

この場合、液晶の表示輝度は運動電圧の大きさにより変
化するため、上記コントラストキー6および再現キー4
A、4Bの操作によって内容がアップ/ダウンするカウ
ンタが設けられている。そして、このカウンタの計数値
に応じて多数の電圧値から所定の電圧値を選択して印加
し、例えば表示輝度が16段階の変化をするようになっ
ている。
In this case, since the display brightness of the liquid crystal changes depending on the magnitude of the motion voltage, the contrast key 6 and the reproduction key 4
A counter is provided whose contents go up/down according to the operations of A and 4B. Then, a predetermined voltage value is selected from a large number of voltage values and applied according to the count value of this counter, so that, for example, the display brightness changes in 16 steps.

表示部3は大別して下段側の第1表示部3Aおよび上段
側の第2表示部3Bとから成る。而して第1表示部3A
は日の字型表示セグメントによる8桁構成であシ、また
第2表示部3Bは3×5のドツトマトリクス表示体によ
る9桁構成である。
The display section 3 is roughly divided into a first display section 3A on the lower side and a second display section 3B on the upper side. Therefore, the first display section 3A
The second display section 3B has a 9-digit configuration using a 3.times.5 dot matrix display.

寸だ第1表示部3A、第2表示部3Bの左端部には図示
するように、×、÷、十、−,に、RP。
As shown in the left end of the first display section 3A and the second display section 3B, x, ÷, 10, -, RP.

M等の表示体も設けられ、加減乗除、定数の各ファンク
ション表示、再現モード表示、メモリモード表示を夫々
行う。
Display bodies such as M are also provided to display functions such as addition, subtraction, multiplication, and division, constants, reproduction mode display, and memory mode display, respectively.

次に第2図を参照して回路構成を説明する。キ−人力部
2の各キーやスイッチの出力は制御部11に入力する。
Next, the circuit configuration will be explained with reference to FIG. The outputs of the keys and switches of the key-manpower unit 2 are input to the control unit 11 .

この制御部11は、この小型電子式計算機の各種動作を
制御する回路であり、例えばマイクロプロセッサから成
っている。そして制御命令0.〜O3を出力する。メモ
リ入力制御部12にはキー人力部2の出力に応じたデー
タが制御部11から入力されるほか、演算部13からの
演X結果データが入力される。そして、メモリ入力制御
部12f′i制御命令O7にしたがって上記入力データ
をキーメモリ14あるいは演算レジスタ15に入力する
。キーメモリ14は、キー操作にょシ入力された計算式
を記憶するもので、その記憶容量はキー操作回数(置数
キー、ファンクションキーの操作回数)で50キ一分で
ある。演算レジスタ15は演算数、被演算数を記憶する
Xレジスタ、Xレジスタ、上述したキー操作回数をカウ
ントするためのAレジスタ、第2表示部3Bの最下位桁
のデータはキーメモリ14の何番地に記憶されているデ
ータかを示すBレジスタ、一時記憶用のC、D。
This control section 11 is a circuit that controls various operations of this small electronic calculator, and is composed of, for example, a microprocessor. and control command 0. ~O3 is output. The memory input control section 12 receives input from the control section 11 of data corresponding to the output of the key input section 2, as well as operation X result data from the calculation section 13. Then, the input data is input to the key memory 14 or the calculation register 15 according to the memory input control unit 12f'i control instruction O7. The key memory 14 stores calculation formulas entered through key operations, and has a storage capacity of 50 keys per key operation (the number of numeric key and function key operations). The arithmetic register 15 is an X register for storing the arithmetic number and the operand, an A register for counting the number of key operations mentioned above, and the address of the key memory 14 at which the data of the least significant digit of the second display section 3B is stored. The B register indicates whether the data is stored in the memory, and the C and D registers are for temporary storage.

NO各レジスタ、図示しないその曲のレジスタ及び独立
メモリから成っている。また、キーメモリ14および演
算レジスタ15から出力されたデータはメモリ出力制御
部16に入力される。このメモリ出力制御部16は制御
命令03にしたがって、上記入力データを演算部13.
第1表示制御部17A、第2表示制御部17Bの何れか
に出力する。
It consists of each register, a register for that song (not shown), and an independent memory. Further, data output from the key memory 14 and the calculation register 15 is input to the memory output control section 16. This memory output control section 16 inputs the input data to the calculation section 13 in accordance with the control instruction 03.
It is output to either the first display control section 17A or the second display control section 17B.

演算部13は制御命令0.にしたがって各種演算を実行
し、その演算結果データをメモリ入力制御部12に出力
するほか、ジャッジ演算の結果データJを制御部11に
出力する。
The arithmetic unit 13 receives control commands 0. It executes various calculations according to the following, outputs the calculation result data to the memory input control section 12, and also outputs the result data J of the judge calculation to the control section 11.

第1表示制御部17A、第2表示制御部17Bは夫々表
示レジスタ病、D2を有し、夫々制御命令04.0.に
したがって第1表示flsaA、第2表示部3Bの各表
示動作を制御する。
The first display control section 17A and the second display control section 17B each have a display register function D2, and each control command 04.0. Accordingly, each display operation of the first display flsaA and the second display section 3B is controlled.

次に、上記実施例の動作を第3図(A) 、 (B) 
Next, the operation of the above embodiment is shown in FIGS. 3(A) and 3(B).
.

(C)に示すフローチャートにしたがって説明する。This will be explained according to the flowchart shown in (C).

いま、この発明の小型電子式計算機にょシ次式(1)の
計算式を入力して演算を行い、またその計算式の入力後
、検算を行うために上記計算式を表示部3に再現させる
場合について述べる。
Now, the calculation formula of the following formula (1) is input into the small electronic calculator of the present invention to perform calculations, and after inputting the calculation formula, the above calculation formula is reproduced on the display section 3 in order to perform a verification. Let's talk about the case.

123+456+789=1368   ・−・(1)
先ず、モードスイッチ5をrREPLAYJにして再現
モードにする。次に、数値「123Jを入力するために
置数キーlを操作する。したがって、第2図のキー人力
部2の出力が制御部11に入力され、また制御部11f
i操作キーの種類を判断して対応する内容の制御命令0
.〜0.を出力する。即ち、いまの場合、判断された置
数データIllがメモリ入力制御部12の制御にょヤ演
算レジスタ15のXレジスタに入力される。そして、こ
のXレジスタ内のデータ「1」は次にメモリ出力制御部
16の制御により第1表示制御部17Aの表示レジスタ
D1に転送され、第1表示部3Aの1桁目に表示される
123+456+789=1368 ・-・(1)
First, the mode switch 5 is set to rREPLAYJ to set the reproduction mode. Next, the numeric key l is operated to input the numerical value "123J. Therefore, the output of the key input unit 2 in FIG. 2 is input to the control unit 11, and
Determine the type of i-operation key and control command 0 with the corresponding content
.. ~0. Output. That is, in this case, the determined number data Ill is input to the X register of the control register 15 of the memory input control section 12. The data "1" in the X register is then transferred to the display register D1 of the first display control section 17A under the control of the memory output control section 16 and displayed at the first digit of the first display section 3A.

以上の動作を第3図(A)の70−チャートにょシ説明
すると、ステップS1のキーサンプリング処理によって
キー人力部2の出力が制御部11に入力され、次にステ
ップS2で制御部11は操作キーが再現キーか、演算キ
ー(置数キーおよび田2日。
To explain the above operation using the chart 70 in FIG. The key is a reproduction key or arithmetic key (number key and data key).

OX、B、口のファンクションキー)か、或いは口(ク
リア)キーかを判断する処理を行う。今のキーは置数キ
ーであるから、ステップS3の処理に入り、操作キーが
置数キーか、或いは上記ファンクションキーかを判断す
る。この場合、置数キーであるからステップsrsに進
行し、置数データ「1」がXレジスタに入力される。次
にステップSI6により、再現キー4Aまたは4Bが操
作されたか否か、即ち、計算式の再現中か否かが判断さ
れる。今、再現中ではないからステップSt?に進み計
算式の再現中にロキーが操作されデータの一部が削除さ
れているか否か、即ち、削除中か否かが判断される。
OX, B, mouth function keys) or mouth (clear) key. Since the current key is a numeric key, the process proceeds to step S3, where it is determined whether the operation key is a numeric key or the above-mentioned function key. In this case, since it is a numeric key, the process proceeds to step srs, and numeric data "1" is input to the X register. Next, in step SI6, it is determined whether the reproduction key 4A or 4B has been operated, that is, whether the calculation formula is being reproduced. It's not being reproduced right now, so Step St? It is determined whether or not a part of the data has been deleted by operating the key while reproducing the calculation formula, that is, whether or not it is being deleted.

この場合、削除中ではないのでステップSHsに進み、
Xレジスタ内のデータ「1」が表示レジスタD、に転送
され、キーメモリのデータが表示レジスタD2に転送さ
れる。次いでステップ814の表示処理により数値「1
」が第1表示部3Aに表示されるが、キーメモリにはデ
ータがまだ入力されていないので第2表示部3BKは何
も表示されない。次いで、ステップS、のキーサンプリ
ング処理が再び実行される。
In this case, since it is not being deleted, proceed to step SHs.
Data "1" in the X register is transferred to display register D, and data in the key memory is transferred to display register D2. Next, the numerical value “1” is displayed in step 814.
" is displayed on the first display section 3A, but since no data has been input into the key memory yet, nothing is displayed on the second display section 3BK. Next, the key sampling process in step S is executed again.

同様に、置数キー(2)、(3)の操作時にも上述した
各ステップの処理が実行される。第4図(1〕は以上の
キー操作を終了した時点での表示部3の表示状態を示す
Similarly, when the numeric keys (2) and (3) are operated, the processing of each step described above is executed. FIG. 4 (1) shows the display state of the display section 3 at the time when the above key operations are completed.

次に、田キーを操作するとXレジスメ内のデータr12
3JはXレジスタに転送され、またデータr 123+
Jがキーメモリ14にセットされる。
Next, when you operate the field key, data r12 in the
3J is transferred to the X register, and data r 123+
J is set in the key memory 14.

そして、このデータ「123+」は第2表示制御部17
Bの表示レジスタD2に入力され、第2表示部3BK表
示される。また11目の演算処理が演算部13にて実行
され、その演算論果データr123Jが第1表示部3A
に表示される。
Then, this data “123+” is transmitted to the second display control unit 17.
The signal is input to the display register D2 of B and displayed on the second display section 3BK. Further, the eleventh calculation process is executed in the calculation unit 13, and the calculation result data r123J is displayed on the first display unit 3A.
will be displayed.

即ち1以上の動作を第3図のフローチャートによ)説明
すると、ステップS1.S2の各処理後、ステップS、
にて操作キーがファンクションキーであることが判断さ
れる。このため、ステップs4に進行しステップ811
1と同様に再現中がどうか判断され。
That is, one or more operations will be explained with reference to the flowchart of FIG. 3. Step S1. After each process of S2, step S,
It is determined that the operation key is a function key. Therefore, the process advances to step s4 and step 811
As in 1, it is determined whether or not it is being reproduced.

rNOJであるからステップ$5に進行してステップS
ITと同様に削除中かどうが判断され、rNOJである
から次のステップ86に進行する。このステップS0士
はBレジスタの内容(いま「0」)にしたがってキーメ
モリ14の1〜4桁目にデータ1”−123+Jが入力
される。次にステップS、によシデーメ数「4」がカウ
ントされてAレジスタにセットされる。次にステップS
gKよ、9Bレジスタにもデータ数「4」がセットされ
、キーメモリ14のデータを第2表示部3Bに表示させ
るときの表示位置が更新される。次にステップS、によ
りX、Yの両レジスタ内のデータの加算が実行され、次
にステップ51oKて逆再現中か否か、即ち、再現キー
4Bが操作されたか否かが判断される。この場合、「N
O」であるからステップSll K進行し、ステップS
、と同様の処理が実行され、ステップSD + S14
の各処理が更に実行されてステップS1に復帰する。
Since it is rNOJ, proceed to step $5 and step S.
Similar to IT, it is determined whether deletion is in progress, and since it is rNOJ, the process proceeds to the next step 86. In this step S0, data 1"-123+J is input into the 1st to 4th digits of the key memory 14 according to the contents of the B register (currently "0").Next, in step S, the data number "4" is input. It is counted and set in the A register. Next step S
gK, the number of data "4" is also set in the 9B register, and the display position when displaying the data in the key memory 14 on the second display section 3B is updated. Next, in step S, the data in both the X and Y registers are added, and then in step 51oK, it is determined whether or not reverse reproduction is being performed, that is, whether or not the reproduction key 4B has been operated. In this case, “N
O”, so proceed to step Sll K, then step S
, the same process as step SD+S14 is executed.
Each process is further executed and the process returns to step S1.

第4図〔2〕はこの時点での表示状態を示す。FIG. 4 [2] shows the display state at this point.

次に、データ[456Jを置数キーにより入力したとき
、上述した第4図(1)の場合と同様に各ステップの処
理が実行される。第4図(3)にその表示状態を示す。
Next, when data [456J is input using the numeric key, the processing of each step is executed in the same manner as in the case of FIG. 4(1) described above. FIG. 4(3) shows the display state.

次いで田キーを操作するとキーメモリ14にはデータ「
456+Jが更に入力され、その内容はr123+45
6+Jとなる。また、ステップS、、Ssの処理によh
hレジスタ、Bレジスタのデータは共に「8」となる。
Next, when you operate the key, the key memory 14 stores the data "
456+J is further input, its contents are r123+45
It becomes 6+J. Also, by the processing of steps S, , Ss,
The data in the h register and the B register are both "8".

そしてデータ「123Jとr456Jの加算が実行され
、したがって表示部3の表示状態は第4図(4)に示す
ようになる。
Then, the addition of the data "123J and r456J is executed, so that the display state of the display section 3 becomes as shown in FIG. 4 (4).

次にデータl’−789Jを入力し、次いで目キーを操
作するとキーメモリ14には更にデータ「789=」が
入力され、またAレジスタ、Bレジスタは共に+4され
て「12」とな凱また演算結果データr1368Jが算
出される。そして表示部3の表示状態は第4図(5)に
示すようになる。
Next, input the data l'-789J, and then operate the eye key, and the data ``789=" is further input to the key memory 14, and both the A register and the B register are incremented by +4, and the value becomes ``12". Operation result data r1368J is calculated. The display state of the display section 3 becomes as shown in FIG. 4 (5).

次に、検算を行うために上記計算式を順方向で再現する
ものとして、再現キー4Aを操作する。
Next, in order to perform a verification, the reproduction key 4A is operated to reproduce the above calculation formula in the forward direction.

このとき、ステップs1に次いでステップs2の処理に
よシ再現キー4Aが操作されたことが判断され、ステッ
プS1gに進行し、それが順方向の再現キー4Aである
ことが判断される。次にステップ$1゜に進行し、A、
B両しジスタの内容が一致するか否がか判断され、いま
共に「12」で一致するから次のステップS9に進行し
、Bレジスタがクリアされる。
At this time, it is determined by the process of step s2 following step s1 that the reproduction key 4A has been operated, and the process proceeds to step S1g, where it is determined that it is the reproduction key 4A in the forward direction. Next, proceed to step $1゜, A,
It is determined whether the contents of the B registers match or not, and since they both match at "12", the process advances to the next step S9 and the B register is cleared.

そして、ステップSZtに進行してBレジスタが+1さ
れて「1」となる。次のステップS22に進行し、Bレ
ジスタの内容「1」にしたがってキーメモリ14の1番
地のデータ「1」が読出され、次いでステップS2に復
帰する。
Then, the process proceeds to step SZt, where the B register is incremented by 1 and becomes "1". The process advances to the next step S22, and data ``1'' at address 1 of the key memory 14 is read out in accordance with the content ``1'' of the B register, and then the process returns to step S2.

ステップS2では、いまキーメモリ14から読出したデ
ータ「1」が(6)キー、演算キー、および再現キーの
何れに対応するかが判断され、これにょ9ステップS、
に進行する。そして、ステップs3にて更に置数キーか
、ファンクションキーかが判断される。いま置数キーで
あるから、次にステップs15に進行し、データ「1」
がXレジスタへ入力される。
In step S2, it is determined whether the data "1" just read from the key memory 14 corresponds to the (6) key, the calculation key, or the reproduction key.
Proceed to. Then, in step s3, it is further determined whether the key is a numeric key or a function key. Since it is now the numeric key, proceed to step s15 and input the data "1".
is input to the X register.

次にステップS、6に進行し、再現中かどうかが判断さ
れ、今は再現中であるからステップSll+に進行する
。いまA、B両しジスタの内容は一致しないからステッ
プSt+に進行し、Bレジスタが+lさnて「2」とな
る。そしてステップ5221Cよりキーメモリ1402
番地から次のデータ「2」が読出される。
Next, the process proceeds to step S6, where it is determined whether or not it is being reproduced, and since it is currently being reproduced, the process proceeds to step Sll+. Now, since the contents of both registers A and B do not match, the process proceeds to step St+, and the B register increases by +l and becomes "2". Then, from step 5221C, key memory 1402
The next data "2" is read from the address.

上記データ「2」に対してもデータ「1」同様にステッ
プSt + Ss + S+s + S+a y So
l + Sttが実行され、この間、Xレジスタの内容
は「12」となり、またBレジスタは「3」となって次
にステップS22によシキーメモリ14からデータ「3
」が読出される。そして、このデータ「3」に対しても
ステップSt r Ss 1sts l sta l 
8111 r SJ”実行され、Xレジスタの内容は1
’−123Jになり、またBレジスタは「4」となる。
For the above data "2", step St + Ss + S+s + S+a y So in the same way as for data "1"
l + Stt is executed, during which the contents of the X register become "12", and the B register becomes "3", and then data "3" is transferred from the key memory 14 in step S22.
" is read out. Then, for this data “3” as well, step Str Ss 1sts l sta l
8111 r SJ” is executed, and the contents of the X register are 1.
'-123J, and the B register becomes "4".

したがって、次のステップS2□によりキーメモリ14
の4番地からファンクションデータ「+」が読出される
。このため次にステップS、ののちステップS3ではフ
ァンクションキーに対応するデータであることが判断さ
れ、ステップS4に進行する。ステップS4では再現中
であることが判断され、次にステップS、に進行してそ
の演算処理により結果データ[123Jが得られる。次
にステップ816 + sttの処理後、ステップSI
R,5I41C進行し、表示部3には第4図(6)に示
すように、その第1表示部3Aに結果データ[123j
が表示され、また第2表示部3Bには計算式「1°23
+」が表示され、キー人力を確認できる。
Therefore, in the next step S2□, the key memory 14
Function data "+" is read from address 4 of . Therefore, in step S and later in step S3, it is determined that the data corresponds to the function key, and the process proceeds to step S4. In step S4, it is determined that reproduction is in progress, and the process then proceeds to step S, where result data [123J is obtained through the calculation process. Next, after processing step 816 + stt, step SI
R, 5I41C progresses, and the result data [123j
is displayed, and the calculation formula "1°23" is displayed on the second display section 3B.
+" will be displayed, allowing you to check the key strength.

次に、再現キー4Aの2回目の操作を行うと1回目のと
きと同様な各ステップの処理が実行され、ファンクショ
ンデータ「+」が読出された時点で表示部3には第4図
(7)に示すような表示、即ち、第1表示部3Aには2
回目の演算の結果データ「579」が表示され、また第
2表示部3Bには計算式r 123+456+Jが表示
される。またこの間、Bレジスタの内容は「8」マでア
ップする。
Next, when the reproduction key 4A is operated for the second time, the same steps as those for the first time are executed, and when the function data "+" is read out, the display section 3 is displayed as shown in Fig. 4 (7). ), that is, the first display section 3A displays 2
The result data "579" of the second calculation is displayed, and the calculation formula r 123+456+J is displayed on the second display section 3B. Also, during this time, the contents of the B register are updated by "8".

再現キー4Aの3回目の操作時も同様であり、ファンク
ションデータ「=」が読出されたときに表示部3には第
4図(8)に示すような表示状態となる。この場合、第
2表示部3Bは9桁までしか表示できないから上位3桁
の式J123Jは表示されていない。またこの間、Bレ
ジスタの内容は「12」までアップする。
The same holds true when the reproduction key 4A is operated for the third time, and when the function data "=" is read out, the display section 3 enters a display state as shown in FIG. 4(8). In this case, since the second display section 3B can only display up to 9 digits, the upper 3 digits of the expression J123J are not displayed. Also, during this time, the contents of the B register are increased to "12".

以上のようにして再現キー4Aをこの場合には3回操作
することにより式(1)を順方向に読出しながら検算を
行うことができる。
As described above, by operating the reproduction key 4A three times in this case, the calculation can be performed while reading the equation (1) in the forward direction.

ところで、第4図(8)の状態から逆方向の検算を開始
する場合、再現キー4Bを先ず1回操作する。このとき
ステップS、、S、の処理後ステップStSの処理によ
り再現キー4Bが操作されたことが判断され、第3図(
B)のフローチャートのステップSuに進行する。ステ
ップStsではBレジスタの内容が「1」か否かが判断
され、いま「12」であるからステップSuに進行し、
Bレジスタが−1されて「11」どなる。そしてステッ
プ825に進行し、キーメモリ14の111番地データ
がファンクションデータか否かが判断される。いま11
1番地データは「9」であるから「NO」となシステッ
プS23に復帰する。そしてキーメモリ14の8番地の
ファンクションデータ「+」が検出されるまでBレジス
タの内容を−1しながらステップ8231824 r 
825が更に3回繰返され、またファンクションデータ
「+」がステップS25の処理により検出されるとステ
ップS26に8行し、Bレジスタのデータr8JがCレ
ジスタに転送され保護される。次いでステップ527V
C進行してBレジスタがクリアされ、ステップS、、[
進行する。ステップ5l11では、Aレジスタはいま「
12」であるから「NO」とな)ステップS2tに進行
してBレジスタが+1されて「1」となり、次にステッ
プS2gによりキーメモリ14の1番地のデータ「1」
が読出されたのちステップS2に進行する。
By the way, when starting the calculation in the reverse direction from the state shown in FIG. 4 (8), the reproduction key 4B is first operated once. At this time, after the processing of steps S, , S, it is determined by the processing of step StS that the reproduction key 4B has been operated, and as shown in FIG.
The process advances to step Su in the flowchart of B). In step Sts, it is determined whether the content of the B register is "1" or not, and since it is currently "12", the process proceeds to step Su.
The B register is incremented by 1 and it roars "11". The process then proceeds to step 825, where it is determined whether the data at address 111 of the key memory 14 is function data. Now 11
Since the 1st address data is "9", the answer is "NO" and the process returns to step S23. Then, in step 8231824 r, the contents of the B register are decremented by 1 until the function data "+" at address 8 of the key memory 14 is detected.
825 is repeated three more times, and when the function data "+" is detected in the process of step S25, the process goes to step S26 for eight lines, and the data r8J in the B register is transferred to the C register and protected. Then step 527V
C progresses, the B register is cleared, and steps S, , [
proceed. In step 5l11, the A register is now “
12", so answer "NO") Proceeding to step S2t, the B register is incremented by 1 to become "1", and then in step S2g, the data at address 1 of the key memory 14 is set to "1".
After is read out, the process advances to step S2.

以下、上述した第4図(6)の検算は同様な動作が実行
され、即ち、ステップSt + s、t SJ5 + 
SJ6 + 5111+821 、saの各処理によシ
キーメモリ14の2番地のデータ「2」が読出され、次
に同一ステップの処理によシキーメモリ14の3番地の
データ「3」が読出され、次に同様ステップの処理によ
勺44番地データ「+」が読出されるとステップS、か
らステップS4に進行し、更にステップS、の演算処理
後ステップ810に進行する。このステップS、。では
逆再現中であることが判断され、ステップS!2に進行
してBレジスタのデータ「4」とCレジスタのデータr
8Jとが一致するか否かが判断される。いまはrNOJ
であるからステップ5lf1に進行する。そして更に同
様にしてBレジスタのデータが「8」となシCレジスタ
の内容と一致するまでの間、Bレジスタを+1しながら
キーメモリ14の「5」〜「8」番地のデータr4J 
、 r5J 、 r6J 、 r+Jを順次読出し、判
断する動作が実行される。そして、ファンクションデー
タ「+」の読出し後、上記ステップSI2にてB。
Hereinafter, similar operations are performed in the calculation in FIG. 4 (6) described above, that is, steps St + s, t SJ5 +
SJ6 + 5111 + 821, sa data "2" at address 2 of the key memory 14 is read out by each process, then data "3" at address 3 of the key memory 14 is read out by the same step, and then the same steps are performed. When the 44th address data "+" is read out through the process, the process proceeds from step S to step S4, and after the arithmetic processing in step S, the process proceeds to step 810. This step S. Then, it is determined that reverse reproduction is in progress, and step S! 2, the data “4” in the B register and the data r in the C register
It is determined whether or not they match with 8J. Now rNOJ
Therefore, the process proceeds to step 5lf1. Then, in the same way, until the data in the B register becomes "8" and matches the contents of the C register, the B register is +1 and the data r4J at addresses "5" to "8" in the key memory 14 is added.
, r5J, r6J, and r+J are sequentially read and determined. After reading the function data "+", the process goes to step SI2.

C両しジスメの一致が判断されるとステップSI3に進
行し、更にステップ814の処理にょ力表示部3の第1
表示部3Aには結果データ「579」が、また第2表示
部3Bには計算式「123+456+」が夫々第4図(
9)に示すように表示される。
When it is determined that the two images match, the process proceeds to step SI3, and further the process proceeds to step 814.
The result data "579" is displayed on the display section 3A, and the calculation formula "123+456+" is displayed on the second display section 3B as shown in FIG.
9) is displayed.

更に、もう1回再現キー4Bを操作すると上述同様にし
てステップs、 l St + 5lll + s2s
 l S24 y S25の各処理後、キーメモリ14
04番地のファンクションデータ「+」が読出されるま
でBレジスタを−1しながらステップ823 + su
t S2!lが繰返され、そしてファンクションデータ
「+」が読出されたことがステップSやによシ判断され
るとステップ8つに進行し、Cレジスタにデータ「4」
がセットされる。そしてステップS、rKよりBレジス
タがクリアされ、以下。
Furthermore, when the reproduction key 4B is operated once more, steps s, l St + 5lll + s2s are performed in the same manner as above.
l After each process of S24 y S25, the key memory 14
Step 823 + su while decrementing the B register by 1 until the function data "+" at address 04 is read.
tS2! 1 is repeated, and when it is determined in step S that the function data "+" has been read, the process proceeds to step 8, and data "4" is stored in the C register.
is set. Then, the B register is cleared from steps S and rK, and the following steps are performed.

ステップS+o + Stt y Su * St w
 Ss r Sts y 8+a r See r ”
” (D繰返しによりBレジスタが「4」となシ、ファ
ンクションデータ「+」が読出されると、次にス与ツブ
SS、S、からステップs、、’s、。+ 812 r
 SO3+ SI4の各処理によ#)、第4図(10)
に示すように表示部3の第1表示部3AICは結果デー
タl’−123Jが表示され、また第2表示部3Bには
計算式r 123+jが表示される。
Step S + o + Stt y Su * St w
Ss r Sts y 8+a r See r”
(By repeating D, the B register becomes ``4'' and the function data ``+'' is read, then steps s, ,'s, from the supply block SS, S,.+812 r
According to each process of SO3 + SI4), Figure 4 (10)
As shown in the figure, the first display section 3AIC of the display section 3 displays result data l'-123J, and the second display section 3B displays the calculation formula r123+j.

次に、再現中の計算式中の一部を削除するときの動作を
第5図を参照して説明する。いま第4図(7)で説明し
た状態になったとき、即ち、第5図(1)に示すように
第2表示部3Bに計算式r123十456+Jが表示さ
れたとき、第2項1’−456+Jを削除して代りに式
[543+J’を挿入するものとする。なお、いまAレ
ジスタ、Bレジスタの内容は夫々r42 J 、 r8
Jである。
Next, the operation when deleting a part of the calculation formula being reproduced will be explained with reference to FIG. When the state described in FIG. 4 (7) is reached, that is, when the calculation formula r123+456+J is displayed on the second display section 3B as shown in FIG. 5 (1), the second term 1' -456+J is deleted and the expression [543+J' is inserted in its place. The contents of the A register and B register are r42 J and r8, respectively.
It is J.

第5図(1)の状態において、ロキーを操作するとステ
ップS、のめちステップS2によりロキーの操作が判断
され、第3図(C)のステップ82Gに進行し、キーメ
モリ14の8番地のデータ「+」がクリアされる。次に
ステップS、によクキ−メモリ14内のデータが1桁右
シフトされ、クリアしたデータのエリアが詰められる。
In the state shown in FIG. 5 (1), when the key is operated, the operation of the key is determined in step S and step S2, and the process proceeds to step 82G in FIG. Data "+" is cleared. Next, in step S, the data in the key memory 14 is shifted to the right by one digit, and the cleared data area is filled.

次にステップ831にょDhレジスメが−1されて「1
1」となる。次にステップSn<よ、9Bレジスメのデ
ータが−1され、「7」となる。次にキーメモリ140
7番地のデータ「6」がファンクションデータか否かが
判断され、ステップS9に復帰する。     ゛ 以下、Bレジスタのデー漬が「4」となシ、キーメモリ
14の4番地のファンクションデータ「+」が読出され
るまでステップS、。〜SSSの処理が更に3回繰返さ
れたのちステップS34に進行し、Cレジスタにデータ
「4」がセットされる。次にステップs27に進行して
Bレジスタがクリアされ、ステップS、。
Next, in step 831, the Dh register is decremented by 1 and “1
1”. Next, in step Sn<Y, the data of the 9B registration is subtracted by 1 and becomes "7". Next, the key memory 140
It is determined whether the data "6" at address 7 is function data or not, and the process returns to step S9. ``Hereafter, step S continues until the data set in the B register is ``4'' and the function data ``+'' at address 4 of the key memory 14 is read. After the processing of ~SSS is repeated three more times, the process advances to step S34, and data "4" is set in the C register. Next, the process proceeds to step s27, where the B register is cleared, and step S.

に進行する。次にステップ5llll S21 + S
ur Stt Ss+Srs + See + SIT
 、Sho p−・の既に述べた処理によりBレジスタ
を+1しながらキーメモリ14の1〜4番地からデータ
「123+Jを読出し、そしてBレジスタが「4」のと
きファンクションデータr+Jが読出されるとステップ
S、からステップS4 、SO、Se。。
Proceed to. Next step 5lllll S21 + S
ur Stt Ss+Srs + See + SIT
, the data "123+J" is read from addresses 1 to 4 of the key memory 14 while the B register is +1 by the processing already described in Shop p-., and when the B register is "4" and the function data r+J is read, step S, to step S4, SO, Se. .

811 + SI2を介しステップStSに進行し、次
にステップ814に進行して第5図(2)に示すように
、表示部3の第1表示部3Aには結果データl’−12
3jが表示され、また第2表示部3Bには第1項「12
3+Jが表示される。
The process proceeds to step StS via 811 + SI2, and then proceeds to step 814, where the result data l'-12 is displayed on the first display section 3A of the display section 3, as shown in FIG. 5(2).
3j is displayed, and the first term "12" is displayed on the second display section 3B.
3+J is displayed.

次に置数キー、ファンクションキーを操作して第2項[
543+Jを入力すると上述と同様な動作にしたがって
キーメモリ14の4〜8番地に上記式[543+Jが挿
入される。そして表示部3には第5図(3)に示すよう
に、第1表示部3Aには結果データ「666」が表示さ
れ、また第2表示部3Bには式「123+543+jが
表示される。このとき、キーメモリ14の同容は[12
3十543+789=Jとなっており、またAレジスタ
、Bレジスタの各内容は夫々「12」、「8」となって
いる。
Next, use the numeric keys and function keys to enter the second term [
When 543+J is input, the above formula [543+J is inserted into addresses 4 to 8 of the key memory 14 according to the same operation as described above. As shown in FIG. 5(3), the display section 3 displays the result data "666" on the first display section 3A, and the formula "123+543+j" on the second display section 3B. When the same content of the key memory 14 is [12
35,543+789=J, and the contents of the A register and B register are "12" and "8", respectively.

次に検算を続けるために再現キー4Ak操作すると第4
図(8)において述べたことと同様な処理が実行され、
その結果、第5図(4)に示すように表示部3には、第
1表示部3Aに紀果データ「1455Jが表示され、ま
た第2表示部3Bには弐r+543+789=jが表示
される。
Next, press the reproduction key 4Ak to continue the calculation, and the 4th
Processing similar to that described in Figure (8) is executed,
As a result, as shown in FIG. 5(4), the first display section 3A displays the fruit data "1455J," and the second display section 3B displays 2r+543+789=j.

次に第6図および第7図を参照して第2実施例を説明す
る。この第2実施例はモード指定により計算式の再現時
に第2表示部3Bに置数データのみを表示し、ファンク
ションデータの表示を行わないようにすることも可能に
したものである。この場合、モードスイッチ51C置数
再現モード「REPLAY[Jを追加し、第6図に示す
ように、第3図(A)の70−チャートにステップSs
s + Sss +S、7の処理を追加すればよい。即
ち、予めモードスイッチ5をrREPLAYI[Jの位
置に設定し、第4図(5)に示した状態、即ち、式(1
)を入力し終わり、Aレジスタ、Bレジスタの内容が共
に「12」のとき、再現キー4Aを操作したとすると、
上述したステップS+ y St r Ses + S
e、+ 820 + S21 + 822の各処理によ
りキーメモリ14の1番地からデータ「1」が読出され
る。そしてステップS2 r S3p Sei + S
ea r 5I91S21 r stzの各処理によシ
Xレジスメにデータ「l」がセットされ、またキーメモ
リ′14の2番地からデータ「2」が読出される。以下
、同様な動作の繰返しによシBレジスタが「4」となり
キーメモリ14の4番地からファンクションデータr+
」カ読出−jれると艮テップS、の演算処理にて結果デ
ータ「123」が得られ、Xレジスタに記憶される。そ
してステップS、。、Sl、を経てステップS35 (
m 6図)に進行し、再現モードが判断され、次いでス
テップS3.lに進行し、置数再現モードrREPLA
y  n Jかどうかが判断される。この場合、モード
スイッチ雫5はrREPLAY  If Jの位置にな
っているから、置数再現モードであることが判断されて
「YESJとなシ、ステップS3□へ進行する。このス
テップS31では、表示レジスタD、にブランキングコ
ード(BL)がセットされ、また表示レジスタD2には
Xレジスタの置数データ[123Jが転送される。次い
でステップS14の表示処理により表示部3には、第7
図(1)に示すように、第1表示部3Aには何も表示さ
れず、また第2表示部3Bにはファンクションデータ「
+」を省いた置数データ[123Jのみの計算式の表示
がな゛される。なお、上記ステップS36で「NO」と
判断された場合はステップS13に進行し、上記第1実
施例と同様の処理が行なわれる。
Next, a second embodiment will be described with reference to FIGS. 6 and 7. In this second embodiment, it is possible to display only the set number data on the second display section 3B and not display the function data when reproducing the calculation formula by specifying the mode. In this case, add the mode switch 51C setting reproduction mode "REPLAY[J" and add step Ss to the 70-chart in FIG.
s + Sss +S, the process of 7 may be added. That is, the mode switch 5 is set in advance to the position rREPLAYI[J, and the state shown in FIG. 4 (5), that is, the equation (1
), and when the contents of the A register and B register are both "12", if you operate the reproduction key 4A,
Step S + y Str Ses + S described above
Data "1" is read from address 1 of the key memory 14 through the processes of e, +820 + S21 +822. and step S2 r S3p Sei + S
By each process of ea r 5I91S21 r stz, data "l" is set in the X register, and data "2" is read from address 2 of the key memory '14. Thereafter, by repeating the same operation, the B register becomes "4" and the function data r+ is started from address 4 of the key memory 14.
'' is read out, result data ``123'' is obtained through the arithmetic processing at step S, and is stored in the X register. And step S. , Sl, and step S35 (
6), the reproduction mode is determined, and then step S3. Proceed to l and enter position reproduction mode rREPLA.
It is determined whether y n J. In this case, since the mode switch droplet 5 is in the position rREPLAY If J, it is determined that the mode is the numeric reproduction mode, and the process advances to step S3□.In this step S31, the display register A blanking code (BL) is set to D, and the number data [123J of the
As shown in Figure (1), nothing is displayed on the first display section 3A, and the function data "
The calculation formula for only the number data [123J] without the "+" will not be displayed. Note that if the determination in step S36 is "NO", the process proceeds to step S13, and the same processing as in the first embodiment is performed.

そして、第4図(6)のような表示がなされる。即ち、
この場合はモードスイッチ5がrREPLAYJの位置
に設定されていたことになる。
Then, a display as shown in FIG. 4 (6) is made. That is,
In this case, the mode switch 5 would have been set to the rREPLAYJ position.

次に再現キー4Aをさらに1回操作すると上述と同様な
動作が実行され、第7図(2〕に示すような置数データ
のみの表示がなされる。更にまた再現キー4Aを1回操
作すると第7図(3)に示すように置数データのみの表
示がなされる。一方、再現キー4Bを操作したときには
逆方向から上記計算式の置数データのみが順次再現され
る。
Next, when the reproduction key 4A is operated one more time, the same operation as described above is executed, and only the set number data is displayed as shown in FIG. 7 (2). When the reproduction key 4A is operated one more time, As shown in FIG. 7(3), only the set number data is displayed.On the other hand, when the reproduction key 4B is operated, only the set number data of the above calculation formula is sequentially reproduced from the reverse direction.

なお、上記各実施例では検算機能を備えた小型電子式計
算機にこの発明を適用したが、検算機能を備えていない
計算機であってもこの発明のように、第1表示部および
第2表示部を設け、而して第1表示部には演算結果の表
示を行い、他方、第2表示部には入力する計算式を連続
的に表示するようにしてもよい。また上記各実施例では
第1表示部を日の字型表示セグメントで8桁構成とし、
また第2表示部を3×5ドツトマトリクス表示体で9桁
構成としたがこれに限定されるものでなく、両表示部と
も日の字型表示セグメント或いはドントマトリクス表示
体の何れで構成してもよく、勿論、桁数も任意である。
In each of the above embodiments, the present invention is applied to a small electronic calculator equipped with a verification function, but even in a calculator without a verification function, the first display section and the second display section The calculation result may be displayed on the first display section, and the calculation formula to be input may be continuously displayed on the second display section. Further, in each of the above embodiments, the first display section is configured with 8 digits of Japanese character display segments,
In addition, although the second display section is made up of a 3×5 dot matrix display with 9 digits, the present invention is not limited to this, and both display sections may be made up of either Japanese character display segments or dot matrix displays. Of course, the number of digits is also arbitrary.

更に上記第2実施例で1・゛え置数再現モードにおいて
第1表示部3Aには伺も表示しなかったが、第1表示部
3AK演算結果を表示してもよい。
Further, although in the second embodiment, no information is displayed on the first display section 3A in the 1.numerical number reproduction mode, the calculation result of the first display section 3AK may be displayed.

この発明は以上説明したように、2つの表示部を設けて
一方の表示部にはキー人力された計算式を連続的に表示
させ、また他方の表示部には上記一方の表示部の表示デ
ータに対応する演算結果データを同時に表示させるよう
にした小型電子式計算機を提供したから、入力された計
算式とその演算結果データとの関係を常に確認できキー
操作ミスの防止を行える利点がある。
As explained above, this invention is provided with two display sections, one display section continuously displays the calculation formula entered manually, and the other display section displays the display data of the one display section. Since we have provided a small electronic calculator that simultaneously displays calculation result data corresponding to , there is an advantage that the relationship between the input calculation formula and its calculation result data can be checked at all times, and key operation mistakes can be prevented.

またこの発明は、キー人力された計算式を記憶しておく
と共に2つの表示部を設け、一方の表示部には上記計算
式における置数データおよびファンクションデータを連
続的に順次表示させ、また他方の表示部には上記一方の
表示部の表示データに対応する演算結果データを表示し
、所定のキ−操作により上記計算式を読み出して上記一
方の表示部に連続的に表示するようにした小型電子式計
算機を提供したから、キー人力中または検算中に計算式
とその演算結果との対応関係が常に確認でき、キー操作
ミスを防止できる利点がある。また計算式は複数対の置
数データおよびファンクションデータが同時に表示可能
であるから式の前後関係の確認がより一層明確になる利
点がある。更に検算時に再現する計算式の再現方向を頭
方向、逆方向例れからでも可能とすれば検算が更に容易
に行える利点がある。また再現中の計算式中の一部を削
除、挿入することが容易であシ、計算がより速く行える
利点もある。
In addition, the present invention stores the calculation formula entered manually and is provided with two display sections, one of which displays the numeric data and function data in the above calculation formula in sequence, and the other display section. The display section displays calculation result data corresponding to the display data on the one display section, and the calculation formula is read out by a predetermined key operation and displayed continuously on the one display section. Since we provide an electronic calculator, we can always check the correspondence between calculation formulas and their calculation results during manual keystrokes or calculations, which has the advantage of preventing key operation errors. Furthermore, since a plurality of pairs of numerical data and function data can be displayed simultaneously in a calculation formula, there is an advantage that the context of the formula can be confirmed even more clearly. Furthermore, if the calculation formula can be reproduced from either the head direction or the reverse direction, there is an advantage that the calculation can be performed more easily. It also has the advantage that it is easy to delete or insert a part of the calculation formula being reproduced, and calculations can be made faster.

【図面の簡単な説明】[Brief explanation of drawings]

第1図ないし第5図はこの発明を検算機能を備えた小型
電子式計算機に適用した第1実施例全示し、第1図は上
記計算機の平面図、第2図は回路構成図、第3図は全体
の動作を説明するためのフローチャート、第4図は計算
式のキー入力時と再現時のキー操作と表示の各状態を示
す図、第5図は再現時における計算式の一部の削除と挿
入を行ったときのキー操作と表示の各状態を示す図、第
6図および第7図は第2実施例を示し、第6図はその動
作を説明するための要部のフローチャート、第7図は再
現時のキー操作と表示の各状態を示す図である。 2−°・キー人力部、3・・・表示部、3A・・・第1
表示部、3B・・・第2表示部、4A、4B・・・再現
キー、5・・・モードスイッチ、11・・・制御部、1
2・・・メモリ入力制御部、13・・・演算部、14・
−・キーメモリ、15・・−演算レジスタ、16・−・
メモリ出力制御部、17A・・・第1表示制御部、17
B・・・第2表示制御部O 特許出願人 カシオ計算機株式会社 代理人 弁理士 山 1)端 彦−′−゛ 、、:、/ 第 3 図CB) 第 3 図(C) 第4図 336− 第5図 第6図 第7レ 337
1 to 5 show a first embodiment in which the present invention is applied to a small electronic calculator equipped with a verification function, FIG. 1 is a plan view of the computer, FIG. 2 is a circuit configuration diagram, and FIG. The figure is a flowchart to explain the overall operation, Figure 4 is a diagram showing the key operations and display states when inputting and reproducing a calculation formula, and Figure 5 is a diagram showing a part of the calculation formula when reproducing it. 6 and 7 show the second embodiment, and FIG. 6 is a flowchart of the main part for explaining the operation, FIG. 7 is a diagram showing key operations and display states during reproduction. 2-°・Key human power section, 3...Display section, 3A...1st
Display unit, 3B...Second display unit, 4A, 4B...Reproduction key, 5...Mode switch, 11...Control unit, 1
2... Memory input control section, 13... Arithmetic section, 14.
- Key memory, 15...- Arithmetic register, 16...
Memory output control unit, 17A...first display control unit, 17
B...Second display control unit O Patent applicant Casio Computer Co., Ltd. Representative Patent Attorney Yama 1) Hatahiko -'-゛, :, / Figure 3 CB) Figure 3 (C) Figure 4 336 - Figure 5 Figure 6 Figure 7 Le 337

Claims (2)

【特許請求の範囲】[Claims] (1)数値データを入力するための置数キー及び四則演
算等の演算指示を行なうファンクションキーを有するキ
ー人力手段と、該キー人力手段に於て所望の計算式に基
づくキー操作に、  よって出力される置数データ及び
ファンクションデータを順次記憶する記憶手段と、該記
憶手段に記憶されている置数データ及びファンクション
データに基づき、上記キー操作に応じて連続的に計算式
を表示する第1の表示手段と、該第1の表示手段で表示
されている計算式に対応する上記記憶手段内に記憶され
ている置数データ及びファンクションデータに基づいて
演算を実行する演算手段と、該演算手段における演算結
果を表示する第2の表示手段とを具備したことを特徴と
する小型電子式計算機。
(1) Output by key manual means having numeric keys for inputting numerical data and function keys for giving calculation instructions such as four arithmetic operations, and key operations based on a desired calculation formula on the key manual means. a storage means for sequentially storing numeric data and function data stored in the memory; a display means, a calculation means for performing calculations based on the numeric data and function data stored in the storage means corresponding to the calculation formula displayed on the first display means; A small electronic calculator characterized by comprising a second display means for displaying calculation results.
(2)上記キー人力手段は、上記記憶手段に記憶されて
いる置数データ及びファンクションデータを先に書き込
まれた順又は新しく書き込まれた順に順次読み出すため
のキーを有し、該キーの操作毎に順次読み出された置数
データ及びファンクションデータに対応する計算式を上
記第1の表示手段に表示すると共に上記第2の表示手段
には上記第1の表示手段に表示されている計算式に対応
する演算結果を表示することを特徴とする特許請求の範
囲第1項記載の小型電子式計算機。
(2) The key manual means has keys for sequentially reading out the numeric data and function data stored in the storage means in the order in which they were written first or in the order in which they were newly written, and each time the key is operated. The calculation formulas corresponding to the numerical data and function data sequentially read out are displayed on the first display means, and the calculation formulas displayed on the first display means are displayed on the second display means. A small electronic calculator according to claim 1, characterized in that a corresponding calculation result is displayed.
JP9679582A 1982-06-05 1982-06-05 Small sized electronic calculator Granted JPS58213364A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9679582A JPS58213364A (en) 1982-06-05 1982-06-05 Small sized electronic calculator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9679582A JPS58213364A (en) 1982-06-05 1982-06-05 Small sized electronic calculator

Publications (2)

Publication Number Publication Date
JPS58213364A true JPS58213364A (en) 1983-12-12
JPH0122658B2 JPH0122658B2 (en) 1989-04-27

Family

ID=14174557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9679582A Granted JPS58213364A (en) 1982-06-05 1982-06-05 Small sized electronic calculator

Country Status (1)

Country Link
JP (1) JPS58213364A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435445U (en) * 1987-08-26 1989-03-03
USRE35509E (en) * 1986-03-07 1997-05-13 General Electrical Company Polyphenylene ether/polyamide blends having improved physical properties
JP2008176562A (en) * 2007-01-18 2008-07-31 Casio Comput Co Ltd Electronic equipment and electronic equipment control program

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5222455A (en) * 1975-08-11 1977-02-19 Mc Donnell Douglas Corp Electronic display computer
JPS5559542A (en) * 1978-10-30 1980-05-06 Sharp Corp Display system for computer or the like
JPS56159756A (en) * 1980-05-12 1981-12-09 Sharp Corp Electronic computer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5222455A (en) * 1975-08-11 1977-02-19 Mc Donnell Douglas Corp Electronic display computer
JPS5559542A (en) * 1978-10-30 1980-05-06 Sharp Corp Display system for computer or the like
JPS56159756A (en) * 1980-05-12 1981-12-09 Sharp Corp Electronic computer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE35509E (en) * 1986-03-07 1997-05-13 General Electrical Company Polyphenylene ether/polyamide blends having improved physical properties
JPS6435445U (en) * 1987-08-26 1989-03-03
JP2008176562A (en) * 2007-01-18 2008-07-31 Casio Comput Co Ltd Electronic equipment and electronic equipment control program

Also Published As

Publication number Publication date
JPH0122658B2 (en) 1989-04-27

Similar Documents

Publication Publication Date Title
JPS58213369A (en) Small sized electronic calculator having check function
JPS58213364A (en) Small sized electronic calculator
JPS5929892B2 (en) Display method of data input device
JPS6356581B2 (en)
JPS59195708A (en) Data input device of numerical controller
JPS6019538B2 (en) Program writing method
JPS6315958Y2 (en)
JPS58213366A (en) Small sized electronic calculator having check function
JPH0119174Y2 (en)
JPS5851330A (en) Character processor
JPS58211263A (en) Data storing system of small-sized electronic computer provided with account checking function
JP2578814B2 (en) Character input device
JPS6370323A (en) Data input device
JPH0124660Y2 (en)
JPS609788A (en) Printer
JPS5926047B2 (en) Input data correction processing method
JPH0532863Y2 (en)
JPS58105774A (en) Small electronic device equipped with game function
JPS58105775A (en) Small electronic device equipped with game function
JPS5853780B2 (en) gaming calculator
JPH0346062A (en) Table processor
JPS6233627B2 (en)
JPS639990B2 (en)
JPS5969857A (en) Small-sized electronic type computer
JPH02133755U (en)