JPH0122658B2 - - Google Patents

Info

Publication number
JPH0122658B2
JPH0122658B2 JP57096795A JP9679582A JPH0122658B2 JP H0122658 B2 JPH0122658 B2 JP H0122658B2 JP 57096795 A JP57096795 A JP 57096795A JP 9679582 A JP9679582 A JP 9679582A JP H0122658 B2 JPH0122658 B2 JP H0122658B2
Authority
JP
Japan
Prior art keywords
data
key
display
register
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57096795A
Other languages
Japanese (ja)
Other versions
JPS58213364A (en
Inventor
Takashi Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP9679582A priority Critical patent/JPS58213364A/en
Publication of JPS58213364A publication Critical patent/JPS58213364A/en
Publication of JPH0122658B2 publication Critical patent/JPH0122658B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/02Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
    • G06F15/0225User interface arrangements, e.g. keyboard, display; Interfaces to other computer systems

Description

【発明の詳細な説明】 この発明は入力された計算式を表示する機能を
備えた小型電子式計算機に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a small electronic calculator having a function of displaying input calculation formulas.

従来、入力した計算式を記憶しておき、所定の
キー操作により上記計算式を読み出すことのでき
る検算機能を具備した小型電子式計算機が開発、
実用化されている。そして、この種の計算機では
例えば、計算式「123+456+789=」を入力する
と、検算中には記憶されている計算式中の置数デ
ータ、フアンクシヨンデータが一対づつ(「123
+」、「456+」、…のように)順次読出されて表示
部に表示されたのち、最終の演算結果データ
「1368」が最後に上記表示部に表示されるように
なつている。このように、従来の計算機では、1
つの表示部に置数データとフアンクシヨンデータ
とが一対づつ表示されるのみであるから、演算の
途中結果を入力データと同時に再現することがで
きず、不便な場合があつた。また一対づつの表示
方式であるから計算式における前後の項と現在表
示中の項との関係が不明確である難点もあつた。
さらに、フアンクシヨンデータは、日の字型多桁
の表示部の一部エリアに付加的にフアンクシヨン
表示を行うものであるからフアンクシヨン表示が
わかりにくいという欠点があつた。
Conventionally, small electronic calculators have been developed that have a verification function that can store entered calculation formulas and read out the calculation formulas by pressing a specified key.
It has been put into practical use. In this type of calculator, for example, when you enter the formula "123+456+789=", during verification, the stored number data and function data in the formula are stored in pairs ("123
+", "456+", etc.) and displayed on the display section, and then the final calculation result data "1368" is finally displayed on the display section. In this way, with conventional calculators, 1
Since only one pair of numeric data and one function data is displayed on one display section, intermediate results of calculations cannot be reproduced at the same time as input data, which is inconvenient. Furthermore, since the method is displayed in pairs, the relationship between the preceding and succeeding terms in the calculation formula and the term currently being displayed is unclear.
Furthermore, the function data has the disadvantage that the function display is difficult to understand because the function data is additionally displayed in a partial area of the Japanese character-shaped multi-digit display section.

一方、上述した検算機能を備えない小型電子式
計算機においても、キー入力時に入力される計算
式における一連の置数データおよびフアンクシヨ
ンデータとその演算の途中結果および最終結果と
を表示部に同時に表示することは行われておら
ず、入力された計算式とその演算結果との関係が
分からず、不便な場合もあつた。
On the other hand, even in small electronic calculators that do not have the above-mentioned verification function, a series of numeric data and function data in a calculation formula entered at the time of key input, as well as intermediate and final results of the calculation, can be displayed simultaneously on the display. There was no display, and it was difficult to see the relationship between the input calculation formula and its calculation result, which was inconvenient in some cases.

この発明は上述した事情を背景になされたもの
で、その目的とするところは、2つの表示部を設
けて一方の表示部にはキー入力された計算式を連
続的に表示させ、また他方の表示部には上記一方
の表示部の表示データに対応する演算結果データ
を同時に表示させるようにした小型電子式計算機
を提供することである。
This invention was made against the background of the above-mentioned circumstances, and its purpose is to provide two display sections, one display section to continuously display the key-input calculation formula, and the other display section to continuously display the key-input calculation formula. It is an object of the present invention to provide a small-sized electronic calculator in which calculation result data corresponding to the display data of one of the display parts is simultaneously displayed on the display part.

以下、図面を参照してこの発明の各実施例を説
明する。第1図ないし第5図は第1実施例であ
る。第1図において、検算機能を備えた小型電子
式計算機のケース本体1の上面側には、キー入力
部2および表示部3が設けられており、またケー
ス本体1内には第2図の回路を構成する電子回路
部品、電池等が収納されている。キー入力部2に
は□0〜□9の帯数キー、□+、□−、□×、□÷等の
四則演
算やその他の演算用の各種フアンクシヨンキー、
再現キー4A,4B、モードスイツチ5及びコン
トラスト(CNT)キー6が夫々設けられている。
而して、上記再現キー4A,4Bは夫々、上記置
数キー、フアンクシヨンキー等により入力した計
算式を入力順に記憶しているキーメモリ(後述す
る)から検算時に読出して表示部3に表示再現さ
せるためのキーである。この場合、再現キー4A
は計算式を式の最初の方から最後の方へ向かつて
(順方向)順次再現させるための指令を与え、一
方、再現キー4Bは式の最後の方から最初の方へ
向かつて(逆方向)順次再現させるための指令を
与える。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 5 show a first embodiment. In FIG. 1, a key input section 2 and a display section 3 are provided on the top side of a case body 1 of a small electronic calculator equipped with a verification function, and a circuit shown in FIG. 2 is provided inside the case body 1. The electronic circuit components, batteries, etc. that make up the system are housed there. The key input section 2 includes band number keys from □0 to □9, various function keys for four arithmetic operations such as □+, □-, □×, □÷, and other operations.
Reproduction keys 4A, 4B, a mode switch 5, and a contrast (CNT) key 6 are provided, respectively.
The reproduction keys 4A and 4B each read out calculation formulas entered using the numeric keys, function keys, etc. from a key memory (described later) that stores them in the order of input, and display them on the display unit 3 at the time of verification. This is the key to reproducing it. In this case, reproduction key 4A
gives a command to reproduce the calculation formula sequentially from the beginning of the formula to the end (forward direction), while the reproduction key 4B gives a command to reproduce the formula from the end of the formula to the beginning (reverse direction). ) Give instructions for sequential reproduction.

モードスイツチ5は「OFF」の位置でオフモ
ード、「REPLAY」の位置で再現モード、
「MEMORY」の位置で後述する第2表示部の独
立メモリの内容を常に表示するモード、「DISP1
の位置で後述する第1表示部のみを表示するモー
ドを夫々設定する。コントラストキー6は液晶表
示装置から成る上記表示部3の表示輝度(コント
ラスト)を調節するキーであり、コントラストキ
ー6の操作後、再現キー4Aを操作すると操作回
数に応じて表示輝度が強くなつて濃くなり、再現
キー4Bを操作すると輝度が弱くなつて薄くな
る。この場合、液晶の表示輝度は駆動電圧の大き
さにより変化するため、上記コントラストキー6
および再現キー4A,4Bの操作によつて内容が
アツプ/ダウンするカウンタが設けられている。
そして、このカウンタの計数値に応じて多数の電
圧値から所定の電圧値を選択して印加し、例えば
表示輝度が16段階の変化をするようになつてい
る。
Mode switch 5 is in the "OFF" position for off mode, and in the "REPLAY" position for reproduction mode.
"DISP 1 " is a mode that always displays the contents of the independent memory of the second display section (described later) at the "MEMORY" position.
A mode for displaying only the first display section, which will be described later, is set respectively at the position. The contrast key 6 is a key for adjusting the display brightness (contrast) of the display section 3 made of a liquid crystal display device, and after operating the contrast key 6, when the reproduction key 4A is operated, the display brightness increases according to the number of operations. It becomes darker, and when the reproduction key 4B is operated, the brightness becomes weaker and becomes lighter. In this case, since the display brightness of the liquid crystal changes depending on the magnitude of the drive voltage, the contrast key 6
Also provided is a counter whose contents go up/down by operating the reproduction keys 4A, 4B.
Then, a predetermined voltage value is selected from a large number of voltage values and applied according to the count value of this counter, so that, for example, the display brightness changes in 16 steps.

表示部3は大別して下段側の第1表示部3Aお
よび上段側の第2表示部3Bとから成る。而して
第1表示部3Aは日の字型表示セグメントによる
8桁構成であり、また第2表示部3Bは3×5の
ドツトマトリクス表示体による9桁構成である。
また第1表示部3A、第2表示部3Bの左端部に
は図示するように、×、÷、+、−、K、RP、M等
の表示体も設けられ、加減乗除、定数の各フアン
クシヨン表示、再現モード表示、メモリモード表
示を夫々行う。
The display section 3 is roughly divided into a first display section 3A on the lower side and a second display section 3B on the upper side. The first display section 3A has an 8-digit configuration using Japanese character-shaped display segments, and the second display section 3B has a 9-digit configuration using a 3.times.5 dot matrix display.
In addition, as shown in the left end of the first display section 3A and the second display section 3B, display elements such as ×, ÷, +, -, K, RP, M, etc. are also provided, and each function of addition, subtraction, multiplication, division, and constant is provided. display, reproduction mode display, and memory mode display.

次に第2図を参照して回路構成を説明する。キ
ー入力部2の各キーやスイツチの出力は制御部1
1に入力する。この制御部11は、この小型電子
式計算機の各種動作を制御する回路であり、例え
ばマイクロプロセツサから成つている。そして制
御命令O1〜O5を出力する。メモリ入力制御部1
2にはキー入力部2の出力に応じたデータが制御
部11から入力されるほか、演算部13からの演
算結果データが入力される。そして、メモリ入力
制御部12は制御命令O2にしたがつて上記入力
データをキーメモリ14あるいは演算レジスタ1
5に入力する。キーメモリ14は、キー操作によ
り入力された計算式を記憶するもので、その記憶
容量はキー操作回数(置数キー、フアンクシヨン
キーの操作回数)で50キー分である。演算レジス
タ15は演算数、被演算数を記憶するXレジス
タ、Yレジスタ、上述したキー操作回数をカウン
トするためのAレジスタ、第2表示部3Bの最下
位桁のデータはキーメモリ14の何番地に記憶さ
れているデータかを示すBレジスタ、一時記憶用
のC、D、Nの各レジスタ、図示しないその他の
レジスタ及び独立メモリから成つている。また、
キーメモリ14および演算レジスタ15から出力
されたデータはメモリ出力制御部16に入力され
る。このメモリ出力制御部16は制御命令O3
したがつて、上記入力データを演算部13、第1
表示制御部17A、第2表示制御部17Bの何れ
かに出力する。
Next, the circuit configuration will be explained with reference to FIG. The output of each key and switch of the key input section 2 is controlled by the control section 1.
Enter 1. This control section 11 is a circuit that controls various operations of this small electronic calculator, and is composed of, for example, a microprocessor. Then, control instructions O 1 to O 5 are output. Memory input control section 1
2 receives data corresponding to the output of the key input section 2 from the control section 11, as well as calculation result data from the calculation section 13. Then, the memory input control unit 12 transfers the input data to the key memory 14 or the operation register 1 according to the control instruction O2 .
Enter 5. The key memory 14 stores calculation formulas input by key operations, and its storage capacity is equivalent to 50 key operations (number of numeric keys and function keys). The operation register 15 includes an X register, a Y register, which stores the number of operations, an operand, an A register, which counts the number of key operations mentioned above, and the address of the key memory 14 where the data of the least significant digit of the second display section 3B is stored. It consists of a B register indicating which data is stored in the memory, C, D, and N registers for temporary storage, other registers (not shown), and an independent memory. Also,
Data output from the key memory 14 and the calculation register 15 is input to the memory output control section 16. This memory output control section 16 outputs the above input data to the calculation section 13 and the first
It is output to either the display control section 17A or the second display control section 17B.

演算部13は制御命令O1にしたがつて各種演
算を実行し、その演算結果データをメモリ入力制
御部12に出力するほか、ジヤツジ演算の結果デ
ータJを制御部11に出力する。
The calculation unit 13 executes various calculations in accordance with the control instruction O 1 and outputs the calculation result data to the memory input control unit 12 as well as outputs the result data J of the jersey calculation to the control unit 11 .

第1表示制御部17A、第2表示制御部17B
は夫々表示レジスタD1,D2を有し、夫々制御命
令O4,O5にしたがつて第1表示部3A、第2表
示部3Bの各表示動作を制御する。
First display control section 17A, second display control section 17B
have display registers D 1 and D 2 , respectively, and control the display operations of the first display section 3A and the second display section 3B according to control instructions O 4 and O 5 , respectively.

次に、上記実施例の動作を第3図A,B,Cに
示すフローチヤートにしたがつて説明する。い
ま、この発明の小型電子式計算機により次式(1)の
計算式を入力して演算を行い、またその計算式の
入力後、検算を行うために上記計算式を表示部3
に再現させる場合について述べる。
Next, the operation of the above embodiment will be explained with reference to the flowcharts shown in FIGS. 3A, B, and C. Now, use the small electronic calculator of the present invention to input the following formula (1) and perform calculations, and after inputting the formula, display the above formula on the display 3 for verification.
Let's discuss the case where the image is reproduced.

123+456+789=1368 ………(1) 先ず、モードスイツチ5を「REPLAY」にし
て再現モードにする。次に、数値「123」を入力
するために置数キー□1を操作する。したがつて、
第2図のキー入力部2の出力が制御部11に入力
され、また制御部11は操作キーの種類を判断し
て対応する内容の制御命令O1〜O5を出力する。
即ち、いまの場合、判断された置数データ「1」
がメモリ入力制御部12の制御により演算レジス
タ15のXレジスタに入力される。そして、この
Xレジスタ内のデータ「1」は次にメモリ出力制
御部16の制御により第1表示制御部17Aの表
示レジスタD1に転送され、第1表示部3Aの1
桁目に表示される。
123+456+789=1368 (1) First, set mode switch 5 to "REPLAY" to enter reproduction mode. Next, operate the number key □1 to input the numerical value "123". Therefore,
The output of the key input section 2 shown in FIG. 2 is input to the control section 11, and the control section 11 determines the type of operation key and outputs control commands O1 to O5 with corresponding contents.
That is, in this case, the determined number data "1"
is input to the X register of the calculation register 15 under the control of the memory input control section 12. The data "1" in this X register is then transferred to the display register D1 of the first display control section 17A under the control of the memory output control section 16, and the data "1" in the X register is transferred to the display register D1 of the first display control section 17A.
displayed in the digit.

以上の動作を第3図Aのフローチヤートにより
説明すると、ステツプS1のキーサンプリング処理
によつてキー入力部2の出力が制御部11に入力
され、次にステツプS2で制御部11は操作キーが
再現キーか、演算キー(置数キーおよび□+、□−、
□×、□÷、□=のフアンクシヨンキー)か、或いは□

(クリア)キーかを判断する処理を行う。今のキ
ーは置数キーであるから、ステツプS3の処理に入
り、操作キーが置数キーか、或いは上記フアンク
シヨンキーかを判断する。この場合、置数キーで
あるからステツプS15に進行し、置数データ「1」
がXレジスタに入力される。次にステツプS16
より、再現キー4Aまたは4Bが操作されたか否
か、即ち、計算式の再現中か否かが判断される。
今、再現中ではないからステツプS17に進み計算
式の再現中に□Cキーが操作されデータの一部が削
除されているか否か、即ち、削除中か否かが判断
される。この場合、削除中ではないのでステツプ
S13に進み、Xレジスタ内のデータ「1」が表示
レジスタD1に転送され、キーメモリのデータが
表示レジスタD2に転送される。次いでステツプ
S14の表示処理により数値「1」が第1表示部3
Aに表示されるが、キーメモリにはデータがまだ
入力されていないので第2表示部3Bには何も表
示されない。次いで、ステツプS1のキーサンプリ
ング処理が再び実行される。
The above operation will be explained with reference to the flowchart of FIG. The keys are reproduction keys, calculation keys (number keys, □+, □-,
□×, □÷, □= function key) or □
C
(Clear) Performs processing to determine whether it is a key. Since the current key is a numeric key, the process goes to step S3 , where it is determined whether the operation key is a numeric key or the above-mentioned function key. In this case, since it is a numeric key, the process advances to step S15 and the numeric data is "1".
is input to the X register. Next, in step S16 , it is determined whether the reproduction key 4A or 4B has been operated, that is, whether the calculation formula is being reproduced.
Since it is not currently being reproduced, the process proceeds to step S17 , and it is determined whether or not the □C key has been operated while the calculation formula is being reproduced, thereby deleting part of the data, that is, whether or not it is being deleted. In this case, the deletion is not in progress, so the step
Proceeding to S13 , the data "1" in the X register is transferred to the display register D1 , and the data in the key memory is transferred to the display register D2 . Then step
The numerical value "1" is displayed on the first display section 3 by the display processing of S14 .
A, but since no data has been input to the key memory yet, nothing is displayed on the second display section 3B. Next, the key sampling process of step S1 is executed again.

同様に、置数キー□2、□3の操作時にも上述した
各ステツプの処理が実行される。第4図1は以上
のキー操作を終了した時点での表示部3の表示状
態を示す。
Similarly, when the number keys □2 and □3 are operated, the processing of each step described above is executed. FIG. 4 1 shows the display state of the display unit 3 at the time when the above key operations are completed.

次に、□+キーを操作するとXレジスタ内のデー
タ「123」はYレジスタに転送され、またデータ
「123+」がキーメモリ14にセツトされる。そし
て、このデータ「123+」は第2表示制御部17
Bの表示レジスタD2に入力され、第2表示部3
Bに表示される。また1回目の演算処理が演算部
13にて実行され、その演算結果データ「123」
が第1表示部3Aに表示される。
Next, when the □+ key is operated, the data "123" in the X register is transferred to the Y register, and the data "123+" is set in the key memory 14. Then, this data “123+” is transmitted to the second display control unit 17.
B's display register D 2 and the second display section 3
It is displayed on B. Also, the first calculation process is executed in the calculation unit 13, and the calculation result data is "123".
is displayed on the first display section 3A.

即ち、以上の動作を第3図のフローチヤートに
より説明すると、ステツプS1、S2の各処理後、ス
テツプS3にて操作キーがフアンクシヨンキーであ
ることが判断される。このため、ステツプS4に進
行しステツプS16と同様に再現中かどうか判断さ
れ、「NO」であるからステツプS5に進行してス
テツプS17と同様に削除中かどうか判断され、
「NO」であるから次のステツプS6に進行する。
このステツプS6ではBレジスタの内容(いま
「0」)にしたがつてキーメモリ14の1〜4桁目
にデータ「123+」が入力される。次にステツプ
S7によりデータ数「4」がカウントされてAレジ
スタにセツトされる。次にステツプS3によりBレ
ジスタにもデータ数「4」がセツトされ、キーメ
モリ14のデータを第2表示部3Bに表示させる
ときの表示位置が更新される。次にステツプS9
よりX、Yの両レジスタ内のデータの加算が実行
され、次にステツプS10にて逆再現中か否か、即
ち、再現キー4Bが操作されたか否かが判断され
る。この場合、「NO」であるからステツプS11
進行し、ステツプS5と同様の処理が実行され、ス
テツプS13、S14の各処理が更に実行されてステツ
プS1に復帰する。第4図2はこの時点での表示状
態を示す。
That is, the above operation will be explained with reference to the flowchart of FIG. 3. After each process of steps S1 and S2 , it is determined in step S3 that the operation key is a function key. Therefore, the process advances to step S4 , where it is determined whether or not it is being reproduced, as in step S16 , and since the answer is "NO", the process advances to step S5 , where it is determined whether or not it is being deleted, as in step S17 .
Since the answer is "NO", proceed to the next step S6 .
In step S6 , data "123+" is input into the first to fourth digits of the key memory 14 in accordance with the contents of the B register (currently "0"). Next step
The number of data "4" is counted by S7 and set in the A register. Next, in step S3 , the number of data "4" is set in the B register, and the display position when displaying the data in the key memory 14 on the second display section 3B is updated. Next, in step S9 , the data in both the X and Y registers are added, and then in step S10 , it is determined whether or not reverse reproduction is being performed, that is, whether or not the reproduction key 4B has been operated. . In this case, since the answer is "NO", the process proceeds to step S11 , where the same process as step S5 is executed, each process of steps S13 and S14 is further executed, and the process returns to step S1 . FIG. 42 shows the display state at this point.

次に、データ「456」を置数キーにより入力し
たとき、上述した第4図1の場合と同様に各ステ
ツプの処理が実行される。第4図3にその表示状
態を示す。次いで□+キーを操作するとキーメモリ
14にはデータ「456+」が更に入力され、その
内容は「123+456+」となる。また、ステツプ
S7、S8の処理によりAレジスタ、Bレジスタのデ
ータは共に「8」となる。そしてデータ「123」
と「456」の加算が実行され、したがつて表示部
3の表示状態は第4図4に示すようになる。
Next, when the data "456" is input using the numeric key, the processing of each step is executed in the same manner as in the case of FIG. 4, described above. FIG. 4 shows the display state. Next, when the □+ key is operated, data "456+" is further input into the key memory 14, and its contents become "123+456+". Also, step
Through the processing of S 7 and S 8 , both the data in the A register and the B register become "8". and data "123"
The addition of "456" to "456" is executed, and the display state of the display unit 3 becomes as shown in FIG.

次にデータ「789」を入力し、次いで□=キーを
操作するとキーメモリ14には更にデータ「789
=」が入力され、またAレジスタ、Bレジスタは
共に+4されて「12」となり、また演算結果デー
タ「1368」が算出される。そして表示部3の表示
状態は第4図5に示すようになる。
Next, input the data "789" and then operate the □= key, and the key memory 14 will have the data "789"
=" is input, and both the A register and the B register are incremented by 4 to become "12", and the operation result data "1368" is calculated. The display state of the display unit 3 becomes as shown in FIG. 4 and 5.

次に、検算を行うために上記計算式を順方向で
再現するものとして、再現キー4Aを操作する。
このとき、ステツプS1に次いでステツプS2の処理
により再現キー4Aが操作されたことが判断さ
れ、ステツプS18に進行し、それが順方向の再現
キー4Aであることが判断される。次にステツプ
S19に進行し、A、B両レジスタの内容が一致す
るか否かが判断され、いま共に「12」で一致する
から次のステツプS20に進行し、Bレジスタがク
リアされる。そして、ステツプS21に進行してB
レジスタが+1されて「1」となる。次のステツ
プS22に進行し、Bレジスタの内容「1」にした
がつてキーメモリ14の1番地のデータ「1」が
読出され、次いでステツプS2に復帰する。
Next, in order to perform a verification, the reproduction key 4A is operated to reproduce the above calculation formula in the forward direction.
At this time, it is determined by the processing in step S2 following step S1 that the reproduction key 4A has been operated, and the process proceeds to step S18 , where it is determined that it is the reproduction key 4A in the forward direction. Next step
The process proceeds to step S19 , and it is determined whether the contents of both the A and B registers match. Since they are both "12", the process proceeds to the next step S20 , and the B register is cleared. Then proceed to step S 21 and B
The register is incremented by 1 and becomes "1". The program advances to the next step S22 , and data "1" at address 1 of the key memory 14 is read out in accordance with the content "1" of the B register, and then the program returns to step S2 .

ステツプS2では、いまキーメモリ14から読出
したデータ「1」が□Cキー、演算キー、および再
現キーの何れに対応するかが判断され、これによ
りステツプS3に進行する。そして、ステツプS3
て更に置数キーか、フアンクシヨンキーかが判断
される。いま置数キーであるから、次にステツプ
S15に進行し、データ「1」がXレジスタへ入力
される。次にステツプS16に進行し、再現中かど
うかが判断され、今は再現中であるからステツプ
S19に進行する。いまA、B両レジスタの内容は
一致しないからステツプS21に進行し、Bレジス
タが+1されて「2」となる。そしてステツプ
S22によりキーメモリ14の2番地から次のデー
タ「2」が読出される。
In step S2 , it is determined whether the data "1" just read from the key memory 14 corresponds to the □C key, the calculation key, or the reproduction key, and the process then proceeds to step S3 . Then, in step S3 , it is further determined whether the key is a numeric key or a function key. Since this is the numeric key, the next step is
Proceeding to S15 , data "1" is input to the X register. Next, the process advances to step S16 , where it is determined whether or not it is being reproduced.
Proceed to S 19 . Since the contents of the A and B registers do not match, the process advances to step S21 , where the B register is incremented by 1 and becomes "2". and step
The next data "2" is read from address 2 of the key memory 14 by S22 .

上記データ「2」に対してもデータ「1」同様
にステツプS2、S3、S15、S16、S19、S21が実行さ
れ、この間、Xレジスタの内容は「12」となり、
またBレジスタは「3」となつて次にステツプ
S22によりキーメモリ14からデータ「3」が読
出される。そして、このデータ「3」に対しても
ステツプS2、S3、S15、S16、S19、S21が実行さ
れ、Xレジスタの内容は「123」になり、またB
レジスタは「4」となる。したがつて、次のステ
ツプS22によりキーメモリ14の4番地からフア
ンクシヨンデータ「+」が読出される。このため
次にステツプS2ののちステツプS3ではフアンクシ
ヨンキーに対応するデータであることが判断さ
れ、ステツプS4に進行する。ステツプS4では再現
中であることが判断され、次にステツプS9に進行
してその演算処理により結果データ「123」が得
られる。次にステツプS10、S11の処理後、ステツ
プS13、S14に進行し、表示部3には第4図6に示
すように、その第1表示部3Aに結果データ
「123」が表示され、また第2表示部3Bには計算
式「123+」が表示され、キー入力を確認できる。
Steps S 2 , S 3 , S 15 , S 16 , S 19 , and S 21 are executed for the data “2” as well as for the data “1”, and during this time, the contents of the X register become “12”.
Also, the B register becomes “3” and the next step is started.
Data "3" is read from the key memory 14 by S22 . Then, steps S 2 , S 3 , S 15 , S 16 , S 19 , and S 21 are executed for this data “3”, and the contents of the X register become “123” and the B
The register becomes "4". Therefore, the function data "+" is read from address 4 of the key memory 14 in the next step S22 . Therefore, after step S2 , it is determined in step S3 that the data corresponds to the function key, and the process proceeds to step S4 . In step S4 , it is determined that reproduction is in progress, and the process then proceeds to step S9 , where result data "123" is obtained through the calculation process. Next, after processing steps S 10 and S 11 , the process proceeds to steps S 13 and S 14 , and the result data "123" is displayed on the first display section 3A of the display section 3, as shown in FIG. The calculation formula "123+" is also displayed on the second display section 3B, and the key input can be confirmed.

次に、再現キー4Aの2回目の操作を行うと1
回目のときと同様な各ステツプの処理が実行さ
れ、フアンクシヨンデータ「+」が読出された時
点で表示部3には第4図7に示すような表示、即
ち、第1表示部3Aには2回目の演算の結果デー
タ「579」が表示され、また第2表示部3Bには
計算式「123+456+」が表示される。またこの
間、Bレジスタの内容は「8」までアツプする。
Next, when you operate the reproduction key 4A for the second time, 1
The processing of each step is executed in the same way as the first time, and when the function data "+" is read out, the display section 3 shows a display as shown in FIG. The second calculation result data "579" is displayed, and the calculation formula "123+456+" is displayed on the second display section 3B. Also, during this time, the contents of the B register increase to "8".

再現キー4Aの3回目の操作時も同様であり、
フアンクシヨンデータ「=」が読出されたときに
表示部3には第4図8に示すような表示状態とな
る。この場合、第2表示部3Bは9桁までしか表
示できないから上位3桁の式「123」は表示され
ていない。またこの間、Bレジスタの内容は
「12」までアツプする。
The same thing happens when the reproduction key 4A is operated for the third time.
When the function data "=" is read out, the display section 3 enters a display state as shown in FIG. 4. In this case, since the second display section 3B can only display up to 9 digits, the upper 3 digits of the formula "123" are not displayed. Also, during this time, the contents of the B register increase to "12".

以上のようにして再現キー4Aをこの場合には
3回操作することにより式(1)を順方向に読出しな
がら検算を行うことができる。
As described above, by operating the reproduction key 4A three times in this case, it is possible to perform the verification calculation while reading the equation (1) in the forward direction.

ところで、第4図8の状態から逆方向の検算を
開始する場合、再現キー4Bを先ず1回操作す
る。このときステツプS1、S2の処理後ステツプ
S18の処理により再現キー4Bが操作されたこと
が判断され、第3図Bのフローチヤートのステツ
プS23に進行する。ステツプS23ではBレジスタの
内容が「1」か否かが判断され、いま「12」であ
るからステツプS24に進行し、Bレジスタが−1
されて「11」となる。そしてステツプS25に進行
し、キーメモリ14の11番地のデータがフアンク
シヨンデータか否かが判断される。いま11番地の
データは「9」であるから「NO」となりステツ
プS23に復帰する。そしてキーメモリ14の8番
地のフアンクシヨンデータ「+」が検出されるま
でBレジスタの内容を−1しながらステツプS23
S24、S25が更に3回繰返され、またフアンクシヨ
ンデータ「+」がステツプS25の処理により検出
されるとステツプS26に進行し、Bレジスタのデ
ータ「8」がCレジスタに転送され保護される。
次いでステツプS27に進行してBレジスタがクリ
アされ、ステツプS19に進行する。ステツプS19
は、Aレジスタはいま「12」であるから「NO」
となりステツプS21に進行してBレジスタが+1
されて「1」となり、次にステツプS22によりキ
ーメモリ14の1番地のデータ「1」が読出され
たのちステツプS2に進行する。
By the way, when starting the calculation in the reverse direction from the state shown in FIG. 4, the reproduction key 4B is first operated once. At this time, after processing steps S 1 and S 2 ,
It is determined through the process of S18 that the reproduction key 4B has been operated, and the process advances to step S23 of the flowchart of FIG. 3B. In step S23 , it is determined whether the content of the B register is "1" or not, and since it is currently "12", the process advances to step S24 , and the B register is set to -1.
and becomes "11". The process then proceeds to step S25 , where it is determined whether the data at address 11 of the key memory 14 is function data. Since the data at address 11 is now "9", the result is "NO" and the process returns to step S23 . Then, in step S23 , the contents of the B register are decremented by 1 until the function data "+" at address 8 of the key memory 14 is detected.
S24 and S25 are repeated three more times, and when function data "+" is detected by the processing in step S25 , the process advances to step S26 , and data "8" in the B register is transferred to the C register. protected.
Next, the process proceeds to step S27 , where the B register is cleared, and the process proceeds to step S19 . In step S 19 , the A register is currently ``12'', so ``NO'' is selected.
Proceeds to step S 21 and B register becomes +1
Then, in step S22 , the data "1" at address 1 of the key memory 14 is read out, and then the process advances to step S2 .

以下、上述した第4図6の検算は同様な動作が
実行され、即ち、ステツプS2、S3、S15、S16
S19、S21、S22の各処理によりキーメモリ14の
2番地のデータ「2」が読出され、次に同一ステ
ツプの処理によりキーメモリ14の3番地のデー
タ「3」が読出され、次に同様ステツプの処理に
より4番地のデータ「+」が読出されるとステツ
プS3からステツプS4に進行し、更にステツプS9
演算処理後ステツプS10に進行する。このステツ
プS10では逆再現中であることが判断され、ステ
ツプS12に進行してBレジスタのデータ「4」と
Cレジスタのデータ「8」とが一致するか否かが
判断される。いまは「NO」であるからステツプ
S19に進行する。そして更に同様にしてBレジス
タのデータが「8」となりCレジスタの内容と一
致するまでの間、Bレジスタを+1しながらキー
メモリ14の「5」〜「8」番地のデータ「4」、
「5」、「6」、「+」を順次読出し、判断する動作
が実行される。そして、フアンクシヨンデータ
「+」の読出し後、上記ステツプS12にてB、C両
レジスタの一致が判断されるとステツプS13に進
行し、更にステツプS14の処理により表示部3の
第1表示部3Aには結果データ「579」が、また
第2表示部3Bには計算式「123+456+」が夫々
第4図9に示すように表示される。
Hereinafter, similar operations will be performed in the above-mentioned calculation of FIG .
The data "2" at address 2 of the key memory 14 is read by each process of S 19 , S 21 and S 22 , and then the data "3" of address 3 of the key memory 14 is read by the process of the same step. Similarly, when the data "+" at address 4 is read out by the processing in step S3 , the process proceeds to step S4 , and after the arithmetic processing in step S9 , the process proceeds to step S10 . In this step S10 , it is determined that reverse reproduction is being performed, and the process proceeds to step S12 , where it is determined whether the data "4" in the B register and the data "8" in the C register match. Now it's "NO" so take steps
Proceed to S 19 . Then, in the same manner, until the data in the B register reaches "8" and matches the contents of the C register, the B register is +1 and the data "4" at addresses "5" to "8" in the key memory 14 is changed.
An operation of sequentially reading and determining "5", "6", and "+" is executed. After reading the function data "+", if it is determined in step S12 that the registers B and C match, the process proceeds to step S13 , and further, the process in step S14 causes the display section 3 to display the first register. The result data "579" is displayed on the first display section 3A, and the calculation formula "123+456+" is displayed on the second display section 3B, as shown in FIG. 4, respectively.

更に、もう1回再現キー4Bを操作すると上述
同様にしてステツプS1、S2、S18、S23、S24、S25
の各処理後、キーメモリ14の4番地のフアンク
シヨンデータ「+」が読出されるまでBレジスタ
を−1しながらステツプS23、S24、S25が繰返さ
れ、そしてフアンクシヨンデータ「+」が読出さ
れたことがステツプS25により判断されるとステ
ツプS26に進行し、Cレジスタにデータ「4」が
セツトされる。そしてステツプS27によりBレジ
スタがクリアされ、以下、ステツプS19、S21
S22、S2、S3、S15、S16、S19、…の繰返しにより
Bレジスタが「4」となり、フアンクシヨンデー
タ「+」が読出されると、次にステツプS3、S4
らステツプS9、S10、S12、S13、S14の各処理によ
り、第4図10に示すように表示部3の第1表示
部3Aには結果データ「123」が表示され、また
第2表示部3Bには計算式「123+」が表示され
る。
Furthermore, when the reproduction key 4B is operated once more, steps S 1 , S 2 , S 18 , S 23 , S 24 , and S 25 are performed in the same manner as described above.
After each process, steps S23 , S24 , and S25 are repeated while decrementing the B register by 1 until the function data "+" at address 4 of the key memory 14 is read out, and then the function data "+" is read out. When it is determined in step S25 that "+" has been read out, the process advances to step S26 , where data "4" is set in the C register. Then, the B register is cleared in step S27 , and the steps S19 , S21 ,
By repeating S 22 , S 2 , S 3 , S 15 , S 16 , S 19 , etc., the B register becomes "4" and the function data "+" is read, then steps S 3 and S 4 through steps S 9 , S 10 , S 12 , S 13 and S 14 , result data “123” is displayed on the first display section 3A of the display section 3 as shown in FIG. Further, the calculation formula "123+" is displayed on the second display section 3B.

次に、再現中の計算式中の一部を削除するとき
の動作を第5図を参照して説明する。いま第4図
7で説明した状態になつたとき、即ち、第5図1
に示すように第2表示部3Bに計算式「123+456
+」が表示されたとき、第2項「456+」を削除
して代りに式「543+」を挿入するものとする。
なお、いまAレジスタ、Bレジスタの内容は夫々
「12」、「8」である。
Next, the operation when deleting a part of the calculation formula being reproduced will be explained with reference to FIG. When the state described in FIG. 4 7 is reached, that is, in FIG. 5 1
As shown in the figure, the calculation formula "123+456" is displayed on the second display section 3B.
When "+" is displayed, the second term "456+" is deleted and the expression "543+" is inserted in its place.
Note that the contents of the A register and B register are now "12" and "8", respectively.

第5図1の状態において、□Cキーを操作すると
ステツプS1ののちステツプS2により□Cキーの操作
が判断され、第3図CのステツプS29に進行し、
キーメモリ14の8番地のデータ「+」がクリア
される。次にステツプS30によりキーメモリ14
内のデータが1桁右シフトされ、クリアしたデー
タのエリアが詰められる。次にステツプS31によ
りAレジスタが−1されて「11」となる。次にス
テツプS32によりBレジスタのデータが−1され、
「7」となる。次にキーメモリ14の7番地のデ
ータ「6」がフアンクシヨンデータか否かが判断
され、ステツプS29に復帰する。
When the □C key is operated in the state shown in FIG .
The data "+" at address 8 of the key memory 14 is cleared. Next, in step S30 , the key memory 14 is
The data within is shifted to the right by one digit, and the cleared data area is filled in. Next, in step S31 , the A register is incremented by 1 to become "11". Next, in step S32 , the data in the B register is decremented by 1, and
It becomes "7". Next, it is determined whether the data "6" at address 7 of the key memory 14 is function data or not, and the process returns to step S29 .

以下、Bレジスタのデータが「4」となり、キ
ーメモリ14の4番地のフアンクシヨンデータ
「+」が読出されるまでステツプS29〜S33の処理
が更に3回繰返されたのちステツプS34に進行し、
Cレジスタにデータ「4」がセツトされる。次に
ステツプS27に進行してBレジスタがクリアされ、
ステツプS19に進行する。次にステツプS19、S21
S22、S2、S3、S15、S16、S17、S19、…の既に述べ
た処理によりBレジスタを+1しながらキーメモ
リ14の1〜4番地からデータ「123+」を読出
し、そしてBレジスタが「4」のときフアンクシ
ヨンデータ「+」が読出されるとステツプS3から
ステツプS4、S9、S10、S11、S12を介しステツプ
S13に進行し、次にステツプS14に進行して第5図
2に示すように、表示部3の第1表示部3Aには
結果データ「123」が表示され、また第2表示部
3Bには第1項「123+」が表示される。
Thereafter, the processing of steps S29 to S33 is repeated three more times until the data in the B register becomes "4" and the function data "+" at address 4 of the key memory 14 is read out, and then step S34 is performed. Proceed to
Data "4" is set in the C register. Next, proceed to step S27 , the B register is cleared,
Proceed to step S19 . Next steps S 19 , S 21 ,
The data "123+" is read from addresses 1 to 4 of the key memory 14 while the B register is incremented by 1 through the already described processing of S 22 , S 2 , S 3 , S 15 , S 16 , S 17 , S 19 , etc. When the function data "+" is read out when the B register is "4", the process starts from step S3 through steps S4 , S9 , S10 , S11 , and S12 .
The process proceeds to step S13 , and then proceeds to step S14 , where the result data "123" is displayed on the first display section 3A of the display section 3, and the result data "123" is displayed on the second display section 3B, as shown in FIG. The first term “123+” is displayed.

次に置数キー、フアンクシヨンキーを操作して
第2項「543+」を入力すると上述と同様な動作
にしたがつてキーメモリ14の4〜8番地に上記
式「543+」が挿入される。そして表示部3には
第5図3に示すように、第1表示部3Aには結果
データ「666」が表示され、また第2表示部3B
には式「123+543+」が表示される。このとき、
キーメモリ14の内容は「123+543+789=」と
なつており、またAレジスタ、Bレジスタの各内
容は夫々「12」、「8」となつている。
Next, when the second term "543+" is input by operating the numeric keys and function keys, the above expression "543+" is inserted into addresses 4 to 8 of the key memory 14 in the same manner as described above. As shown in FIG. 5, on the display section 3, the result data "666" is displayed on the first display section 3A, and the result data "666" is displayed on the second display section 3B.
The expression "123+543+" is displayed. At this time,
The contents of the key memory 14 are "123+543+789=", and the contents of the A register and B register are "12" and "8", respectively.

次に検算を続けるために再現キー4Aを操作す
ると第4図8において述べたことと同様な処理が
実行され、その結果、第5図4に示すように表示
部3には、第1表示部3Aに結果データ「1455」
が表示され、また第2表示部3Bには式「+543
+789=」が表示される。
Next, when the reproduction key 4A is operated to continue the verification, the same process as described in FIG. 4 is executed, and as a result, as shown in FIG. Result data “1455” in 3A
is displayed, and the formula "+543" is displayed on the second display section 3B.
+789=" is displayed.

次に第6図および第7図を参照して第2実施例
を説明する。この第2実施例はモード指定により
計算式の再現時に第2表示部3Bに置数データの
みを表示し、フアンクシヨンデータの表示を行わ
ないようにすることも可能にしたものである。こ
の場合、モードスイツチ5に置数再現モード
「REPLAY」を追加し、第6図に示すように、
第3図AのフローチヤートにステツプS35、S36
S37の処理を追加すればよい。即ち、予めモード
スイツチ5を「REPLAY」の位置に設定し、
第4図5に示した状態、即ち、式(1)を入力し終わ
り、Aレジスタ、Bレジスタの内容が共に「12」
のとき、再現キー4Aを操作したとすると、上述
したステツプS1、S2、S18、S19、S20、S21、S22
各処理によりキーメモリ14の1番地からデータ
「1」が読出される。そしてステツプS2、S3
S15、S16、S19、S21、S22の各処理によりXレジス
タにデータ「1」がセツトされ、またキーメモリ
14の2番地からデータ「2」が読出される。以
下、同様な動作の繰返しによりBレジスタが
「4」となりキーメモリ14の4番地からフアン
クシヨンデータ「+」が読出されるとステツプS9
の演算処理にて結果データ「123」が得られ、X
レジスタに記憶される。そしてステツプS10、S11
を経てステツプS35(第6図)に進行し、再現モー
ドが判断され、次いでステツプS36に進行し、置
数再現モード「REPLAY」かどうかが判断さ
れる。この場合、モードスイツチ5は
「REPLAY」の位置になつているから、置数再
現モードであることが判断されて「YES」とな
り、ステツプS37へ進行する。このステツプS37
は、表示レジスタD1にブランキングコードBL
セツトされ、また表示レジスタD2にはYレジス
タの置数データ「123」が転送される。次いでス
テツプS14の表示処理により表示部3には、第7
図1に示すように、第1表示部3Aには何も表示
されず、また第2表示部3Bにはフアンクシヨン
データ「+」を省いた置数データ「123」のみの
計算式の表示がなされる。なお、上記ステツプ
S36で「NO」と判断された場合はステツプS13
進行し、上記第1実施例と同様の処理が行なわれ
る。そして、第4図6のような表示がなされる。
即ち、この場合はモードスイツチ5が
「REPLAY」の位置に設定されていたことにな
る。
Next, a second embodiment will be described with reference to FIGS. 6 and 7. In this second embodiment, it is possible to display only the numerical data on the second display section 3B and not display the function data when reproducing the calculation formula by specifying the mode. In this case, add the numeric reproduction mode "REPLAY" to the mode switch 5, and as shown in Figure 6,
In the flowchart of FIG. 3A, steps S 35 , S 36 ,
Just add the processing of S 37 . That is, set the mode switch 5 to the "REPLAY" position in advance,
The state shown in Figure 4, 5, that is, the input of formula (1) is complete, and the contents of both the A register and B register are "12".
If the reproduction key 4A is operated at this time, the data "1" is retrieved from address 1 of the key memory 14 through the processes of steps S 1 , S 2 , S 18 , S 19 , S 20 , S 21 and S 22 described above. is read out. and steps S 2 , S 3 ,
Data "1" is set in the X register by each process of S 15 , S 16 , S 19 , S 21 and S 22 and data "2" is read from address 2 of the key memory 14. Thereafter, by repeating the same operation, when the B register becomes "4" and the function data "+" is read from address 4 of the key memory 14, the process proceeds to step S9.
The result data "123" is obtained by the calculation process, and
stored in a register. and steps S 10 and S 11
The process then proceeds to step S 35 (FIG. 6), where the reproduction mode is determined, and then proceeds to step S 36 , where it is determined whether the numeric reproduction mode is "REPLAY". In this case, since the mode switch 5 is in the "REPLAY" position, it is determined that the mode is the numeric reproduction mode, the result is "YES", and the process proceeds to step S37 . In this step S37 , the blanking code B L is set in the display register D1 , and the number data "123" of the Y register is transferred to the display register D2 . Next, through the display processing in step S14 , the seventh
As shown in FIG. 1, nothing is displayed on the first display section 3A, and a calculation formula containing only the numeric data "123" without the function data "+" is displayed on the second display section 3B. will be done. Note that the above steps
If "NO" is determined in S36 , the process advances to step S13 , and the same processing as in the first embodiment is performed. Then, a display as shown in FIG. 4 and 6 is made.
That is, in this case, the mode switch 5 was set to the "REPLAY" position.

次に再現キー4Aをさらに1回操作すると上述
と同様な動作が実行され、第7図2に示すような
置数データのみの表示がなされる。更にまた再現
キー4Aを1回操作すると第7図3に示すように
置数データのみの表示がなされる。一方、再現キ
ー4Bを操作したときには逆方向から上記計算式
の置数データのみが順次再現される。
Next, when the reproduction key 4A is operated one more time, the same operation as described above is executed, and only the set number data is displayed as shown in FIG. 72. Furthermore, when the reproduction key 4A is operated once, only the set number data is displayed as shown in FIG. 7. On the other hand, when the reproduction key 4B is operated, only the set number data of the above calculation formula is sequentially reproduced from the reverse direction.

なお、上記各実施例では検算機能を備えた小型
電子式計算機にこの発明を適用したが、検算機能
を備えていない計算機であつてもこの発明のよう
に、第1表示部および第2表示部を設け、而して
第1表示部には演算結果の表示を行い、他方、第
2表示部には入力する計算式を連続的に表示する
ようにしてもよい。また上記各実施例では第1表
示部を日の字型表示セグメントで8桁構成とし、
また第2表示部を3×5ドツトマトリクス表示体
で9桁構成としたがこれに限定されるものでな
く、両表示部とも日の字型表示セグメント或いは
ドツトマトリクス表示体の何れで構成してもよ
く、勿論、桁数も任意である。更に上記第2実施
例では置数再現モードにおいて第1表示部3Aに
は何も表示しなかつたが、第1表示部3Aに演算
結果を表示してもよい。
In each of the above embodiments, the present invention is applied to a small electronic calculator equipped with a verification function, but even a calculator without a verification function can display the first display section and the second display section as in the present invention. The calculation result may be displayed on the first display section, and the calculation formula to be input may be continuously displayed on the second display section. Further, in each of the above embodiments, the first display section is configured with 8 digits of Japanese character display segments,
Furthermore, although the second display section is made up of a 3 x 5 dot matrix display with 9 digits, the present invention is not limited thereto, and both display sections may be made up of either a Japanese character display segment or a dot matrix display. Of course, the number of digits is also arbitrary. Further, in the second embodiment, nothing is displayed on the first display section 3A in the numerical reproduction mode, but the calculation result may be displayed on the first display section 3A.

この発明は以上説明したように、2つの表示部
を設けて一方の表示部にはキー入力された計算式
を連続的に表示させ、また他方の表示部には上記
一方の表示部の表示データに対応する演算結果デ
ータを同時に表示させるようにし、また、キー入
力された計算式を記憶しておくと共にデータ読出
し時に、一方の表示部には上記計算式における置
数データおよびフアンクシヨンデータを連続的に
順次表示させ、また他方の表示部には上記一方の
表示部の表示データに対応する演算結果データを
表示し、するようにしたので、キー入力中または
検算中に計算式とその演算結果との対応関係が常
に確認でき、キー操作ミスを防止できる利点があ
る。また計算式は複数対の置数データおよびフア
ンクシヨンデータが同時に表示可能であるから式
の前後関係の確認がより一層明確になる利点があ
る。更に検算時に再現する計算式の再現方向を順
方向、逆方向何れからでも可能とすれば検算が更
に容易に行える利点がある。また再現中の計算式
中の一部を削除、挿入することが容易であり、計
算がより速く行える利点もある。
As explained above, this invention is provided with two display sections, one display section continuously displays the calculation formula entered by key, and the other display section displays the display data of the one display section. The calculation result data corresponding to the above calculation formulas are displayed simultaneously, and the calculation formula entered by the key is memorized, and when data is read out, the numeric data and function data of the above calculation formula are displayed on one display section. The display is displayed in sequence, and the calculation result data corresponding to the data displayed on one display is displayed on the other display, so that calculation formulas and their calculations can be viewed during key input or verification. This has the advantage that you can always check the correspondence with the results and prevent key operation mistakes. Furthermore, since a plurality of pairs of numeric data and function data can be displayed simultaneously in a calculation formula, there is an advantage that the context of the formula can be confirmed even more clearly. Furthermore, if the calculation formula can be reproduced in either the forward or reverse direction during verification, there is the advantage that verification can be performed more easily. Furthermore, it is easy to delete or insert a part of the calculation formula being reproduced, which has the advantage that calculations can be made faster.

【図面の簡単な説明】[Brief explanation of drawings]

第1図ないし第5図はこの発明を検算機能を備
えた小型電子式計算機に適用した第1実施例を示
し、第1図は上記計算機の平面図、第2図は回路
構成図、第3図は全体の動作を説明するためのフ
ローチヤート、第4図は計算式のキー入力時と再
現時のキー操作と表示の各状態を示す図、第5図
は再現時における計算式の一部の削除と挿入を行
つたときのキー操作と表示の各状態を示す図、第
6図および第7図は第2実施例を示し、第6図は
その動作を説明するための要部のフローチヤー
ト、第7図は再現時のキー操作と表示の各状態を
示す図である。 2……キー入力部、3……表示部、3A……第
1表示部、3B……第2表示部、4A,4B……
再現キー、5……モードスイツチ、11……制御
部、12……メモリ入力制御部、13……演算
部、14……キーメモリ、15……演算レジス
タ、16……メモリ出力制御部、17A……第1
表示制御部、17B……第2表示制御部。
1 to 5 show a first embodiment in which the present invention is applied to a small electronic calculator equipped with a verification function. FIG. 1 is a plan view of the computer, FIG. 2 is a circuit diagram, and FIG. The figure is a flowchart to explain the overall operation, Figure 4 is a diagram showing the key operation and display states when inputting and reproducing a calculation formula, and Figure 5 is a part of the calculation formula when reproducing it. Figures 6 and 7 show the second embodiment, and Figure 6 is a flowchart of the main part to explain the operation. FIG. 7 is a diagram showing key operations and display states during reproduction. 2...Key input section, 3...Display section, 3A...First display section, 3B...Second display section, 4A, 4B...
Reproduction key, 5...Mode switch, 11...Control unit, 12...Memory input control unit, 13...Arithmetic unit, 14...Key memory, 15...Arithmetic register, 16...Memory output control unit, 17A ...First
Display control section, 17B...Second display control section.

Claims (1)

【特許請求の範囲】 1 置数キー及びフアンクシヨンキーを有するキ
ー入力手段と、 このキー入力手段から入力されるデータをキー
入力毎に累加表示する第1の表示手段と、 上記キー入力手段から入力されるデータを順次
記憶する記憶手段と、 この記憶手段から対応関係にある置数データと
フアンクシヨンデータとを一対づつ読出し上記第
1の表示手段に累加表示させる読出し手段と、 上記キー入力時にキー操作に従つて演算を実行
し、また上記読出し手段によるデータ読出し時に
データが読出される毎にこのデータに従つて演算
を実行する演算手段と、 この演算手段の演算結果を表示する第2の表示
手段とを具備し、 第1の表示手段に表示される数式の変化に伴
い、第2の表示手段に表示される演算結果を表示
中の数式に対応した値に変化させることを特徴と
した小型電子式計算機。
[Scope of Claims] 1. A key input means having a numeric key and a function key; a first display means for cumulatively displaying data input from the key input means for each key input; a storage means for sequentially storing input data; a reading means for reading out the corresponding numeric data and function data one by one from the storage means and cumulatively displaying them on the first display means; and the above-mentioned key input. a calculation means that executes calculations according to key operations, and performs calculations according to the data each time the data is read by the reading means; and a second calculation means that displays the calculation results of the calculation means. display means, and is characterized in that, as the mathematical formula displayed on the first display means changes, the calculation result displayed on the second display means changes to a value corresponding to the mathematical formula being displayed. A small electronic calculator.
JP9679582A 1982-06-05 1982-06-05 Small sized electronic calculator Granted JPS58213364A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9679582A JPS58213364A (en) 1982-06-05 1982-06-05 Small sized electronic calculator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9679582A JPS58213364A (en) 1982-06-05 1982-06-05 Small sized electronic calculator

Publications (2)

Publication Number Publication Date
JPS58213364A JPS58213364A (en) 1983-12-12
JPH0122658B2 true JPH0122658B2 (en) 1989-04-27

Family

ID=14174557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9679582A Granted JPS58213364A (en) 1982-06-05 1982-06-05 Small sized electronic calculator

Country Status (1)

Country Link
JP (1) JPS58213364A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE35509E (en) * 1986-03-07 1997-05-13 General Electrical Company Polyphenylene ether/polyamide blends having improved physical properties
JPH0610433Y2 (en) * 1987-08-26 1994-03-16 カシオ計算機株式会社 Small electronic calculator
JP4735549B2 (en) * 2007-01-18 2011-07-27 カシオ計算機株式会社 Electronic device and electronic device control program

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5222455A (en) * 1975-08-11 1977-02-19 Mc Donnell Douglas Corp Electronic display computer
JPS5559542A (en) * 1978-10-30 1980-05-06 Sharp Corp Display system for computer or the like
JPS56159756A (en) * 1980-05-12 1981-12-09 Sharp Corp Electronic computer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5222455A (en) * 1975-08-11 1977-02-19 Mc Donnell Douglas Corp Electronic display computer
JPS5559542A (en) * 1978-10-30 1980-05-06 Sharp Corp Display system for computer or the like
JPS56159756A (en) * 1980-05-12 1981-12-09 Sharp Corp Electronic computer

Also Published As

Publication number Publication date
JPS58213364A (en) 1983-12-12

Similar Documents

Publication Publication Date Title
JPH0158539B2 (en)
JPH0122658B2 (en)
JPS5846028B2 (en) Display method
US5150293A (en) Small electronic memo data storage, display and recall apparatus
JPH0452499B2 (en)
JPH0421151Y2 (en)
JPS6025621Y2 (en) time control device
MY113894A (en) "computers with a proof function"
JPH0119174Y2 (en)
EP0364099B1 (en) Data storage and retrieval in a calculator
JPH0124660Y2 (en)
JPS5840423Y2 (en) data collection device
JPS58213365A (en) Small sized electronic calculator having check function
JPH0140001Y2 (en)
JP2711420B2 (en) Electronic memo
JP2610963B2 (en) Automatic tabulation device
JPH0413732Y2 (en)
JPS5824818B2 (en) Hiyoji Seigiyohoushiki
JPS58211264A (en) Small-sized electronic computer
JPS5853381B2 (en) Program control method
JPS61157966A (en) Electronic desk calculator
JPS581462B2 (en) Index display method
JPS61198353A (en) Data input system
JPH0525324B2 (en)
JPH0128424B2 (en)