JPS58205260A - 符号化デ−タの誤り検出訂正方式 - Google Patents
符号化デ−タの誤り検出訂正方式Info
- Publication number
- JPS58205260A JPS58205260A JP57089314A JP8931482A JPS58205260A JP S58205260 A JPS58205260 A JP S58205260A JP 57089314 A JP57089314 A JP 57089314A JP 8931482 A JP8931482 A JP 8931482A JP S58205260 A JPS58205260 A JP S58205260A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- error
- code
- encoded data
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、符号化データ中の１ビット誤り訂正・２ビッ
ト誤り検出・単一４ビットバイト誤り検出可能な誤り検
出訂正方式に関するものである。
ト誤り検出・単一４ビットバイト誤り検出可能な誤り検
出訂正方式に関するものである。
汎用情報処理システムの主記憶装置では、装置の高信頼
化を目的として、誤り検出訂正方式の適用が不可欠であ
゛る。誤り検出訂正の対象は主として記憶素子であり、
誤り検出訂正６方式の適用によって、該記憶素子の故障
を救済するのである。ところで、周知のごとく、現状の
主記憶装置では、１個の記憶素子が有するデータ出力線
は１本である。従って、記憶素子が何らかの理由で破壊
されても、誤りは１ビツトの範囲に限定される。このた
め、現状の主記憶装置では、１ビット誤り訂正・２ビッ
ト誤り検出符号が適用され、ビット単位の誤りの救済が
行なわれている。
化を目的として、誤り検出訂正方式の適用が不可欠であ
゛る。誤り検出訂正の対象は主として記憶素子であり、
誤り検出訂正６方式の適用によって、該記憶素子の故障
を救済するのである。ところで、周知のごとく、現状の
主記憶装置では、１個の記憶素子が有するデータ出力線
は１本である。従って、記憶素子が何らかの理由で破壊
されても、誤りは１ビツトの範囲に限定される。このた
め、現状の主記憶装置では、１ビット誤り訂正・２ビッ
ト誤り検出符号が適用され、ビット単位の誤りの救済が
行なわれている。
一方、ＬＳＩ技術の進展とともに、複数ビット単位のデ
ータ出力線数を有する記憶素子が使用され今様になった
。この種の記憶素子では、素子に故障が生じると、その
素子から出力される複数ビットのデータ出力に誤りが波
及する恐れがある。
ータ出力線数を有する記憶素子が使用され今様になった
。この種の記憶素子では、素子に故障が生じると、その
素子から出力される複数ビットのデータ出力に誤りが波
及する恐れがある。
従って、今後の主記憶装置では、この複数ビット単位の
誤りを訂正または検出する符号を用いた誤り検出訂正方
式が必要となる。以下、この複数ビット（ｂビット）単
位の誤りをバイト誤りと呼ぶことにする。
誤りを訂正または検出する符号を用いた誤り検出訂正方
式が必要となる。以下、この複数ビット（ｂビット）単
位の誤りをバイト誤りと呼ぶことにする。
従来、バイト誤りを訂正する符号は、例えば特開昭５４
−５７８４９号公報に開示されている。このバイト誤り
を訂正する符号は、装置の高信頼化のためには十分な機
能を有しているが、反面、付加しなげればならない冗長
ビット（検査ビット）が現□ 状の主記憶用符号の倍程度に達し厳しい経済化要・求の
もとで製造される汎用情報処理システムの主記憶装置用
符号としては問題点を残している。
−５７８４９号公報に開示されている。このバイト誤り
を訂正する符号は、装置の高信頼化のためには十分な機
能を有しているが、反面、付加しなげればならない冗長
ビット（検査ビット）が現□ 状の主記憶用符号の倍程度に達し厳しい経済化要・求の
もとで製造される汎用情報処理システムの主記憶装置用
符号としては問題点を残している。
このため、バイト誤りについては訂正せず、誤りの検出
にとどめたバイト誤り検出符号が提案されている。その
なかでも、現状の１ビット誤り訂正・２ビット誤り検出
符号に単一のバイト誤り検出能力を付加した１ビット誤
り訂正・２ビット誤り検出・単一バイト誤り検出符号（
Ｓｉ（Ｉｇｌｅ ＥｒｒＯｒＣｏｒｒｅｃｔｉｎｇ −
Ｄｏｕｂｌｅ Ｅｒｒｏｒ Ｄｅ、ｔｅｃｔｉｎｇ −
Ｓｉｎｇｌｅｂ−ｂｉｔ ｂｙｔｅ Ｅｒｒｏｒ Ｄｅ
ｔｅｃｔｉｎｇ Ｃｏｄｅ ；以下、略して５ＥＤ−Ｄ
ＥＤ−ＳｂＥＤ符号と呼ぶ）が、実用的な符号として注
目されている。特に本符号は、検査ビット数が現状の１
ビット誤り訂正・２ビット誤り検出符号（ＳＥＣ−ＤＥ
Ｄ符号）とほとんど、かわらぬため、経済的に主記憶装
置に適用できる。
にとどめたバイト誤り検出符号が提案されている。その
なかでも、現状の１ビット誤り訂正・２ビット誤り検出
符号に単一のバイト誤り検出能力を付加した１ビット誤
り訂正・２ビット誤り検出・単一バイト誤り検出符号（
Ｓｉ（Ｉｇｌｅ ＥｒｒＯｒＣｏｒｒｅｃｔｉｎｇ −
Ｄｏｕｂｌｅ Ｅｒｒｏｒ Ｄｅ、ｔｅｃｔｉｎｇ −
Ｓｉｎｇｌｅｂ−ｂｉｔ ｂｙｔｅ Ｅｒｒｏｒ Ｄｅ
ｔｅｃｔｉｎｇ Ｃｏｄｅ ；以下、略して５ＥＤ−Ｄ
ＥＤ−ＳｂＥＤ符号と呼ぶ）が、実用的な符号として注
目されている。特に本符号は、検査ビット数が現状の１
ビット誤り訂正・２ビット誤り検出符号（ＳＥＣ−ＤＥ
Ｄ符号）とほとんど、かわらぬため、経済的に主記憶装
置に適用できる。
信頼度解析によれば、１個の記憶素子が故障した時に、
２ビツト以上のバイト誤りとなる割合が１０％以下であ
れば、５ＥＣ−ＤＥＤ−５ｂＥＤ符号を適用できる。も
し、この割合が数十％を越える場合には、経済性を犠牲
にしても、バイト誤り訂正符号を用（・ねばならない。
２ビツト以上のバイト誤りとなる割合が１０％以下であ
れば、５ＥＣ−ＤＥＤ−５ｂＥＤ符号を適用できる。も
し、この割合が数十％を越える場合には、経済性を犠牲
にしても、バイト誤り訂正符号を用（・ねばならない。
さて、Ｓ ＥＣ−Ｄ ＥＤ−５ｂ ＥＤ符号の構成法は
、初めり、 Ｃ，Ｂｏｓｓｅｎ等によって提案された（
例えば、昭和５６年１１月、金田重部著、電気通信学会
電子計算機研究会゛パリティチェックによりバイト誤り
を検出可能な５ＥＣ−ＤＥＤ−８ｂＥＤ符号の構成法゛
′参照）。しかし、このＢｏｓｓｅｎ等による５ＥＣ−
１）ＥＤ−８ｂＥＤ符号の構成法を用いて、もつとも実
用的な諸元と考先られるバイト長１）＝４ビット、被符
号化データ長に二６４ビットの５ＥＣ−１）ＥＤ−Ｓ４
ＥＤ符号を構成すると、その検査ビット数は９ビツトと
なる。
、初めり、 Ｃ，Ｂｏｓｓｅｎ等によって提案された（
例えば、昭和５６年１１月、金田重部著、電気通信学会
電子計算機研究会゛パリティチェックによりバイト誤り
を検出可能な５ＥＣ−ＤＥＤ−８ｂＥＤ符号の構成法゛
′参照）。しかし、このＢｏｓｓｅｎ等による５ＥＣ−
１）ＥＤ−８ｂＥＤ符号の構成法を用いて、もつとも実
用的な諸元と考先られるバイト長１）＝４ビット、被符
号化データ長に二６４ビットの５ＥＣ−１）ＥＤ−Ｓ４
ＥＤ符号を構成すると、その検査ビット数は９ビツトと
なる。
現状の５ＥＣ−ＤＥＤ符号の検査ビット数は、ｋ＝６４
に対して、８ビツトであるから、５ＥＣ−ＤＢＤ−８４
ＥＤ符号の検査ビットはわずかに１ビツト増加している
にすぎない。しかし、現実には、この１ビツトの増加は
、冗長ビット（＠査ビット）を記憶させるための記憶素
子数の増加をひきおこす。また、検査ビットやシンドロ
ーム（後述）は９ビツト幅となって、これらを一時的に
保持するレジスタや転送用のセレクタ等はすべて９ビツ
ト幅になる。高集積の論理ＬＳＩは、一般に８ビツトを
単位として作られている。この９ビツト幅の検査ビット
は、高集積論理ＬＳＩとの整合性が悪（・。この様な理
由から、従来技術による９ビツトの検査ビットを有する
ＳＥ、Ｃ−ＤＥＤ−３４ＥＤ符号は、実用上許容しかた
（・ものである。
に対して、８ビツトであるから、５ＥＣ−ＤＢＤ−８４
ＥＤ符号の検査ビットはわずかに１ビツト増加している
にすぎない。しかし、現実には、この１ビツトの増加は
、冗長ビット（＠査ビット）を記憶させるための記憶素
子数の増加をひきおこす。また、検査ビットやシンドロ
ーム（後述）は９ビツト幅となって、これらを一時的に
保持するレジスタや転送用のセレクタ等はすべて９ビツ
ト幅になる。高集積の論理ＬＳＩは、一般に８ビツトを
単位として作られている。この９ビツト幅の検査ビット
は、高集積論理ＬＳＩとの整合性が悪（・。この様な理
由から、従来技術による９ビツトの検査ビットを有する
ＳＥ、Ｃ−ＤＥＤ−３４ＥＤ符号は、実用上許容しかた
（・ものである。
上記観点から、本発明者は新しいバイト誤り検出符号の
構成法を特願昭５７−３．３４０３号にお（・て提案し
た。第２図は、この構成法によって得たバイト長り＝４
ビット、被符号化データ長に＝６４ビットのＳ ＥＣ−
ＤＥＤ−８４ＥＤ符号の例である。第２図はパリティ検
査行列（Ｈマトリクス）であり、例えば検査ビットＣＯ
の値は、下から２行目の行にお（・て「１」と記入され
たＤｏ−Ｄ２２までのデータ（合計２３ビツト）の排他
的論理和として作成される。検査ビットＣｏ −Ｃ７は
８ビツトあり、データピントＤｏ −Ｄ６３は合計６４
ピントある。これから明らかなように、検査ピントは９
ビ、ットから８ビツトに減少し、従来技術の問題点は改
善されている。
構成法を特願昭５７−３．３４０３号にお（・て提案し
た。第２図は、この構成法によって得たバイト長り＝４
ビット、被符号化データ長に＝６４ビットのＳ ＥＣ−
ＤＥＤ−８４ＥＤ符号の例である。第２図はパリティ検
査行列（Ｈマトリクス）であり、例えば検査ビットＣＯ
の値は、下から２行目の行にお（・て「１」と記入され
たＤｏ−Ｄ２２までのデータ（合計２３ビツト）の排他
的論理和として作成される。検査ビットＣｏ −Ｃ７は
８ビツトあり、データピントＤｏ −Ｄ６３は合計６４
ピントある。これから明らかなように、検査ピントは９
ビ、ットから８ビツトに減少し、従来技術の問題点は改
善されている。
しかしながら、第２図の構成法を用（・でも以下に述べ
る問題点を残している。
る問題点を残している。
−１） 第２図の符号では、チェックビットＣ７を作
成するためには、チェックビットＣＯ，Ｃ１の値が必要
となる。このため、検査ビット生成速度は、現在広く用
℃・られている５ＥＣ−ＤＥＤ符号に比べて遅延し、装
置動作速度の低下をまねく。
成するためには、チェックビットＣＯ，Ｃ１の値が必要
となる。このため、検査ビット生成速度は、現在広く用
℃・られている５ＥＣ−ＤＥＤ符号に比べて遅延し、装
置動作速度の低下をまねく。
（２）ハリティ検査マトリクス（Ｈマトリクス）にモジ
ュラな繰返し性がなく、符号化・復号化回路のＬＳＩ化
に不向きである。なお、現状の５ＥＣ−ＤＥＤ符号では
、はとんどの商用装置においてモジュラな繰返し性のあ
る符号を用（・ている。
ュラな繰返し性がなく、符号化・復号化回路のＬＳＩ化
に不向きである。なお、現状の５ＥＣ−ＤＥＤ符号では
、はとんどの商用装置においてモジュラな繰返し性のあ
る符号を用（・ている。
（３） Ｈマトリクスの重み（１の数）が最小となる最
小重み符号は、符号化・復号化回路のゲート量、遅延が
最小となる。しかし、本発明者による前記構成法を用（
・でも、検査ビットが６以下の場合のみ最小重み符号が
得られ、検査ビットがそれ以上では最小重みとはならな
い。Ｂｏｓｓｅｎ等による従来の構成法では、さらに重
みは大きくなってしまう。
小重み符号は、符号化・復号化回路のゲート量、遅延が
最小となる。しかし、本発明者による前記構成法を用（
・でも、検査ビットが６以下の場合のみ最小重み符号が
得られ、検査ビットがそれ以上では最小重みとはならな
い。Ｂｏｓｓｅｎ等による従来の構成法では、さらに重
みは大きくなってしまう。
本発明は上記従来の欠点を除去し、同一検査ビット数に
対して従来から知られているどの５ＥＣＤＥＤ−８４Ｅ
Ｄ符号よりも長い符号長を有するＳ ＥＣ−ＤＥＤ−８
４ＥＤ符号による誤り検出訂正を可能とし、さらに符号
化・復号化回路のゲート量を最小化する誤り検出訂正方
式を提供することにある。以下、図面について本発明の
内容を詳細に説明する。
対して従来から知られているどの５ＥＣＤＥＤ−８４Ｅ
Ｄ符号よりも長い符号長を有するＳ ＥＣ−ＤＥＤ−８
４ＥＤ符号による誤り検出訂正を可能とし、さらに符号
化・復号化回路のゲート量を最小化する誤り検出訂正方
式を提供することにある。以下、図面について本発明の
内容を詳細に説明する。
第１図は誤り検出訂正方式の一般的ブロック図である。
第１図において、１は被符号化データであり、該被符号
化データ１が検査ビット生成回路１０は入力され、検査
ビット２が生成される。従って、検査ビット生成回路１
０は符号化回路と言える。被憶装置などから読み出され
て誤りを含む可能性のある符号語３はンンドローム生膚
回路］１に入力され、シンドローム情報４が生成される
。このシンドローム情報４は誤りのビット位置を示す情
報を含んでおり、シンドロームデコード回路１２によっ
て誤りビット位置指摘信号５となる。又、誤り検出回路
１４は７ンドローム情報４から誤りの発生を報告する信
号７を生成する。誤りを含む可能性のある被符号化デー
タ１は誤り訂正回路１３に送られ、誤りビット位置指摘
信号５に従って誤りのビットを反転することにより、−
誤りの修正された被符号化データ６となる。
化データ１が検査ビット生成回路１０は入力され、検査
ビット２が生成される。従って、検査ビット生成回路１
０は符号化回路と言える。被憶装置などから読み出され
て誤りを含む可能性のある符号語３はンンドローム生膚
回路］１に入力され、シンドローム情報４が生成される
。このシンドローム情報４は誤りのビット位置を示す情
報を含んでおり、シンドロームデコード回路１２によっ
て誤りビット位置指摘信号５となる。又、誤り検出回路
１４は７ンドローム情報４から誤りの発生を報告する信
号７を生成する。誤りを含む可能性のある被符号化デー
タ１は誤り訂正回路１３に送られ、誤りビット位置指摘
信号５に従って誤りのビットを反転することにより、−
誤りの修正された被符号化データ６となる。
第２図は先にも説明したように、本発明者が特願昭５７
−３３４０３号で提案した符号例で、５ＥＣ−ＤＥＤ−
８４ＥＤ符号としては従来提案されているもつとも優れ
た構成法と考えられる。この構成法では、８ビツトの検
査ビットに対して９６ビツトの符号長を有する符号が得
られる。第２図の符号は、この９６ビツトの符号長を持
つ符号を短縮したものである。
−３３４０３号で提案した符号例で、５ＥＣ−ＤＥＤ−
８４ＥＤ符号としては従来提案されているもつとも優れ
た構成法と考えられる。この構成法では、８ビツトの検
査ビットに対して９６ビツトの符号長を有する符号が得
られる。第２図の符号は、この９６ビツトの符号長を持
つ符号を短縮したものである。
第２図において、符号は６４ビツトのデータＤＯ〜Ｄ６
３と８ビツトの検査ビットＣｏ −Ｃ７から成る。
３と８ビツトの検査ビットＣｏ −Ｃ７から成る。
これらの情報は４ビツトずつ区切られ、１８個の・く、
イトを構成している。検査ピッ） Ｃｏ −Ｃ７の位置
は、周知のごとく変更可能である。例えば第２図におい
て、ＣＯと示されているビット位置を検査ビットＣＯと
し、ＣＯと示されているビット位置をデータヒツトＤｏ
としてもよい。いずれにせよ、７２ビツトの符号長中の
８ビツトは検査ビットとして使われる。ここで、７２ビ
ツトの情報を４ビツト毎に区切って、Ｄｏ、Ｄｌ・・Ｄ
ｌ７であられすことにする。即ち、４ビツト毎に区切ら
れた情報では添字を下つきとしてあられす。第２図の例
では、Ｄｏ＝（Ｉ）Ｑ、 ＤＩ、Ｄ２．０３）、ＤＪ＝
（Ｄ４、Ｄ５、Ｄ６、Ｄ７ ）・・ となる。Ｄ１〜Ｄ
１７から成る符号語ＩＤは、ＩＤ ＝ （Ｄ、、 Ｄ、
、Ｄ２− Ｄｌ７ ）として与えられる。
イトを構成している。検査ピッ） Ｃｏ −Ｃ７の位置
は、周知のごとく変更可能である。例えば第２図におい
て、ＣＯと示されているビット位置を検査ビットＣＯと
し、ＣＯと示されているビット位置をデータヒツトＤｏ
としてもよい。いずれにせよ、７２ビツトの符号長中の
８ビツトは検査ビットとして使われる。ここで、７２ビ
ツトの情報を４ビツト毎に区切って、Ｄｏ、Ｄｌ・・Ｄ
ｌ７であられすことにする。即ち、４ビツト毎に区切ら
れた情報では添字を下つきとしてあられす。第２図の例
では、Ｄｏ＝（Ｉ）Ｑ、 ＤＩ、Ｄ２．０３）、ＤＪ＝
（Ｄ４、Ｄ５、Ｄ６、Ｄ７ ）・・ となる。Ｄ１〜Ｄ
１７から成る符号語ＩＤは、ＩＤ ＝ （Ｄ、、 Ｄ、
、Ｄ２− Ｄｌ７ ）として与えられる。
ＩＤの中の８ビツトの検査ビットは、Ｈをパリティ検査
マトリクスとすると、 Ｈ・ＩＤ’二＠を 但し、■は８要素のオール゛°ｏ゛列ベグトルｔは転置 となるように定められる。一方、この符号化データＩＤ
の干に誤りが含まれている可能性のあるものをＩＤ’と
すると、シンドロームは Ｈ・＋Ｄ′ｔ＝ Ｓ で与えられる。この符号はＳ’ＥＣ−ＤＥＤ−８４ＥＤ
符号であるから、ＩＤ中に生じた１ビット誤りを訂正で
き１、任意の２ビット誤りを検出でき、さらに１個のり
、（０＜ｐ＜１７）に生じた３ビツト、４ビツトのバイ
ト誤りを検出できる。
マトリクスとすると、 Ｈ・ＩＤ’二＠を 但し、■は８要素のオール゛°ｏ゛列ベグトルｔは転置 となるように定められる。一方、この符号化データＩＤ
の干に誤りが含まれている可能性のあるものをＩＤ’と
すると、シンドロームは Ｈ・＋Ｄ′ｔ＝ Ｓ で与えられる。この符号はＳ’ＥＣ−ＤＥＤ−８４ＥＤ
符号であるから、ＩＤ中に生じた１ビット誤りを訂正で
き１、任意の２ビット誤りを検出でき、さらに１個のり
、（０＜ｐ＜１７）に生じた３ビツト、４ビツトのバイ
ト誤りを検出できる。
さて、本発明は検査ビットｒが偶数のとき、新しい５Ｅ
Ｃ−ＤＥＤ−８４ＥＤ符号による誤り検出訂正方式を提
供するものである。こ−で、パリティ検査マトリクスＨ
が定められると、符号化・復号化回路は容易に構成でき
るので、以下では、主にＨマトリクスの構成法につ（・
て述べる。
Ｃ−ＤＥＤ−８４ＥＤ符号による誤り検出訂正方式を提
供するものである。こ−で、パリティ検査マトリクスＨ
が定められると、符号化・復号化回路は容易に構成でき
るので、以下では、主にＨマトリクスの構成法につ（・
て述べる。
（１）ｒ／／２ビットの要素を持つ２進列ベクトルｇを
定める。ｇは任意であるが、最終的に生成されるＨマト
リクスの重み（１の数）を少な（するためには、ｇ ＝
ａｌＦ下“が舅ましい。
定める。ｇは任意であるが、最終的に生成されるＨマト
リクスの重み（１の数）を少な（するためには、ｇ ＝
ａｌＦ下“が舅ましい。
（２）次に５ビツトの要素を持つ列ベクトルｆ、を求め
る。但し、ｇが偶数重みであればｆ９は奇数重みでなげ
ればならず、ｇが奇数重みであれば、ｆ。
る。但し、ｇが偶数重みであればｆ９は奇数重みでなげ
ればならず、ｇが奇数重みであれば、ｆ。
％＝４では、ｇ□Ｊｆ、として以下のものを用いて説明
してゆく。
してゆく。
■−１
但し、ｌ＼Ｊ、０く１、」＜２２−１である。このｆ・
、ｆ かも次のｒ行４列マトリクスＴＩ、１．を、Ｉ
Ｊ 作成する。
、ｆ かも次のｒ行４列マトリクスＴＩ、１．を、Ｉ
Ｊ 作成する。
（４） −ｈ から−ｈＦＪ中の３個の列ベクトル
を加えた１、Ｊ ものをその列ベクトルとするｒ行４列のマ） ＩＪりか
ら次のＨマトリクスを作る。但し、ｌ←ｊ、０＜ｉ、
ｊ＜ｌである。
を加えた１、Ｊ ものをその列ベクトルとするｒ行４列のマ） ＩＪりか
ら次のＨマトリクスを作る。但し、ｌ←ｊ、０＜ｉ、
ｊ＜ｌである。
この時、次の性質が成立する。
〔性質１〕
上式（３）で与えるＨマ） ＩＪクスを有する符号は５
ＥＣ−ＤＥＤ、、−８４ＥＤ符号であり、その符号長ｒ
−１［ はｎ＝（２−２２）で与えられる、符号は奇数重み列の
条件を満足する。
ＥＣ−ＤＥＤ、、−８４ＥＤ符号であり、その符号長ｒ
−１［ はｎ＝（２−２２）で与えられる、符号は奇数重み列の
条件を満足する。
〔性質２〕
バイト誤りｅに対するシンドロームｅ−ｈｉ１．ヲ上下
に半分に等分し、これをｓ、ｓ’とすると、訂正可能な
誤り（ｅの重みが１）に対しては５〜ｇがつＳ’４ｇと
なる。一方、訂正不能な３ビット誤りが生じているとき
にはｓ＝ｇ又はｓ′二ｇとなる。
に半分に等分し、これをｓ、ｓ’とすると、訂正可能な
誤り（ｅの重みが１）に対しては５〜ｇがつＳ’４ｇと
なる。一方、訂正不能な３ビット誤りが生じているとき
にはｓ＝ｇ又はｓ′二ｇとなる。
上記性質２は、シンドロームが奇数重みのときに、バイ
ト内の３ビット誤りと１ビット誤りを区別するために有
用である。
ト内の３ビット誤りと１ビット誤りを区別するために有
用である。
〔性質３〕
ｇとしてａｌ ｌ ＨＩＩ＋をえらぷと、式（３）で与
えられる５ＥＣ−ＤＥＤ−３４ＥＤ符号のＨマトリクス
の重みは、ｒ＝４．６．８に対して、同一符号長の最小
重み５ＥＣ−ＤＥＤ符号の重みに等しく、５ＥＣ−ＤＥ
Ｄ−Ｓ４ＥＤ符号としても最小重みである。
えられる５ＥＣ−ＤＥＤ−３４ＥＤ符号のＨマトリクス
の重みは、ｒ＝４．６．８に対して、同一符号長の最小
重み５ＥＣ−ＤＥＤ符号の重みに等しく、５ＥＣ−ＤＥ
Ｄ−Ｓ４ＥＤ符号としても最小重みである。
上記性質３は任意の符号長に対して最小重みの符号が得
られることを主張するものではない。しかし、実際に本
提案の構成法によって得られた符号から列ベクトルなぬ
き出して任意の符号長を有−ｊるＳ ＥＣ−ＤＥＤ−３
４ＥＤ符号を作ると、多くの符号長において最小重みと
なる。後述するｒ＝８ビットの場合には、符号長ｎ−１
６、加、２４、あ、３２．３６．４０．８８．９２．９
６．１００．１０４．１０８．１１２ビツトに対して最
小重みとなる。
られることを主張するものではない。しかし、実際に本
提案の構成法によって得られた符号から列ベクトルなぬ
き出して任意の符号長を有−ｊるＳ ＥＣ−ＤＥＤ−３
４ＥＤ符号を作ると、多くの符号長において最小重みと
なる。後述するｒ＝８ビットの場合には、符号長ｎ−１
６、加、２４、あ、３２．３６．４０．８８．９２．９
６．１００．１０４．１０８．１１２ビツトに対して最
小重みとなる。
第３図に本発明のバイト誤・り検出符号の構成を示す。
第３図（ａ）は４＝４の時の”’＋Ｊをすべて列挙して
マトリクスとして示した図である。第３図（ｂ）はこの
第３図（ａ）から得られたＨマトリクスである。
マトリクスとして示した図である。第３図（ｂ）はこの
第３図（ａ）から得られたＨマトリクスである。
符号長は１１２ビツトあり、従来のＢｏｓｓｅｎ等の符
号よりもｌ、７５倍長く、本発明者による特願昭５７−
３３４０３号の符号よりも１，２倍長い。第３図（Ｃ）
は第３図（ｂ）の符号の行ベクトルの順序を入れかえ、
しかもバイト間でマトリクスを入れかえたものである。
号よりもｌ、７５倍長く、本発明者による特願昭５７−
３３４０３号の符号よりも１，２倍長い。第３図（Ｃ）
は第３図（ｂ）の符号の行ベクトルの順序を入れかえ、
しかもバイト間でマトリクスを入れかえたものである。
なお、■は検査ビット位置を示す。あるバイトのマトリ
クスを列方向（上下方向）に２ピツトずつ巡回的に置き
かえてゆくと、通常、他のバイトのマトリ、クスが生成
されること１が図かられかる。このようなモジュラな性
質は本発明の構成法に特有であり後述するように符号化
・復号化回路のＬＳＩ化に適する。
クスを列方向（上下方向）に２ピツトずつ巡回的に置き
かえてゆくと、通常、他のバイトのマトリ、クスが生成
されること１が図かられかる。このようなモジュラな性
質は本発明の構成法に特有であり後述するように符号化
・復号化回路のＬＳＩ化に適する。
次の第１衣は不発明の符号と匠来のＢｏｓｓｅｎ を
二よる１＋ち、及び本発明者が特願昭５７− ａ３４０
３ 号で透茶した符笥を−ｔＳ威したものである。
二よる１＋ち、及び本発明者が特願昭５７− ａ３４０
３ 号で透茶した符笥を−ｔＳ威したものである。
第１表
これから、不発明の符号が既存のどのような符号に比べ
ても犬ぎなイ＝ｆ号長を持つことがわかる。
ても犬ぎなイ＝ｆ号長を持つことがわかる。
ＴＩお言うまでもン工＜、符号は最大符号長ではなく、
Ｈマトリクスかりタリをぬき出して短縮化して用いるこ
とυ・できる。これは、ぬぎ出した夕ＩＪに相当するビ
ットをギに０″として、最大付号景の符号を用いている
と劣えることもできる。
Ｈマトリクスかりタリをぬき出して短縮化して用いるこ
とυ・できる。これは、ぬぎ出した夕ＩＪに相当するビ
ットをギに０″として、最大付号景の符号を用いている
と劣えることもできる。
弔４；メ１は本発明に用いるバイト長り＝４ビット、デ
ータ長に＝６４ビットの５ＢＣ−Ｌ）ＥＤ−８４ＨＤ符
号の例であり、第３図（Ｃ）から構成された倹延ビット
ＣＯ〜Ｃ７と被符、号化データＤｏ−Ｄ６３からシンド
ローム８ビツト（Ｓｏ、８１．・・・８７）が作られる
。第４因ではＨマトリクスの右上半分と左下半分は一致
し、右１半分と左上半分が一致していることに注意され
たい。このことは、υ０＝−Ｄ３１、Ｃｏ−Ｃ５のため
に作しれた巳回路が、そのままＤ３２〜Ｄ６３、Ｃ４〜
Ｃ７のために利用できることを示している。
ータ長に＝６４ビットの５ＢＣ−Ｌ）ＥＤ−８４ＨＤ符
号の例であり、第３図（Ｃ）から構成された倹延ビット
ＣＯ〜Ｃ７と被符、号化データＤｏ−Ｄ６３からシンド
ローム８ビツト（Ｓｏ、８１．・・・８７）が作られる
。第４因ではＨマトリクスの右上半分と左下半分は一致
し、右１半分と左上半分が一致していることに注意され
たい。このことは、υ０＝−Ｄ３１、Ｃｏ−Ｃ５のため
に作しれた巳回路が、そのままＤ３２〜Ｄ６３、Ｃ４〜
Ｃ７のために利用できることを示している。
次に第１図において、本発明を適用した場合の各部・の
具坏的構成例についそ説明する。
具坏的構成例についそ説明する。
弗５凶は第４図の符号にもとづいて構成されたシンドロ
ーム生成回［１１の芙施例である。該シンドローム生成
回路は多入力の排他的瑞埋和（Ｘ−Ｏ几）ゲートから構
成される。この多入力のＸ−０几ゲートは、２人力排他
的ＯＲ換算では５段と°なる。この段数は、現在広く用
いられている同じ符号長の最小重み５ＥＣ−ＤＥＤ符号
と同じである。弔５図のＬｇｌ路は、ＣＯ〜Ｃ７に同も
入力しなければ検音ビット生成回路ＩＯとなる。第５図
からはやや読み取りにくいが、ＳＯ〜Ｓ３を作成するＸ
−０ａゲートＥおいて、１）Ｏ−Ｄ３１の代りにＤ３２
〜Ｉ）６３を人力し、０３２〜ＩＪ６３の代りニＤ ０
−ｊＬ１３１ 全入力し、更に、Ｃｏ〜Ｃ３とＣ４〜Ｃ
７を入れかえると、５ｏ−８３を出力すべき出力からは
８４〜Ｓ７がイモ族される。従って、第５図の回路は容
易に２個の同一回路に分割できる。即ち、回路のＬＳＩ
化に適する。
ーム生成回［１１の芙施例である。該シンドローム生成
回路は多入力の排他的瑞埋和（Ｘ−Ｏ几）ゲートから構
成される。この多入力のＸ−０几ゲートは、２人力排他
的ＯＲ換算では５段と°なる。この段数は、現在広く用
いられている同じ符号長の最小重み５ＥＣ−ＤＥＤ符号
と同じである。弔５図のＬｇｌ路は、ＣＯ〜Ｃ７に同も
入力しなければ検音ビット生成回路ＩＯとなる。第５図
からはやや読み取りにくいが、ＳＯ〜Ｓ３を作成するＸ
−０ａゲートＥおいて、１）Ｏ−Ｄ３１の代りにＤ３２
〜Ｉ）６３を人力し、０３２〜ＩＪ６３の代りニＤ ０
−ｊＬ１３１ 全入力し、更に、Ｃｏ〜Ｃ３とＣ４〜Ｃ
７を入れかえると、５ｏ−８３を出力すべき出力からは
８４〜Ｓ７がイモ族される。従って、第５図の回路は容
易に２個の同一回路に分割できる。即ち、回路のＬＳＩ
化に適する。
第６図１ａＪ〜（ＣＪはノンドロームデコード回ｗ、１
２の構成１＋ｌ」である。即ら、ンンドロームＳＯ〜Ｓ
７から誤りビットｇ直指摘１Ｍ号ＥＯ〜Ｅｃｉ３、ＥＣ
４〜ＥＣ７を生成する。ここで、例えばＥＯ＝１である
とデータビット１）０（：ｍりがあることを示し、ａｃ
ｏ＝１であると検査ビットＣＯ（二誤りが生じているこ
とを示す。このノンドロームデコード回始においても、
Ｅ Ｏ−１！；３１ Ｊ”、Ｅ ＣＯ〜ＥＣ３を生成１
−る回路において、ＳＯ〜′Ｓ３とＳ４〜δ７を父換す
ると、そのまずＥ３１〜Ｅ６３、ＥＣ４〜ＥＣ７を生成
する回路となり、回路のＬＳｉ化（二連する。
２の構成１＋ｌ」である。即ら、ンンドロームＳＯ〜Ｓ
７から誤りビットｇ直指摘１Ｍ号ＥＯ〜Ｅｃｉ３、ＥＣ
４〜ＥＣ７を生成する。ここで、例えばＥＯ＝１である
とデータビット１）０（：ｍりがあることを示し、ａｃ
ｏ＝１であると検査ビットＣＯ（二誤りが生じているこ
とを示す。このノンドロームデコード回始においても、
Ｅ Ｏ−１！；３１ Ｊ”、Ｅ ＣＯ〜ＥＣ３を生成１
−る回路において、ＳＯ〜′Ｓ３とＳ４〜δ７を父換す
ると、そのまずＥ３１〜Ｅ６３、ＥＣ４〜ＥＣ７を生成
する回路となり、回路のＬＳｉ化（二連する。
第７図は誤り検出回路１４であり、第４図又は第３図（
ｃ）の符号に用いることができる。第７図を見れば明ら
かな様に、不発明のバイト誤り検出符号では、バイト誤
りを少ないゲート数で検出できる。
ｃ）の符号に用いることができる。第７図を見れば明ら
かな様に、不発明のバイト誤り検出符号では、バイト誤
りを少ないゲート数で検出できる。
し上述べたように、本発明の誤り検出訂正方式では、バ
イト長すは４に固定されているが、次のような効果が得
られる。
イト長すは４に固定されているが、次のような効果が得
られる。
（１） 従来知られている符号に比べて長い符号長を
有する５ＥＣ−ＤＥＬＩ−ＬＳ４ＥＤ、ｌ−ｆ号を構成
できる。
有する５ＥＣ−ＤＥＬＩ−ＬＳ４ＥＤ、ｌ−ｆ号を構成
できる。
（２） 用いられる符号が最小重みの条件を満足下Φ
ため、符号化・復号化のために必要ン′よゲーＩＬ遅延
を最小化できる。
ため、符号化・復号化のために必要ン′よゲーＩＬ遅延
を最小化できる。
（３） ンンドロームな２分し、その各々にある符定
のビットパターンが生じているか否かによって、訂正可
能な誤りと訂正できないバイト内３ビット誤りとを区別
で′きるため、誤りの検出が少いゲート量で高速に実現
できる。
のビットパターンが生じているか否かによって、訂正可
能な誤りと訂正できないバイト内３ビット誤りとを区別
で′きるため、誤りの検出が少いゲート量で高速に実現
できる。
第１図は誤り検出訂正方式の一般的ブロック図、第２図
は従来のバイト誤り検出４”ｆ号の−ｙｌｌを示す図、
第３・凶は本発明のバイト誤り疾吊符号の構成法？示す
図、第４図（）本発明のバイト誤り検出１寸号の一例を
示す図、第５図は本発明によるノンドａ−ム生成回給の
惧成汐りを示す図、第６図は同じくンンドロームデコ・
−ド１白路の構成１５１１を示す図、第７図は同じく誤
り検出・開始の、溝成例を示す図である。 １・・ｒ＋号化データ、２・・・検査ビット、３・・・
符号化データ、４・・／ンドローム、５・・誤りビット
位置指摘信号、６・・・誤り訂正後の扱符号化データ、
７・・・誤り検出報告信号、１０・・検萱ビット庄成Ｕ
路、１１・・ンンドローム’ＩＥ ＊ ｌｉ！ｌ’ｔｌ
ｒ、１２・・二７ンドロームデコード回路、１３・・・
誤り訂正回路、１４・・・誤り検出回路。 代理人 弁理士 鈴 木 誠 第１ 図
は従来のバイト誤り検出４”ｆ号の−ｙｌｌを示す図、
第３・凶は本発明のバイト誤り疾吊符号の構成法？示す
図、第４図（）本発明のバイト誤り検出１寸号の一例を
示す図、第５図は本発明によるノンドａ−ム生成回給の
惧成汐りを示す図、第６図は同じくンンドロームデコ・
−ド１白路の構成１５１１を示す図、第７図は同じく誤
り検出・開始の、溝成例を示す図である。 １・・ｒ＋号化データ、２・・・検査ビット、３・・・
符号化データ、４・・／ンドローム、５・・誤りビット
位置指摘信号、６・・・誤り訂正後の扱符号化データ、
７・・・誤り検出報告信号、１０・・検萱ビット庄成Ｕ
路、１１・・ンンドローム’ＩＥ ＊ ｌｉ！ｌ’ｔｌ
ｒ、１２・・二７ンドロームデコード回路、１３・・・
誤り訂正回路、１４・・・誤り検出回路。 代理人 弁理士 鈴 木 誠 第１ 図
Claims (1)
- （１）４以上の偶数ｒに対して、晟ビットの要素を持つ
任意の２進列ベクトルｇを定め、該ｇ中に奇数個の１が
ある時には偶数個の１を、該ｇ中に偶数個の１がある時
には奇数個の１を有する４ビツト要素の列ベクトルｆｑ
（ｑ ＝ Ｏｌｌ、２・・・、２ｖ−’ −２、−１ ２２−１，）を作成し、該ｆ、を取り出して（これをニ
ー１ ｆｉ、 ｆｊとする。但し０≦Ｆ３≦２２−１、ｌ師
Ｊであ（召＝２２−１） で与えられるｒ行（２ｒ−１−２２’）列・くリテイ検
査行列Ｈに対して、 ４ビツトのデータ（これをＤｐとする）複数イ固力・ら
構成されたｎ Ｆ （２ｒ−’ −２’２ ）ビットの
２進符号化テータ１Ｄ＝（Ｄｏ、Ｄｌ−ＤｒＬ、２、Ｄ
ｒ＋−１）中のｒビット４ の検査ビットＣを Ｈ−ＩＤｔ＝Ｏ’ （Ｏはｒビットの０゛′からなる
°タ１ｊベクトルｔは転置を示す。） を満足する様に生成する手段と、 上記符号化データＩＤに誤りが重畳して（・る恐れのあ
る符号化データをＸＤ′とする時に、該１０’力・１ち
ｒビットのシンドロームＳを Ｓｔ ： Ｈ−ＩＤ′ｔ に従って生成する手段と、 上記シンドロームから誤りビット位置を指定する信号を
作り出す手段と、 上記該シンドロームから符号化データＩＤ’中に誤りが
生じていることを検出する手段と、上記誤りビット位置
を指定する信号に従って、符号化データＩＤ’中の誤り
を訂正する手段とを設け、上記符号化データＩＬＩ’中
に生じた１ビツトの誤りを訂正し、２ビツトの誤りを検
出し、がっ、４ピツトのデータＤｏ−ＤΩ−１中の１個
のＤｐ中に生じた３ビット以上の誤りを検出することを
特徴とする、符号デ″−夕の誤り検出訂正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57089314A JPS58205260A (ja) | 1982-05-26 | 1982-05-26 | 符号化デ−タの誤り検出訂正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57089314A JPS58205260A (ja) | 1982-05-26 | 1982-05-26 | 符号化デ−タの誤り検出訂正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58205260A true JPS58205260A (ja) | 1983-11-30 |
Family
ID=13967200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57089314A Pending JPS58205260A (ja) | 1982-05-26 | 1982-05-26 | 符号化デ−タの誤り検出訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205260A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6920588B1 (en) * | 2002-04-08 | 2005-07-19 | Sanera Systems Inc. | Transmitting data in a communication network |
| US6968491B1 (en) * | 2002-04-08 | 2005-11-22 | Sanera Systems Inc. | Generating a check matrix for error correction |
| US7539929B1 (en) | 2002-04-08 | 2009-05-26 | Brocade Communications Systems, Inc. | Error correction for data communication |
-
1982
- 1982-05-26 JP JP57089314A patent/JPS58205260A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6920588B1 (en) * | 2002-04-08 | 2005-07-19 | Sanera Systems Inc. | Transmitting data in a communication network |
| US6968491B1 (en) * | 2002-04-08 | 2005-11-22 | Sanera Systems Inc. | Generating a check matrix for error correction |
| US7539929B1 (en) | 2002-04-08 | 2009-05-26 | Brocade Communications Systems, Inc. | Error correction for data communication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ramabadran et al. | A tutorial on CRC computations | |
| JP4036338B2 (ja) | 誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出方法及び装置 | |
| US4345328A (en) | ECC Check bit generation using through checking parity bits | |
| US4402045A (en) | Multi-processor computer system | |
| CA1265253A (en) | Self-checking error-correcting encoder/decoder | |
| JPS60163138A (ja) | エラ−訂正方式 | |
| US8117526B2 (en) | Apparatus and method for generating a transmit signal and apparatus and method for extracting an original message from a received signal | |
| CN111078460B (zh) | 一种快速纠删码计算方法 | |
| JPS6115238A (ja) | エラ−訂正方法 | |
| BR112012003688B1 (pt) | Métodos e equipamento empregando códigos fec com desativação permanente de símbolos para processos de codificação e decodificação | |
| JPH05108495A (ja) | データ用誤り訂正検出方法及びコンピユータ・メモリ用 誤り検出回路 | |
| US5691996A (en) | Memory implemented error detection and correction code with address parity bits | |
| JPS6349245B2 (ja) | ||
| EP0793174A3 (en) | Error detection and correction method and apparatus for computer memory | |
| JPS61139846A (ja) | 誤り訂正・検出方式 | |
| JPH0736717A (ja) | 単一記号エラーと単一ビット・エラー検出のためのエラー訂正方法及び装置 | |
| US3622984A (en) | Error correcting system and method | |
| US20140013181A1 (en) | Error Correction Coding Using Large Fields | |
| US20020188909A1 (en) | Symbol level error correction codes which protect against memory chip and bus line failures | |
| CN102096610B (zh) | 利用纠错码和同步信息的数据行存储及传输 | |
| US3562709A (en) | Correction of block errors in transmission of data | |
| JPS58205260A (ja) | 符号化デ−タの誤り検出訂正方式 | |
| JP2732862B2 (ja) | データ伝送試験装置 | |
| JPH0345020A (ja) | 巡回符号処理回路 | |
| JPS61277230A (ja) | 誤り検出訂正符号発生方式 |