JPS58196794A - Memory circuit for reproducing device of digital video signal - Google Patents
Memory circuit for reproducing device of digital video signalInfo
- Publication number
- JPS58196794A JPS58196794A JP57112353A JP11235382A JPS58196794A JP S58196794 A JPS58196794 A JP S58196794A JP 57112353 A JP57112353 A JP 57112353A JP 11235382 A JP11235382 A JP 11235382A JP S58196794 A JPS58196794 A JP S58196794A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixel data
- memory
- digital video
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
Description
本発明はディジタルビデオ信号再生装置におけるメモリ
回路に係り、ディジタル輝度信号の4つの標本点の画素
データと、ディジタル色差信号の各2つ又はそれ以下の
標本点の画素データとよりなる計8〜5つの画素データ
を一単位としてこの中位毎に時系列的に伝送される信号
フォーマットとされコンポーネント符号化ディジタルビ
デオ信号が記録されている配録媒体から再生したディジ
タルビデオ信号が供給され、上記一単位の8〜5つの画
素データ、を人々異なるメモリ素子の同一アドレスに蓄
積することにより、アドレス信号発生回路を共通にし得
て容易にメモリ素子の制御を行ない得るメモリ回路を提
供することを目的とする。
近年、ビデオ信号やA−デイオ信号をパルス符号mm(
))CM)@のディジタルパルス変調をして得たディジ
タルビデオ信号やディジタルオーディオ信号を夫々円盤
状記録媒体(以下「ディスク」という)に断続するビッ
ト列の変化として記録し、ディスクから光の強度あるい
は静電容量変化を検出して既記緑信号を読み取り再生す
る方式が盛んに開発されている。このうちディジタルオ
ーディオ信号に付加的な情報としてカラー静止画情報に
関りるディジタルビデオ信号を付加してディスクトの同
じトラックに記録するディジタルオーディオディスクの
記録方式が知られている。かかるディジタルオーディオ
ディスクの同一盤面には通常、複数の音楽プログラムが
記録されており、各音楽プ[1グラムに対応して夫々カ
ラー静止画情報に関するディジタルビデオ信号が記録さ
れているが、このディスクを再生した場合は音楽プログ
ラムは世界共通の再生系で再生することができる。
1これに対し、ビデオ信号の再生に関してはテレビ
ジョン6式が世界共通でないため、かかるディスクを記
録したビデオ信号のテレビジョン方式と異なるテレビジ
ョン方式の地域や国でも再生できるようにするためには
、ビデオ信号に関しては再生表示づるその地域や国のテ
レビジョン方式に準拠した信号形態に変換する必要があ
る。特に、上記のディジタルビデオ信号はディジタルオ
ーディオ信号の再生名を聡く聴取者の想像力を助けるた
めの補助的な役割を宋たすカラー静止画像に関するもの
であるから、上記のディスクは世界のテレビジョン方式
の相違によらず世界共通方式とし、各テレビジョン方式
に準拠した信号形態で再生することが望ましい。
上記の世界のテレビジョン方式のうち、色信号の伝送形
態についてみると現在NT’SC方式。
PAL方式及びSFCAM方式の3方式があり、これら
の方式はいずれも輝度信号と2種の色差信号とからカラ
ー画像信号を構成しているので、輝度信号と2種の色差
信号とを夫々別々にディジタルパルス変調して伝送する
コンポーネント符号化方式を採用することが、上記3方
式間の互換性が各編にとれ、しかも将来、出現の可能性
のあるRG [(の3原色信号入ツノ端子をもったディ
スプレイモニターを使用した場合の画質の良さや、特に
前記のディジタルオーディオディスクでは部分動画の可
能性などの長所を有する−ので望ましい。
かかるコンポーネント符号化されたディジタルビデオ信
号のうち、特にテレビスタジオに適用されるディジタル
ビデオ信号については、現に国際無線通信諮問委員会(
CCIR)で規格統一化の検Iが進められており、それ
によると走査線数/毎秒像数について世界の主方式であ
る525本/30枚と625本/25枚の水平走査周波
数の最小公倍数2.25MH7の6倍の周波数の周波数
である13.5M fl zを輝痩゛信号の標本化周波
数とし、2種の色差信号(R−Y)、(B−Y)を夫々
6.75MHIc標本化し、各々を8ビツト/pelで
帰子化する]ンボーネント符号化の提案がされている。
この場合、輝度信号の1本の走査線(以下「ライン」と
もいう)当りの標本点数は、標本化周波数13.5M
l(Zを水平走査周波数15.625k Hzで除ずこ
とにより得られ、864個になる。また信号形式として
は、り[171−処理やその他の画像処理等に対しても
信号の劣化がないようなフォーマットとして提案されて
いる。
民生用のディジタルビデオ信号の伝送の場合も、」−記
の提案の規格に従って伝送することが好ましいが、デー
タ数が多い場合は画像メモリ素子が大きくなる、画像の
伝送時間が良くなるといった点が問題となる。例えば、
1ライン上の有効標本点数を輝度信号は720g、2種
の色差信号(R−Y)、(B−Y)は人々360個とし
、伝送ライン数を575本とすると、伝送標本点数は
(720+ 2x 360) x 575= 828
,000(個)となる。そして、11a本点が8ビツト
で構成されるとすると、
828.000x 8= 6,624,000 (ビッ
ト)となる。これは2 (=65,536)ビットの
64k RAM(ランダム・アクセス・メモリ)を10
2個用いて蓄積できる情報齢である。この情報醋を44
.1kllzで16ビツトを伝送できる伝送路を用いて
伝送したとすると
6.624,000/ (44,100x16) −9
,39(秒)の伝送時間が必要となる。またメモリ回路
は^き込み用と表示用の2種類をもつものとすると、前
記64kRAMが全部で204個も必要となる。しかし
、これは前記のディジタルオーディオディスクにおける
民生用のディジタルビデオ信号伝送にとっては、再生装
置のメモリ回路の構成を複雑とし、また高価となってし
まい、特に低価格化が要求される民生用のディジタルビ
デオ信号再生装置にとって望ましくない。
ところで、テレビジョン放送信号中の輝度信号の周波数
帯域は、NTSC方式では4.2MH2,1)Ai方式
及びSECAM方式では5 M Hz又は6 M HZ
であるが、テレビジョン受像機において実際に伝送され
る輝瓜信号の周波数帯域は、NTS CZJ式では3
M HZ程度まで、PAL方式及びSLCAM方式では
3 M f−1z〜4 M )I Z程度まで
1しか利用していない。従って、標本化周波数は8M
1ll捏麿まで下げることが可能であるが、若1の余裕
があるhがよい。そこで、輝度信号の標本化周波数は前
記の13.5M HZに対して3:2の関係にある9
M fl zに選定する。また色差信号(R−Y)、(
B−Y)の標本化周波数は、上記 9M II tの1
/4の周波数である2、25MH2に夫々選定する。
なお、ディジタルどデオ信号を蓄積するメモリ回路のビ
ット数は、信号の帯域周波数に比例して増加するので、
上記の標準モードのディジタルビデオ信号だけでなく、
将来の走査線数1125本、輝度信号の周波数帯域20
M HZの高精細環モードのディジタルビデオ信号を
も記録する場合を考慮して、後述(るヘッダ一部に標準
モードか^精細麿モードかを識別させるためのコードを
設けて記録を行なう。
」記の標準モードのディジタルビデオ信号の一走査線当
りの輝度信号の標本点数は、標本化周波数9 M )I
zを水平走査周波数15.625k Hz t’除す
ことにより得られ、516個となる。し、かじ、この中
には画像情報の他に、水平同期信号区間やカラーバース
ト信号区間などの水平帰線消去期間があり、この期間の
標本点を除くものとすると、456個程瓜までに減らす
ことができる。
一方、一般市販の64k RAMのビット数は2” (
= 65,536)ヒツトであり、これを4個用いると
、
6
4X2 =2パー262,144 (ビット)のビッ
ト数が得られる。このビット数を上記−水中走査線の輝
度信号有効標本点数456で除(と、約574.87と
なる。従って、1フレームの走査線数625本のうち、
画像として伝送する有効走査線数を、−[記574.8
7に極めて近く、かつ、これより小なる蛤の572本に
選定することにより、1フレ一ム分の輝度信号の有効標
本点の各画素データは、1ビット当り4個の64k R
AMに効率よく蓄積ぐきることになる。
また、2種の色差信号(R−Y)及び(B−Y)を、人
々別々に標本化周波数2.25MH7でディジタルパル
ス変調して得た2種のディジタル色差信号の情報−は、
上記ディジタル輝度信号のそれの1/4であるから、各
ディジタル色差信号の有効標本点の画集データは、1ビ
ット当り夫々1個の64k RAMに効率よく蓄積でき
ることになる。
従って、−標本点の画素データが6ビツトであるものと
すると、上、記のディジタル輝度信号、2種のディジタ
ル色差信号が時系列的に合成されでなるディジタルビデ
オ信号は、その1フレ一ム分が6X(4+1+1)=3
6(個)
で示される如く、36個の64k RAMで蓄積するこ
とができる。また、この36個の64k RAMにより
2枚の1フイールドのディジタルビデオGj号を蓄積で
き、これは前記のテレビスタジオ用のメモリ回路に必要
な64k RAMの個数204に比しはるかに少なく、
低価格化が実現できる。
なお、コンポーネント符号化の場合は、上記のように一
標本点の画素データを6ピツトで量子化した場合でも量
子化ノイズの検出に対して標準的な民生用F11装置で
は殆ど問題がないことが実験的に確められた。
このように、本発明は一般市販のテレビジョン受像機の
Ysr!1信号の伝送周波数帯域、及びビデオ信号の中
で実際に両像として表示される信号区間などを考慮して
、−走査線当りの標本点数(画集数)と41準テレビジ
ョン方式における一画面の有効走査線数とを夫々前記テ
レビスタジオに適用されるディジタルビデオ信号に比し
低減すると共に、6つの画素データを一単位としてこの
単位毎に時系列的に伝送される信号フォーマットとされ
た:1ンボーネント符号化ディジタルビデオ信号が配録
され−Cいる記録媒体から再生したディジタルビデオ信
号を蓄槽するメモリ回路に関するものであり、まず[、
記のディジタルビデオ信号の信号記録系について説明す
る。
第1図は、F開信号記録系の要部の一例のブロック系統
図を示す。同図において、1はカラーテレビジョンカメ
ラ、フライングスポラトス1ヤノ、VTR等のビデオ信
号源で、必要に応じてTV同期信号発q器2よりの1″
■同期信号が供給され−C11記録寸べきカラー画像に
関する3原色信号が取り出されマトリクス回路3に供給
される。マトリクス回路3は走査線数625本、水平走
査周波数15.625k H2の輝度信号Yと2種の色
差信号(B−Y)及び(R−Y )を夫々生成し、これ
らAD変換器4.5及び6に別々に供給する。他方、T
V同期信号発生器2の出力TV同期信号はクロック発生
器7.8.メモリライトコン−トローラ12及び13に
人々供給される。
AD変換器4は上記の輝度信号Yを、りOツク発り器7
よりの夕日ツクにより前記した理由により9 M )I
Zに選定された標本化周波数で標本化した後−子化数
8ピットで量子化してディジタル輝度信号に変換してメ
モリ9に供給する。このディジタル輝度信号は、前記し
たように、−走査線当りの標本点数(画素数)が456
個であり、かつ、1フレ一ム分の場合は有効走査線数5
72本のディジタル輝度信号である。メモリ9はメモリ
ライト−コントローラ12の出力書き込み制御信号によ
り、[記)?イジタル輝a4Δ号を例えば1フレ一ム分
讃き込み、メモリリードコント0−ラ14の出力読み出
し制御信号により、標本化周波数44.1k l−12
(又は47.25kH2) 、量子化数8ビツトのディ
ジタル輝度信号として読み出1゜
またAt)変換器5及び6は色差信号(B−Y)及び(
R−Y)が夫々別々に供給され、その人力色差信号を、
り0ツク発生器8よりのクロックにより前記したように
2.25 M 112に選定された標本化周波数で標本
化した後量子化数8ビツトで量子化して=走査線当りの
標本点数が114(−456/4)個のディジタル色差
信号に変換する。メモリ10及び11はAD変換器5及
び6より取り出されたディジタル色差信号をメモリライ
トコント日−ラ13からの書き込み制御信号により、例
えば1ル一ム分(有効走査線数572本分)書き込み、
メ1リリニドコント日−514の出力読み出しu1m祖
号により標本化周波数44.1k l(Z (又は4
7.25k)+2 ) 、量子化数8ビツトの第1及び
第2のディジタル色差信号として読み出す。
他方、入力端子16には記録されるカラー画像情報の切
換わり毎に信号が入来してヘッダー信号発生器17に供
゛給される。ヘッダー信号発生器17はヘッダ一部を構
成する各信号や]−ドの集合で・ある16ビツトのヘッ
ダー信号を発生し、これをメモリ1Bに供給する。メモ
リ18はヘッダー信号を、例えば684ワ一ド伝送期間
周期で、標本化周波数44.1k H7(又は47.2
5kH2) 、量子化数16ビツトで読み出す。
切換回路15は上記のメモリ9からのディジタル輝度信
号、メモリ10.11からの第1及び第2のディジタル
色差信号、及びメモリ18からのヘッダー信号を夫々所
定の順序で切換えて第2図及び第3間に示4如き信号フ
ォーマットのディジタルビデオ信号を発生して、これを
デイジタルレ二」−ダ19に供給してここで記録せしめ
る。なお、ゲイジタルレコーダ19からのクロック信号
に同期してメモリリードコントローラ14から読み出し
υ制御信号が出力される。
次にE記のディジタルビデオ信□号′の信号フォーマッ
トについC更に詳細に説明する。切換回路15から取り
出されるディジタルビデオ信号は、12ワードのヘッダ
一部と、例えば684ワードの2)1分(11は水平走
査期間)の]ンボーネント符号化ディジタルビデオ信号
部とが、夫々交互に時系列的に合成されてなり、かつ、
最後部の1ワードに信号伝送終了信号(以下rEOD信
号jともいう)が付加されてなる信号であり、1フレ一
ム分の画像情報が伝送される場合は第3図に示す如く、
111〜H286(ただし113〜H286は図示を省
略した)の286個のヘッダ一部と、■1〜V286(
ただしv3〜v285は図示を省略した)ぐ示す 28
6個のビデオ信号部と、EODで示11ワードのE O
D信号とからなる計199,057ワードのディジタル
ビデオ信号が記録される。
従って、この1フレ一ム分のディジタルビデオ信号は、
後述の第6図に示す1ブロツクの信号中、1チヤンネル
16ビツトの伝送で1ワードが記録される一〇のとした
場合は、この1ブロツクの信号周期と、上記ヘッダー信
号の標本化周波数の逆数の鎗とは夫々等しく選定されて
いるから、標本化周波数が47.25 k H7のとき
は約4.51秒で伝送され、47.25 k Hzのと
きは約4.21秒で伝送されることになる。
劃−記のヘッダ一部111〜N 28Gの夫々は、最初
の19−ド(1ワードは16ビツトで構成されている)
に固定パターンの同期信号が配置され、次の1ワードに
は前記した標準モードかall細度モードか、ランレン
グスコードによる動画であるかを識別させるだめの画像
種別識別コードや、走査線数変換用コード、データを書
き込むメモリ回路が表示側メモリ回路か非表示側□メモ
リ回路かを指定するコード、更には画像情報−その他種
々の画像情報を示すT1−ドが配置され、更に次の第3
ワードロから第6ワード目にはアドレス信号が配置され
る。そして更に次の第7ワード目から第12ワード目ま
での後半の6ワードには、前半の6ワードと同一内容の
コードが同一配列で配置されている。ただし同期信号の
みはその値が異ならしめられる。
このように、ヘッダ一部の情報を2度送りとするのは、
ヘッダー信号は相隣るワード間にデータの相関が無いた
めに、ヘッダー信号の内容が伝送されない場合はその補
正が困難であり、従ってぞの直後のビデオ信号部の取り
込みができず、2H分のWfA本データが欠けてしまう
こととなる。イこ(・、ヘッダ一部の情報を2度送りと
し、前半のヘッダー信号部分が再生されなくとも、後半
のヘッダー信号部分を用いて画素データの取り込みを行
なうものである。勿論、ヘッダ一部の情報は一麿送りと
し、6ワードで構成してもよい。
次に第2図に示したビデオ信号部V1〜v286の信号
)A−マットにつき説明りるに、第3図はビー1A信号
部v1の信号フォーマットの一例を承り。同図において
、縦方向はビット配列を示し、下側がMSBで、下側が
LSBを示し、また横方向は時間を示すことは第2図と
同様である。ここ(・は286個のビデオ信号部v1〜
V286は夫々684ワードで構成されていることは前
記した通りであるが、各ビデオ信号部は相隣る走査線の
画素i−夕のうら一方の走査線の画素データが上位8ビ
ツトに配置され、他方の走査線の画素データが下位8ビ
ツトに夫々配置されて伝送される。従つて、最初のビデ
オ信号部V1の信号フォーマットは第3図に示す如く、
各ワードの上位8ビツトは画面中級上位に位置する第1
走査線(第1フイールドの第1 F1目)の各標本点の
ディジタルビデオ信号系列が配置され(すなわらマトリ
クス状に配列されて一画面を構成する複数個の画素のう
ち第1行の画素群からの画素データが配置され)、各ワ
ードの下位8ビツトには、2番目に位置する第2走査線
(第2フイールドの第111目)の各標本点のディジタ
ルビデオ信号系列(すなわち第2行の画素群からの画素
データ)が配置される。
また第3図においで、YO〜Y455(ただしY455
は図示せず)は第1走査線のディジタル輝度信号の第1
標本点から第456標本点までの各配置位置を示し、Y
456〜Y911(ただしY911は図示せず)は第2
走査線のディジタル輝度信号の第1標本点から第456
m、木魚までの各配置位置を示す。また(R−Y)0〜
. (R−Y) 113、(B−Y)0〜(B−Y
)113(ただし〜(R−Y)113は図示せず)は第
1走査線のディジタル色差信号(R−Y)、(B−Y)
の第1標本点から第114標本点までの各配置位置をボ
す。更に(R−Y) 114〜(R−Y)227 、
(B−Y)114〜(F3−Y) 227(ただしく
R−Y ) 227は図示せず)は第2走査線のデ
ィジタル色差信号(R−Y)、(B−Y)の第1標本点
から第114標本点までの各配置位置を示す。従って、
ビデオ信号部v1は第1及び第2走査線の2 H分の画
素データ群からなり、ディジタル輝度信号の4つの標本
点の画素データと、2種のディジタル色差信号の各1つ
の標本点の画素データとよりなる6つの−WAf−夕を
一単位として、この単位毎に繰り返して伝送される信号
ノA−マットとされている。
なお、他のビデオ信号部v2〜v286も、上記ビr’
448号■ 1と同様の信号フォーマットぐ構成され
ている。第4図に示す如く同じワードに同じ走査線の画
素デー、夕を配置するのではなく、第3図、1
に示すように相隣62本の走査線の画素データを 1同
じワードe分割配置したのは、後述する如く走査線数を
625本方式から525本方式へ変換する場合を考慮し
て、その走査線数変換を容易に行なえるようにするため
である。また同じワードで相隣る2本の走査線の画素γ
−夕を同時に伝送すると、走査線数を625本方式から
525本方式へ変換する演算において、メモリの−き込
み、読み出しの回数を減らすことができる。
なお、ビデオ信号部V1〜V286の各ワードの値は、
前記ヘッダ一部1」1〜H286中の各信号の値、及び
EE OD信号の値に等しくなるときは、それに近い別
の値に変更される。
次に1記のディジタルビデオ信号を前記したディジタル
A−ディAディスクに記録する記録系につき説明する。
ここでは、ディジタルビデオ信号は泪4ブ曳1ンネルの
伝送路のうち1又は2チヤンネルで伝送され、残りのチ
ャンネルでディジタルオーディオ信号が伝送されるが、
−例としてディジタルビデオ信号は1チヤンネルで伝送
する場合を例にとって説明する。またディジタルオーデ
ィオディスクは説明の便宜上、本出願人が先に提案した
静電容−変化読取型のディスクを例にとって説明する。
第5図は上記の記録系の一例のブロック系統図を示す。
同図中、第1図と同−構成部力には同−符号を付しであ
る。30.31.32は夫々3チヤンネルのアナログオ
ーディオ信号が各別に入来4る入り端子で、3チヤンネ
ルのアナ1]グオーデイA信号には中央音橡定位用信号
が含まれており、これより従来の2ヂヤンネルステレオ
では得られなかった中央istの実像定位、聴取範囲の
拡大が得られる。また33はスタート信号入力端子、;
34は1記3チヤンネルのアナログオーディオ信号の8
楽゛Iログラムがそれまでの音楽プThe present invention relates to a memory circuit in a digital video signal reproducing device, and the present invention relates to a memory circuit in a digital video signal reproducing device, and includes pixel data of four sample points of a digital luminance signal and pixel data of two or less sample points of a digital color difference signal. A digital video signal reproduced from a recording medium on which a component-encoded digital video signal is recorded is supplied in a signal format in which one pixel data is transmitted in a time-series manner in units of intermediate values. It is an object of the present invention to provide a memory circuit in which a common address signal generation circuit can be used and the memory elements can be easily controlled by storing 8 to 5 pixel data in different memory elements at the same address. . In recent years, video signals and A-dio signals have been converted into pulse codes mm (
)) CM) @ Digital video signals and digital audio signals obtained by digital pulse modulation are recorded on a disc-shaped recording medium (hereinafter referred to as "disc") as intermittent changes in bit strings, and the intensity or intensity of light from the disc is recorded. Systems are being actively developed to detect changes in capacitance, read and reproduce the recorded green signal. Among these, a recording method of a digital audio disc is known in which a digital video signal related to color still image information is added as additional information to a digital audio signal and recorded on the same track of the disc. Usually, a plurality of music programs are recorded on the same side of such a digital audio disc, and a digital video signal related to color still image information is recorded corresponding to each music program. When played back, the music program can be played back using a world-wide playback system.
1. On the other hand, since the 6 types of televisions are not universally available when it comes to playing back video signals, in order to make such discs playable in regions or countries where the television system is different from the television system in which the video signal was recorded, it is necessary to As for video signals, it is necessary to convert them into a signal format that complies with the television system of the region or country in which they are to be played back and displayed. In particular, since the above-mentioned digital video signal is about color still images that play a supporting role to help the listener's imagination to play the digital audio signal, the above-mentioned disc is compatible with the world's television system. It is desirable to adopt a universal system regardless of differences in television systems, and to reproduce the signal format in accordance with each television system. Among the world's television systems mentioned above, the current color signal transmission format is the NT'SC system. There are three systems, the PAL system and the SFCAM system, and each of these systems configures a color image signal from a luminance signal and two types of color difference signals, so the brightness signal and two types of color difference signals are separately processed. Adopting a component encoding method that transmits digital pulse modulation ensures compatibility between the three methods mentioned above, and also enables the use of the horn terminal with three primary color signals of RG [(), which may appear in the future. This component-encoded digital video signal is desirable because it has advantages such as good image quality when using a conventional display monitor, and the possibility of partial moving images, especially in the case of the above-mentioned digital audio disc. Regarding digital video signals applied to
CCIR) is proceeding with the standardization test, and according to it, the number of scanning lines/number of images per second is the least common multiple of the horizontal scanning frequency of 525 lines/30 frames, which are the main methods in the world, and 625 lines/25 frames. 13.5M flz, which is 6 times the frequency of 2.25MH7, is set as the sampling frequency of the brightness reduction signal, and two types of color difference signals (RY) and (B-Y) are each sampled at 6.75MHIc. A proposal has been made for component encoding, in which each component is naturalized with 8 bits/pel. In this case, the number of sampling points per scanning line (hereinafter also referred to as "line") of the luminance signal is 13.5M at the sampling frequency.
1 (obtained by subtracting Z by the horizontal scanning frequency of 15.625 kHz, resulting in 864 pieces. Also, the signal format is [171-171-It is obtained by subtracting Z by the horizontal scanning frequency of 15.625 kHz, and there is no signal deterioration due to processing or other image processing. In the case of transmitting consumer digital video signals, it is preferable to transmit according to the standards proposed in ``-'', but if the number of data is large, the image memory element will be large, and the image The problem is that the transmission time of
Assuming that the number of effective sampling points on one line is 720g for the luminance signal, 360 for the two types of color difference signals (R-Y) and (B-Y), and the number of transmission lines is 575, the number of transmission sampling points is (720+ 2x 360) x 575= 828
,000 (pieces). If the point 11a is composed of 8 bits, then 828.000x8=6,624,000 (bits). This is 2 (=65,536) bits of 64k RAM (Random Access Memory)
This is the age of information that can be accumulated using two pieces. This information is 44
.. If it is transmitted using a transmission line that can transmit 16 bits at 1kllz, it will be 6.624,000/(44,100x16) -9
, 39 (seconds) of transmission time is required. Furthermore, assuming that there are two types of memory circuits, one for reading and one for display, a total of 204 of the 64 kRAMs will be required. However, this makes the configuration of the memory circuit of the playback device complicated and expensive for consumer-use digital video signal transmission on the digital audio disc, and especially for consumer-use digital video signals that require lower prices. Undesirable for video signal reproducing devices. By the way, the frequency band of the luminance signal in the television broadcast signal is 4.2 MHz in the NTSC system, and 5 MHz or 6 MHz in the 1) Ai system and SECAM system.
However, the frequency band of the Hikari signal actually transmitted in a television receiver is 3 according to the NTS CZJ system.
Up to about MHz, and up to about 3M f-1z to 4M) IZ for PAL and SLCAM systems.
Only 1 is used. Therefore, the sampling frequency is 8M
Although it is possible to lower it to 1 liter, it is better to use h, which has a margin of 1 liter. Therefore, the sampling frequency of the luminance signal is 9, which has a 3:2 relationship with the 13.5 MHz mentioned above.
Select M fl z. Also, the color difference signal (RY), (
The sampling frequency of B-Y) is 1 of the above 9M II t
/4 frequencies, 2 and 25 MH2, respectively. Note that the number of bits in a memory circuit that stores digital video signals increases in proportion to the signal band frequency.
In addition to the standard mode digital video signals mentioned above,
Future number of scanning lines: 1125, luminance signal frequency band: 20
Considering the case where MHZ high-definition ring mode digital video signals are also recorded, a code is provided in a part of the header (described later) to identify whether it is standard mode or high-definition mode. The number of sampling points of the luminance signal per scanning line of the digital video signal in the standard mode shown below is the sampling frequency 9M)I
It is obtained by dividing z by the horizontal scanning frequency 15.625 kHz t', resulting in 516 pieces. However, in addition to the image information, this includes horizontal blanking periods such as the horizontal synchronization signal period and color burst signal period, and if we exclude the sample points during this period, there will be approximately 456 melons. can be reduced. On the other hand, the bit number of general commercially available 64k RAM is 2” (
= 65,536) hits, and if four of these are used, a number of bits of 6 4X2 = 2 per 262,144 (bits) is obtained. This number of bits is divided by the number of effective sample points of the luminance signal of underwater scanning lines (456) (which results in approximately 574.87. Therefore, among the 625 scanning lines in one frame,
The number of effective scanning lines to be transmitted as an image is - [574.8
By selecting 572 clams that are extremely close to and smaller than 7, each pixel data of the effective sample point of the luminance signal for one frame is 64k R of 4 pieces per bit.
This results in efficient accumulation in AM. In addition, the information on the two types of digital color difference signals obtained by digital pulse modulation of the two types of color difference signals (R-Y) and (B-Y) at a sampling frequency of 2.25MH7 for each person is as follows.
Since it is 1/4 of that of the digital luminance signal, the image collection data of the effective sample points of each digital color difference signal can be efficiently stored in one 64k RAM for each bit. Therefore, assuming that the pixel data of the sample point is 6 bits, the digital video signal obtained by chronologically combining the digital luminance signal and the two types of digital color difference signals is one frame of the pixel data. Minutes are 6X (4+1+1)=3
6, it can be stored in 36 64k RAMs. In addition, these 36 64k RAMs can store two 1-field digital videos Gj, which is much smaller than the 204 64k RAMs required for the memory circuit for the television studio mentioned above.
Lower prices can be achieved. In the case of component encoding, even if the pixel data of one sample point is quantized with 6 pits as described above, there is almost no problem in detecting quantization noise with standard consumer F11 equipment. confirmed experimentally. As described above, the present invention provides Ysr! for commercially available television receivers! Considering the transmission frequency band of one signal and the signal section that is actually displayed as both images in the video signal, - the number of sample points per scanning line (number of image collections) and one screen in the 41 quasi-television system. The number of effective scanning lines is reduced compared to the digital video signal applied to the television studio, and the signal format is set to 6 pixel data as one unit and transmitted in time series for each unit: 1 This invention relates to a memory circuit for storing a digital video signal reproduced from a recording medium on which an integrally encoded digital video signal is recorded.
The signal recording system for the digital video signal mentioned above will be explained. FIG. 1 shows a block diagram of an example of the essential parts of the F open signal recording system. In the figure, 1 is a video signal source such as a color television camera, Flying Sporatos, VTR, etc. 1'' from a TV synchronization signal generator 2 as necessary.
(2) A synchronizing signal is supplied, and the three primary color signals relating to the color image of -C11 recording size are taken out and supplied to the matrix circuit 3. The matrix circuit 3 generates a luminance signal Y with 625 scanning lines and a horizontal scanning frequency of 15.625K H2 and two types of color difference signals (B-Y) and (R-Y), respectively, and these AD converters 4.5 and 6 separately. On the other hand, T
The output TV synchronization signal of the V synchronization signal generator 2 is supplied to the clock generator 7.8. Memory write controllers 12 and 13 are supplied with the memory. The AD converter 4 receives the luminance signal Y from the output generator 7.
Due to the above-mentioned reason, 9 M) I
After sampling at the sampling frequency selected for Z, the signal is quantized using eight pits, converted into a digital luminance signal, and supplied to the memory 9. As mentioned above, this digital luminance signal has a sample point count (pixel count) of 456 per scanning line.
, and in the case of one frame, the number of effective scanning lines is 5.
There are 72 digital luminance signals. The memory 9 is controlled by the output write control signal of the memory write controller 12. For example, the digital brightness a4Δ is sampled for one frame, and the sampling frequency is set to 44.1kl-12 by the output readout control signal of the memory read controller 0-14.
(or 47.25kHz), read out as a quantized 8-bit digital luminance signal 1° or At) converters 5 and 6 convert color difference signals (B-Y) and (
R-Y) are supplied separately, and the human color difference signals are
After sampling at the sampling frequency selected as 2.25M112 as described above using the clock from the zero clock generator 8, quantization is performed using an 8-bit quantization number, so that the number of sample points per scanning line is 114 ( −456/4) digital color difference signals. The memories 10 and 11 write the digital color difference signals taken out from the AD converters 5 and 6 in response to a write control signal from the memory write controller 13, for example, for one lumen (effective scanning line number: 572).
The sampling frequency is 44.1k l(Z (or 4
7.25k)+2) and are read out as first and second digital color difference signals with a quantization number of 8 bits. On the other hand, a signal enters the input terminal 16 each time the color image information to be recorded changes, and is supplied to the header signal generator 17. The header signal generator 17 generates a 16-bit header signal, which is a set of signals and codes constituting a part of the header, and supplies this to the memory 1B. The memory 18 stores the header signal at a sampling frequency of 44.1 k H7 (or 47.2
5kHz2), read out with a quantization number of 16 bits. The switching circuit 15 switches the digital luminance signal from the memory 9, the first and second digital color difference signals from the memory 10.11, and the header signal from the memory 18 in a predetermined order, respectively. 3, a digital video signal having a signal format as shown in FIG. Note that a read υ control signal is output from the memory read controller 14 in synchronization with the clock signal from the gage digital recorder 19. Next, the signal format of the digital video signal □ signal 'E' will be explained in more detail. The digital video signal taken out from the switching circuit 15 is composed of a header portion of 12 words and an integrally encoded digital video signal portion of, for example, 684 words of 2) 1 minute (11 is a horizontal scanning period), which are alternately divided at different times. is synthesized sequentially, and
This is a signal in which a signal transmission end signal (hereinafter also referred to as rEOD signal j) is added to one word at the end, and when image information for one frame is transmitted, as shown in Fig. 3,
Part of the 286 headers of 111 to H286 (however, 113 to H286 are omitted) and ■1 to V286 (
However, v3 to v285 are not shown).28
6 video signal sections and 11 words of E O indicated by EOD
A total of 199,057 words of digital video signals including D signals are recorded. Therefore, the digital video signal for one frame is
In the case of 10, in which one word is recorded in one channel of 16-bit transmission in one block of the signal shown in Fig. 6, which will be described later, the signal period of this one block and the sampling frequency of the header signal are Since the reciprocal spears are selected equally, when the sampling frequency is 47.25 kHz, it is transmitted in about 4.51 seconds, and when the sampling frequency is 47.25 kHz, it is transmitted in about 4.21 seconds. That will happen. Each of the header parts 111 to N28G of the poem is the first 19 words (one word consists of 16 bits).
A fixed pattern synchronization signal is placed in , and the next word contains an image type identification code to identify whether the mode is the standard mode, all fineness mode, or a moving image using a run length code, and a scanning line number conversion code. A code for specifying whether the memory circuit into which data is to be written is a display side memory circuit or a non-display side memory circuit, and a T1 code indicating image information and other various image information are arranged.
An address signal is placed in the sixth word from the word drawer. Further, in the latter six words from the seventh word to the twelfth word, codes having the same contents as the first six words are arranged in the same arrangement. However, only the synchronization signal has a different value. In this way, sending part of the header information twice is as follows:
Since there is no data correlation between adjacent words in the header signal, it is difficult to correct it when the contents of the header signal are not transmitted. Therefore, the video signal part immediately after the header signal cannot be captured, and 2H worth of data is lost. WfA main data will be missing. (-) Part of the header information is sent twice, and even if the first half of the header signal part is not reproduced, the second half of the header signal part is used to capture pixel data. Of course, part of the header The information may be sent one time and be composed of 6 words.Next, to explain the A-mat of the video signal section V1 to V286 shown in Fig. 2, Fig. 3 shows the B1A signal. Accept an example of the signal format of part v1. In this figure, the vertical direction shows the bit arrangement, the lower side shows the MSB, the lower side shows the LSB, and the horizontal direction shows time, which is the same as in FIG. Here (・ is 286 video signal parts v1~
As mentioned above, V286 is composed of 684 words each, but in each video signal section, the pixel data of one scanning line is arranged in the upper 8 bits of the pixels of adjacent scanning lines. , the pixel data of the other scanning line are placed in the lower 8 bits and transmitted. Therefore, the signal format of the first video signal portion V1 is as shown in FIG.
The upper 8 bits of each word are the first bits located at the upper intermediate level on the screen.
The digital video signal sequence of each sample point of the scanning line (first F1 of the first field) is arranged (i.e., the first row of pixels of a plurality of pixels arranged in a matrix and forming one screen). The lower 8 bits of each word contain the digital video signal sequence (i.e., the second pixel data from a group of pixels in a row) are arranged. Also, in Figure 3, YO to Y455 (however, Y455
(not shown) is the first digital luminance signal of the first scanning line.
Indicates each arrangement position from the sample point to the 456th sample point, Y
456 to Y911 (however, Y911 is not shown) are the second
456th sample point from the first sampling point of the digital luminance signal of the scanning line
m, and each arrangement position up to Mokugyo is shown. Also (RY)0~
.. (RY) 113, (B-Y) 0 ~ (B-Y
) 113 (however, (R-Y) 113 is not shown) are the digital color difference signals (R-Y) and (B-Y) of the first scanning line.
Each arrangement position from the first sample point to the 114th sample point is marked. Furthermore, (RY) 114 to (RY) 227,
(B-Y) 114 to (F3-Y) 227 (R-Y) 227 is not shown) is the digital color difference signal (R-Y) of the second scanning line, the first sampling point of (B-Y) The arrangement positions from to the 114th sample point are shown. Therefore,
The video signal section v1 consists of a group of 2H pixel data of the first and second scanning lines, including pixel data of four sample points of the digital luminance signal and one sample point of each of the two types of digital color difference signals. A signal is transmitted repeatedly in each unit, with six WAf data consisting of data as one unit. Note that the other video signal sections v2 to v286 also correspond to the above video r'
No. 448■ It has the same signal format as 1. Rather than arranging the pixel data of the same scanning line in the same word as shown in Fig. 4, the pixel data of 62 adjacent scanning lines are arranged in the same word e as shown in Fig. 3. The reason for this is to facilitate conversion of the number of scanning lines in consideration of the case where the number of scanning lines is converted from 625 lines to 525 lines as will be described later. Also, pixels γ of two adjacent scanning lines in the same word
By simultaneously transmitting both signals and signals, it is possible to reduce the number of times of reading and writing into memory in the calculation for converting the number of scanning lines from 625 to 525. Note that the values of each word in the video signal portions V1 to V286 are as follows:
When the value of each signal in the header part 1''1 to H286 is equal to the value of the EE OD signal, it is changed to another value close to it. Next, a recording system for recording the digital video signal (1) on the digital A-A disc will be described. Here, the digital video signal is transmitted on one or two of the four transmission channels, and the digital audio signal is transmitted on the remaining channels.
- As an example, a case will be explained in which a digital video signal is transmitted through one channel. Further, for convenience of explanation, the digital audio disc will be explained by taking as an example a capacitance-change readable disc proposed earlier by the present applicant. FIG. 5 shows a block system diagram of an example of the above recording system. In the figure, the same component forces as in FIG. 1 are given the same reference numerals. 30, 31, and 32 are input terminals into which 3 channels of analog audio signals are input separately, and the 3 channels of analog audio signals include a central sound localization signal. Real image localization of the central ist and expansion of the listening range, which could not be achieved with 2-channel stereo, can be achieved. Further, 33 is a start signal input terminal;
34 is 8 of the 1st 3 channel analog audio signal
The Raku I program was the first music program that existed up until then.
【コグラムから別の
音楽プログラムに切換ねる毎に発生する4]−信号め入
力端子である。
ここで、後記するディスク40には1チャンネル分の情
報層として標本化周波数44jk 82 、 量子化数
16ビツトのディジタル信号を4チャンネル分1本のト
ラックに時系列的に記録するものとづると、上記の3チ
ヤンネルのアナ11グオーデイA伯号はAD変換器35
により各チャンネル夫々が標本化周波数44.1k H
zで標本化され、かつ量子化数16ビツトのディジタル
オーディオ信号(P CMオーディオ信号)に変換され
て信号処理回路37に供給され、これと同時にディジタ
ルレコーダ19において再生される第2図に示す如き信
号ノA−マットで標本化周波数44.1k H2、鹸了
化数16ビツトのディジタルビデオ信号が信号処理回路
37に供給される。また入力端子33に入来するスター
ト信号と入力端子34に入来する↑コー信号とが夫々制
御信号発生回路36は制御イへ号を発’JI L、て信
号処理回路37に供給する。−制御信号は後記する如く
ピックアップ再生素子の位置制御(ランダムアクセス)
などのために使用される。
信号処理回路37はこれらの16ビツト計4チAフンネ
ルの入力ディジタル信号及び制御信号に対して、これら
が並列データである。の)を直列データに並び換えると
共に、各チャンネルのディジタル信号を夫々所定区間毎
に区切り、かつ、それらをインターリーブして時分割冬
季する。そして、史に誤り符号訂正用信号、誤り6号検
出用信号、ブ[]ツク(フレーム)の始めを示す同期信
号ヒツトを付加して記録用信号を生成する。
第6図は信号処理回路37の信号処理の結果生成された
記録用信号の中の1ブロツク(1フレーム)の−例を模
式的に示す図で、1ブロツクは130ビツトより構成さ
れ、例えば標本化周波数と同じ44.1k H2でブロ
ック単位毎に合成される。
5YNCはブロックの始めを示す10ビツトの固定パタ
ーンの同期信号ビット、Ch−1〜Ct+−53は人々
」開側3チャンネルの16ビツトのディジタルオーディ
オ信号、Ch−4は上記のゲイジタルレ]−ダ19より
再生された16ビヅトのディジタルビデオ信号の1ワー
ドの各多Φ位置を示す。また第6図に示すP、Qは人々
16ビツトの誤り符号1正用信号で、例えば、
P = W +■W2■W3■W4 (
1)Q−T4 ・W1■■3 ・W2■■2 ・W2
OIT−W4 ■なる式に
より生成される信号である。ただし、(1)、(2)式
中W+ 、W2 、Ws 、Ws はC11−1〜Ch
−4の16ビツトの各ディジタル信号(通常は夫々異な
るブロックにおけるディジタル信号)、王は所定の多項
式の補助マトリクス、■は対応づる各ビット毎の2を払
とする加篩を示づ。
更に第6図中、CRCは23ビツトの誤り符号検出用信
号で、同じブロックに配列されるch−1〜Ch−、/
i、p、Qの各ワードを例えばX2J十x +−x
+x+iなる生成多項式で除したときに得られる23
ビツトの剰余であり、再生時同じブロックの第11ビツ
ト目から第129ビツト目までの信号を12住成多項式
で除粋し、それにより得られた剰余が零のときは誤りが
無いとして検出するために用いられる。また更に第6図
中、Adrは前記制御信号で、その各ビットデータを分
散し、1ブロツク中に1ヒツト伝送し、例えば196ブ
ロツクによりυ制御信号の全ビットが伝送される(すな
わち制御信号は196ビツトより構成される。)。
従って、fイスク40の回転数を900rD−とした場
合は、ディスク−回転当り2940ブロツク記録、再生
されるから、上記の196ビツトの制御信号はディスク
−回転期間で15回記録、再りされることになる。
信号処理回路37より第6図に示す1ブロツク130ビ
ツトのディジタル信号がブロック単位毎に順次直列に取
り出され、次段の第5図に示す変調回路38に供給され
、ここで例えばモディファイド・ノリクンシイ・モジュ
レーシヨン(MFM)の変調方式で変調された後、例え
ば7 M Hzの搬送波を周波数変調して周波数変調波
信号とされる。
この周波数変調波信号はレーザービーム等を使用した配
録%&2139によりディスク40に記録される。
本出願人が先に提案したディスクの記録方式を適用した
場合は、上記の記録装置39は第7図に示す如き構成と
される。同図中、レーザー光源41より出射されたレー
ザー光は光変調器42k。
よりレーザー光のドリフトやノイズの除去等が行なわれ
た後反躬繞43で反射されハーノミラ−44により2つ
の光路に分割される。分割された−りのレーザー光は光
変調器45において入力端−f46よりの前記変調回路
38の出力周波数変調波信号及び後記する第3のトラッ
キング制御用参照信号f p3によって変調されて第1
の被変調光ビームとされる。分割された他方のレーザー
光は光変調器47において入力端子48よりの記録原盤
49の1同転周期釦に交互に入来する後記の第1又は第
2のトラッキング制御用参照信号f pl又はf p2
によって変調されて第2の被変調光ビームとされる。
第1の被変調光ビームは反射1150で反射されて光路
が変えられてシリンドリカルレンズ51及び52.スリ
ット53並びに凸レンズ54よりなる情報記録光学系を
通過することにより、記録原盤49−して長方形となる
光に整形される。他方、第2の被変調光ビームは凸レン
ズ55.スリット56及び凸レンズ57よりなるトラッ
キング記録光学系により記録原盤49上で円形となる光
に整形された後置銅鏡58により光路が変えられる。
人々所望の形状に整形された第1及び第2の被変調光ビ
ームは、偏光プリズム59により略同一光軸1−に合成
された後、ハーフミラ−60を通過し、プリズム61に
より光路が変えられて更にスリブi−62、記録レンズ
63を経てガラス基板64上に感光剤1165が形成さ
れている記録原盤49上、第1の被変調光ビームが66
で示す長方形状に、また第2の被変調光ビームが67で
示す円形状に集束照射せしめられる。
なお、記録原盤49は円盤状で、一定速度で同期回転さ
れており、またハーフミラ−60より反射された光は信
号監視系68に加えられ、プリズム61により反射され
た光は監視光学系69に加えられる。記録原1149上
の2つの被変調光ビームの閤゛隔が1夜光学系69によ
り測定され、またずれは信号監視系68により監視され
、シリンドリカルレンズ51を図中、上下方向に移動す
るこ 。
とによってずれ補正を行なう。 1
紀録涼1149は公知の現像処理■程及び製1f−1程
を経【スタンバ盤を作成せしめる。このスタンバ盤によ
り複製されたディスク40には、前記した3チヤンネル
のディジタルオーディオ信号及び第2図又は第3図に丞
す信号フォーマットの1チ\シンネルのディジタルビデ
オ信号が第6図に示す如き信号ノA−マットで順次にブ
ロック単位毎に時系列的に合成された信号の周波数変調
波が断続するビット列として記録された螺旋状の主トラ
ツクと、相隣る主トラ゛ツクの各トラック中心線間の略
中間部分に、ディスク−回転周期毎に交互に上記周波数
変調波の帯域よりも低い帯域内に在る申−周波数のバニ
スト状の第1及び第2のトラッキングυ制御用参照信号
f pl及びf p2が断続するビット列により記録さ
れた副トラツクとが形成されており、更にf pl、
f p2の切換接続部分の主トラツクには論3−のトラ
フ1ング制御用参照信号f p3が記録される。またこ
のディスク40には再生針のトラッキング用案内溝は形
成されておらず、また電極機能を有している。
このように、ディジタル輝度信号の4つの標本点の画素
データと2種のディジタル色差信号の各1つの標本点の
画素データとよりなるil 6つの画素データを一単位
として、時系列的に伝送される二]ンボーネント符号化
ディジタルビデA信号は、ディジタルオーディオ信号と
共に時系列的に合成されてディスク40に記録される。
また、上記の」ンボーネント符号化ディジタルビデオ信
号中のディジタル輝度信号の標本化周波数は2種のディ
ジタル色差信号のそれの夫々4倍に選定されており、更
に上記のディジタルビデオ信号の各走査線の内糸5−−
タM毎にメモリアドレスを示寸アドレス信号が時系列的
に合成されてディスク40に論I録される。
次にディスク40に記録されたディジタルビデオ信号等
の再生装置について説明する。第8図はディジタル信号
再生装置の一例のブロック系統図を承り。同図中、ディ
スク40はターンデープル(図示せず)上に載置せしめ
られて900rpmで同期回転せしめられる。ディスク
40上には第9図に小寸如く、平坦面70とビット71
とが繰り返されCなるトラック幅TW、トラックピッチ
Tpの主トラツクと、平坦面70とビット72とが繰り
返されてなるトラッキング制御用参照信号f pH録副
トラックと、平坦面70とビット73とが繰り返されて
なるトラッキング11御用参照信号f p2記録副トラ
ックとが人々形成されていることは前記した通りである
が、このディスク40の表面上を再生釦74の底面74
bが摺動せしめられる。
再生釦74は第8図に示す如く、カンチレバー75の一
端に固着されており、カンチレバー75の他端の基部側
には永久磁石76が固定されている。カンチレバー75
の永久磁石76が固定された部分は、再生装置に固定さ
れたトラッキングコイル77とジッタ補正用コイル78
により囲繞されている。トラッキングコイル77は永久
磁石76の磁界方向に対して垂直な方向に磁界を発生せ
しめ、トラッキングサーボ回路79よりのトラッキング
誤差信号の極性に応じてカンチレバー75)をトラック
幅り向上いずれか一方向へ、かつ、・その大きさに応じ
た変位拳で変位させる。
再り1釦74の後端面に蒸着固定された第9図示の電極
74aとディスク40との間に形成される静電容齢が断
続するビット列に応じて変化することに応動して共振周
波数が変化する共振回路と、この共振回路に一定周波数
を印加16回路と、共振回路よりの一ト記静電容轟の変
化に応じて振幅が変化づる高周波信号を振幅検波する回
路と、この振幅検波された高周波信号(再生信号)を前
置増幅する回路とよりなるピックアップ回路80より取
り出された高周波の一再生信号は、[M復調回路81に
供給され、ここで1トラツクの主要情報信号(ここでは
ディジタルオーデオ信号及び時系列的に合成されたディ
ジタルビデオ信号)が夫々復調される一h、一部が分岐
されてトラッキングサーボ回路79へ供給される。
トラッキングサーボ回路79は再生信号中から前記第1
乃至第3のトラッキング制御用参照信号fp1〜f p
3を周波数選択して取り出し、両参照信号t pi、
r p2の包絡線検波゛出力を差動増幅して得IJ1−
ラツ1ング誤差信号を前記のトラッキングコイル77に
出力する。ただし、主トラツクに対するf pl、 f
p2の記録位置関係はディスク40の一回転周期毎に
切換わるから、トラッキング制御用参照信号f p3の
検出出力に基づいて生成されたスイッチングパルスによ
りトラッキング極性がディスク40の一回転周期毎に切
換えられる。なお、トラッキングサーボ回路79は入力
端子82にキック指示信号が入来したときはそれに応じ
て再生釦74を1トラックピッチ分又はそれ以上強制的
にトラック幅方向へ移送するよう、トラッキングコイル
77を駆動する。
一方、FM1M調回路81より取り出された1mlディ
ジタル信号はデ°−】−ダ83に印加され、ここでMF
M復号されて第6図に示す如き信号フォーマットの時系
列合成信号とされた後、同期信号ビット5YNCに基づ
き信号ブ[]ツクの始めが検出されi列信号を並列信号
に変換され、更に誤り検出が行なわれる。誤りが検出さ
れた時にのみ、誤りrI月訂正用仁号1〕、Qを用いて
誤り信号の訂正復元が行なわれる。このようにして、必
要に応じ(晶l it復元が行なわれて誤りの無い、ま
た信号配列がインターリーブす5る前の本来の順序に戻
された16ビツト4チヤンネルのディジタル信号のうち
、3つのチャンネルの各チャンネル16ビツトのディジ
タルオーディオ信号は、デコーダ83内のDA変換器に
よりアナログオーディオ信号に変換された後出力端子8
4.85及び86へ夫々各別に出力される。またピック
アップ制御信号は高速位置検索等のために所定の回路(
図示せず)へ出力される。
一方、第4チヤンネル目で時系列的に再生された第2図
(更には第3図)に示す信号フォーマットのディジタル
ビデオ信号は、第8図に示す走査線数変換回路87に供
給され、ここで走査線数が625本方式から525本方
式へ変換される。
第10図は上記の走査線数変換の様子を模式的に示す図
である。同図中、YOは第3図に示したように走査線数
625本方式の第1走査線のディジタル輝度信号の第1
標本点の画素データで、 Y456は同様に第2走査線
のディジタル輝度信号のW41標本点の画素データを示
す。第3図からもわかるように、ビデオ信号部V1の最
初に上記の画素f−夕YO及びY456が伝送されるが
、この画素データYOを3/4倍して得たデータ(これ
はYOを1ビツトL S Bの方向ヘシフトしたデータ
と、YOを2ビツトLSBのh向ヘシフトしにデータと
を夫々加算して作られる)と、画素データY456をl
S B方向へ2ビツトシフトした1/4倍のデータと
を夫々混合して走査線数525本方式のディジタル輝度
信号の第1走査線の第141本点の画素データYO′が
生成される一方、画素データY456の1/2倍のデー
タが補助メモリ(1ラインメモリ)103に蓄積される
。以下、上記と同様にして走査線数625本方式の第1
走査線の各標本点の画素データを3/4倍して得たデー
タと、第2走査線の各標本点の画素データを1/4倍し
て得たT−夕とが夫々同じワードにある標本点同志で混
合されて、走査線数525本方式の第1走査線の画素デ
ータに変換される。
続いて再りされるビデオ信号部V2の走査線数625本
方式の第3走査線の各標本点の画素データは1/2倍(
LSB方向へ1ビツトシフトされることにより得られる
)された後、同じ標本点の補助メモリ −03から読み
出された画素データと混合されて走査線数525本方式
の第2走査線の画素データに変換される。Y912は走
査線数625本方式の第3走査線のディジタル輝度信号
の第1標本点の画素データ、Y 456’ は走査線数
525本方式の第2走査線のディジタル輝度信号の第1
標本点の画集データを夫々示す。またY1388. Y
1824. Y2280は夫々走査翰数625本方式の
ディジタル輝度信号の画素データで、Y1368は第4
走査線の第1標本点、Y 1824は第5走査線の第1
標本点、 Y2280は第6走査線の第1標本点の画素
データを示す。史にY 912’ 、 Y1368’
、 Y1824’は夫々走査線数525本方式のディジ
タル輝度信号の画素データで、Y 912’ は第3走
査線の第1標本点、Y1368’ は第4走査線の第1
標本点、そして Y1824’は第5走査線の第1標
本点の画素データを 1示す。
第10図かられかるように、Y912等の走査線数62
5本方式の第3走査線の各標本点の画素データを1/2
倍したデータと、YI368等の第4走査線の各標本点
の画素データを1/2倍したデータとを夫々混合してY
912’等の走査線数525本方式の第3走査線の各
標本点の画素データが得られる一方、後右のデータが補
助メモリ(1ラインメモリ)104に蓄積される。同様
にして、Y1824等の第5走査線の各標本点の画素デ
ータが夫々3/4倍された後、補助メモリ 104から
読み出した同じ標本点の画素データを1/2倍したデー
タに混合されてY 1368’等の走査線数525本方
式の第4走査線の画素データが得られ、更にY 228
0等の第6走査線の画素データはそのまま走査線数52
5本方式の第5走査線の画素データとされる。以下、上
記と同様の動作が繰り返され、走査線数625本方式の
6本の走査線の画素データは所定の混合比で混合されて
走査線数525本方式の5本の走査線の画素データに変
換されていく。
ここで、E記の説明より明らかなように、走査線数変換
の8に篩時に使用する補助メモリ 103゜104は、
共通の1ラインメモリを順繰りに用いて使用される。一
方、前記したようにディジタル輝瓜信号の標本点数(l
ii素データ数)は、−水平走査線当りの標本点数45
6個と有効走査線数572本との楡で示され、260,
832個であるのに対し、4個の64k RAMのビッ
ト数は262,144 (= 2”x4)ビットである
ので、1312ビツトの余裕があることになる。すなわ
ち、4個の64k RAMには、2](分収上−のディ
ジタール輝度信号の標本点の画素i−夕の各1ビツトを
記憶できる余分のメモリ容―が存在するので、これを上
記の補助メモリ 103及び104として使用すること
ができる。なお、補助メモリ 103及び104の読み
出しと書き込みは、出ツノ端子102より取り出される
標準テレビジョン方式(ここではNTSC方式)のカラ
ービデオ信号の水平帰線消去期間内で行なわれる。
このようにして、走査線数変換回路87は、走査線数6
25本方式の画素データを走査線数525本方式の画素
データに変換する回路であるが、画素データが第3図に
示したフォーマットで伝送されるため、その変換動作が
容易である。この走査線数変換回路87は、第8図のよ
うにNTSC方式に準拠したアブ−ログカラービデオ信
号を再生出力する再生装置にのみ必要な回路であり、走
査線数625本方木のPAL方式やSECAM方式に準
拠したアナログカラービデオ信号を再生出力する再生装
置には不要な回路である。しかし、再生装置によっては
、走査線数変換回路87の入出力を切換える切換スイッ
チを設け、再生するテレビジョン方式の走査線数に応じ
て上記回路87を動作又は不動作とする如く切換えるよ
うにしてもよい。
走査線数変換回路87の出力画素データはスイッチ回路
88により本発明回路の要部をなすメモリ94又は95
に供給される。
更にデコーダ83より第2図に示す信号フォーマットで
順次時系列的に取り出されたディジタルビデオ信号は、
同期信号検出回路89、ヘッダー信号検出回路91、メ
モリライトコントローラ92にも夫々供給される。同期
信号検出回路89は、ヘッダー信号中の同期信号を検出
し、その検出信号を一111回路90へ供給する。また
ヘッダー信号検出回路91はヘッダー信号中の同期信号
を除く各」−ドやアドレス信号を弁別再生して制御回路
90へ供給する。
制御回路90は上記の同期信号検出信号とヘッダー信号
の各コード検出信号が供給され、更には外部スイッチ操
作等により再生装置使用者の意図する画種(これは予め
ディスク40に複数のカケ1リ−の異なる画像が記録さ
れている場合に、任意に選択され得る)を指定する信号
などが入力端子93より供給され、これらの入力信号を
判別解読して、走査線数変換回路87、スイッチ回路8
8、メモリライトコントローラ92、切換回路97等を
制御llする。メモリライトコントローラ92は、ヘッ
ダー信号中のアドレス信号に基づい(メモリ94又は9
5に供給されるディジタルビデオ信号中の画素データを
所定アドレスに磨き込まUるが、ヘッダー信号とEOD
信号とは書き込ませないように制御する。スイッチ回路
88はヘッダー信号中のメモリーき込み指定コードに基
づく制御回路90よりの制御信号により端子a又はbに
切換えられ、メ七り書き込み指定コードにより指定され
たメ七り94又は95にディジタルビデオ信号を供給す
る。
メモリ94.95はメモリリードコントローラ及び同期
信号発生回路96よりの読み出し制御信号に基づいて書
き込まれた1フレ一ム分の再生画素データを、又は1フ
イ一ルド分ずつ計2フィールド分書き込まれた再生画素
データを同時化して読み出づとともに、再生に伴うジッ
タも補正する。
ここで、メモリ94及び95から読み出されるディジタ
ル色差信号は標本化周波数9MHz 、量子化数8ビツ
トで読み出され、第1及び第2のディジタル色差信号は
夫々標本化周波数2.25MH2、量子化数8ビット′
C読み出されて夫々切換回路97に供給される。
次に一1記のメモリ94.95の構成及び動作につき更
に詳細に説明する。第11図は本発明回路の一実施例で
あるメモリ94.95、メモリライトコント[l−ラ9
2の一部のプロツク系統図を示す。また走査線数変換回
路87の一部(補助メ七り)もこれに含めることができ
る。同図中、Mll。
M2S、・・・、M63. ・・・、M16. ・・
・2M66は大々64にビットのRAMで、これら全部
で36個のRAMはメモリライトコント【]−ラ92内
の共通のアドレス信号発生回路105からの7ドレス信
号が供給それる。メモリ94.95がフレームメモリで
あるときは36個のRAMM11〜M66が翳12組必
要となるが、フィールドメモリであるときは111でよ
い。また図示は省略したが、スイッチ回路88を経た第
3図に示す如き信号フォーマットのビデオ信号部の各ワ
ードの上位8ビツトで伝送される画素データ群を6ワー
ドの画素データずつ記憶す゛る第1のバッファメモリと
、下位8ビツトで伝送される画素データ群を6ワードの
画素データずつ記憶する第2のバッファメモリが設けら
れている。
またS 1. S 2. S 3.・・・、86は土配
第1及び第2のバッファメモリからの画素データが供給
され、これを選択出力する6接点の切換スイッチ(実際
には電気的に動作をするアナログスイッチ)で、S 1
はRAMMll、M12.・・・1M16のうらのいず
れか−のRA Mに画素データのMSBを供給する。同
様に、切換スイッチS2〜S6のうちSi (ただし
、i・=2〜6)は、RAMMij(ただしj=1〜6
)のうらのいずれか−のRAMに画素データの上位iビ
ット目を供給する。従って、第11図に示すメtり回路
では、1フレーム当りの輝度信号の画素データを蓄積す
る4個のRAMMil〜Mi4と、1フレーム当りの色
差信号(R−Y)及び([1−Y)の各画素データを夫
々別々に酪積する2個のRAMMi5.Mi6とを、再
生しようとする晶子化ビット数1に等しいi段(ここで
はi =6)配置すると共に、共通のアドレス信号発生
回路105からのアドレス信号により同じψ位で伝送さ
れる計6つの画一データは同一のアドレスに、各画素デ
ータの」1位6ビツトを夫々蓄積するようにしたもので
ある(従って、1フィールド当りの輝度信号の画素デー
タに対しては2個の64k RAMからなるメモリ素子
が6段配目され、1フィールド当りの2種の色差信号の
画素データは大々1個の64kRAMからなるメモリ集
子が6段配置された構成となる。)。
このため8ビツトの画素データのうち下位2ヒツトは捨
てることになるが、ぞの再生画像への影響はあまり問題
とならない。勿論、64k RAMを史に12個追加す
ることにより、画素データの全8ビツトを蓄積してもよ
いが、民生用のディジタルビfオ信号再生装置としては
、第11図示の構成のメ土り回路を使用した方が価格の
点で有利である。
次に1記のメモリ回路の動作につき説明するに、まず、
ヘッダー信号内のアドレス情報に一致したアドレス番号
のアドレス信号を発生するアドレス信号発生回路105
から16進法での値が[0OO0,1である16ビツト
の7ドレス信号がRAMM11〜M66に夫々出力され
る。一方、切換スイッチ31.1・〜・S6を人々通し
てRAMMll、 M21. M31. Mn2、 M
51及びMB2に第3図に示す画素データY0のI−位
6ビットが供給される。これにより、RAMMllのア
ドレス[0OOOJにYOのMSF3のデータが、M2
1のアドレスl−0000JにはYOの上位2ビツト目
のデータが人々記憶される。M31. Mn2゜M51
及びMB2の7ドレス[0OOOJには同様にしてYO
の1位3ビツト目、4ビツト目、5ビツト目及び6ビツ
ト目のデータが夫々記憶される。
次にアドレス信号の鎗はそのままで切換スイッチ81〜
S6が切換えられ、画素データY1の上位6ビツトがR
AMM12. M22. M32. M42. M52
及びM62に大々1ビツトずつ供給され、そのアドレス
[0OOOJに記憶される。以下、上記と同様にしてア
ドレス信号の値はそのままとされ、かつ、切換スイッチ
81〜.S 6が順次に切換えられていき、RAMM1
6. M26. M36. M2S、 MSB及びM6
6の16進払でのl[0OOOJのアドレスに、画素デ
ータ(B−Y)0のF位6ピツトのデータが1ビツトず
つ記憶され終ると、次にアドレス信号発1−回路105
から16進法での値[0001Jのアドレスを示4アド
レス信号が出力され、上記と同様にしてRAMM11〜
M66のアドレス[0OO1,lに、画集データY 4
. Y 5. Y 6. Y 7. (R−Y)
1゜及び(B−Y)1が1ビツトずつ記憶さ・れる。
以ト、上記と同様の動作が繰り返されてアドレスが1ず
つ増加していき第1走査線の画素データ群がRAMMI
I〜M66に夫々記憶され終ると、次にアドレス@月発
生回路105から16進沫での蛤[00721のアドレ
ス信号が発生され、かつ、切換スイッチ81〜S6を通
して第3図に示暖第2走査線の第1標本点の画素データ
Y456の上位6ビツトがRAMMll、 M21.
M31. Mn2. M51及びMB2に1ビツトずつ
印加され記憶される。しかる後に、アドレス信号の値は
そのままで、切換スイツfs 1〜S6が切換えられ、
画素データY451の1位6ビツトがRAMM12.M
22.・・・2M62に印加される。これにより、RA
MM12のアドレス10072Jには画素データY45
7のMSF3のデータが1き込まれ、RAMM22.M
32.・・・1M62のアドレス[0072Jには夫々
Y457の第2ビツト目、第3ビツト目、・・・、第6
ビツト目のデータが書き込まれる。以1・、上記と同様
にしてアドレス、−If4j1fつ増加して第2走査線
の画素データ群の書き込みが終了する。第3走査線の最
初から6ワードの画素データは16進法での値「00E
4」のアドレスに書き込まれ、第4走査線の最初から6
ワードの画素データは16進法での値「0156」のア
ドレスに1き込まれる。
このように、1フレ一ム分又は1フイ一ルド分の画素デ
ータが2フイ一ルド分メモリM11〜M66に書き込ま
れるが、そのうち連続する6ワニドで伝送される画素デ
ータのうち同じ走査線の6つの画素データ(ディジタル
輝度信号の画素データ4つと2種のディジタル色差信号
の画素データ1つずつとよりなる)が36個のRAMM
11〜M66の同一のアドレスに■き込まれる。ここで
、第11図に示すメモリ回路は同一アドレス信号でドラ
イブされるため、1き込みと読み出しとは夫々時分割的
に行なう必要がある。具体的には、第8図に示寸メモリ
リードコントローラ及び同期信号発生回路96よりの読
み出し制御信号により、1日期間(64μsec )内
のうち画像情報が伝送される映像期間(約51 use
c ) IfrRAMMll 〜1y166の読み出し
が行なわれ′、水平帰線消去期間(約13μsec )
内で1き込みが行なわれ、かつ、前記走査線数変換用補
助メモリの読み出しと書込みが行なわれる。またRAM
M11〜M66の読み出しにより、同一アドレスの上記
した6つの画素データが同時に読み出される。
両び第8図に戻って説明するに、第11図に示寸如き構
成のメモリ94及び95のうらいずれか一−hのメモリ
の読み出し画素データは、切換回路97によりヘッダー
信号中の読み出し指定コードに基づいて選択出力され、
ディジタル輝度信号の画素データはDA変換器98に供
給され、2種のディジタル色差信号の画素データはDA
変換器99.100に夫々供給される。ここで、切換回
路97は前記EOD信号の検出時に供給される切換Ij
lJIIl信号により、メモリ94及び95のうらそれ
1ま(・読み出し出力を選択出力していたメ
モリから他りのメモリの読み出し出力を選択出力するよ
うに切換える。
1’)A変換器98から取り出されたアナ0グ輝痩信号
とDA変換器99及び100から取り出された色差信号
(B−Y)及び(R−Y)と、メモリリードコント[l
−ラ及び同期信号発生回路96から取り出された水平、
垂直の各同期信号及びhラーバースト信号とは夫々エン
コーダ101に供給されてNTSC方式に準拠したカラ
ービデオ信号に生成された後、再生出力端子102より
モニター用カラーテレビジョン受像機(図示せず)へ出
力され、ここで出力端子84.85.86より出力され
て再生光&されるオーディオ信号の聴取者の音楽鑑賞F
の補助的情報としてのカラー静止画像や部分的動画像な
どとされて表示される。
なお、第11図等の説明かられかるように、各画素デー
タがnピットで構成されている場合は、64k RAM
を(4−+−1+1)xnの個数用イテメモリ94.9
5を構成できるが、更に色信号の分解能を低下させても
良い場合は、色差信号(R−Y)及び([3−Y)を線
順次としてメモリ94゜95に取り込むことにより、(
4−)−1)Xrl、すなわらnが6ビツトのときは3
0個の64k RAMて゛メtす94.95を構成でき
る。
一方、色信号の分解能を重要視する場合は、64kRA
Mを(4+2+ 2)xnの個数を用いてメモリを構成
することになる。
また256kRA Mは262,144 (= 2
)ビットであるから、1個のRAMで1フレーム1ビツ
トの信号を1き込めるので好ましい。この場合は、RA
Mの読み出し速度にもよるが、読み出し速度が遅い場合
は2フレ一ムメモリ回路として構成させ、2個のF<
A Mを時分割で使用する方法もある。更にディジタル
色差信号はディジタル輝度信号の1/4の読み出し速度
でメモリ94.95から読み出されるため、1個のRA
Mを2種のディジタル色差信号に対し、時分割で使用す
ることができる。
なお、−に記の場合は走査線数625本方式のディジタ
ルビデオ信号をディスク40に記憶し、これを再生する
場合について説明したが、走査線数525本り式のディ
ジタルビデオ信号をディスク40に記録づる場合も、−
走査線当りの標本点数と右動走査線数の積が27?より
もやや小なる値に選定して記録する。
なお、以−1の説明では標準モードの画像伝送について
説明したが、高精細度、高品位の画像伝送の場合や、ラ
ンレングスコードによる動画を伝送する場合は、前記ヘ
ッダー信号中に設けられた両像種別識別コードの値を弁
別再生し、制御回路90の出力信号により必要に応じて
走査線数変換回路87やメモリライトコントローラ92
を制御してメモリ94.95への取り込みフォーマット
が選定される。
なお、ディスク40に記録されるディジタルビデオ信号
の分割単位は、前記実施例に限定されるものではなく、
要は表示画面を−の画像を表示しつつ他の画像へ漸次切
換えるような場合に、人間の目に色と明曵とが人々別々
に切換わっでいると知覚されない程度でよい(例えば走
査線数最大10本程麿の内素データ毎にまとめてそれに
ヘッダ一部を付加して伝送してもよい。)。また前記実
施例では、分割信号の画素データは相隣る2本の走査線
の画素データ(すなわち、水平方向に並ぶ2行の内素群
の画素データ)であるものとして説明したが、垂直方向
に並ぶ2列乃至10列程喰までの相隣る内素群の画素デ
ータCあるようにしてもよい。また、ディジタルビデオ
信号は1フレ一ム分又は1フイ一ルド分を第6図に示す
Ch−3、Ch −4の計2チャンネルで伝送してもよ
く、この場合は再生された計2チャンネルのディジタル
ビjA@号は時系列的に再生されて一本の伝送ラインで
伝送される。
また、上記の説明では本出願人が先に提案したディスク
の記録方式及び再生装置に適用した場合について説明し
たが、これに限ることはなく、トラッキング案内溝を有
する静電容鏝変化読取型のディスクや、光ビームにより
既記緑信号が読み取られるディスクにも本発明を適用し
得るものであ 1“る。また、テレビジョン受像機に
R,G、Bの三原色信号入力端子を有する場合は、エン
コーダ101の代りにマトリクス回路を用いて、これに
より輝億佑号Y及び色差信号(R−Y)、(B−Y)か
ら三原色18号R,G、Bに変換して上記の入力端子に
各別に供給することにより、そのテレビジョン受像機で
極めて高品質の静止画像を写し出すことができるもので
ある。更に、ディスク40に記録される色差信号は(G
−Y)と(R−Y)又は(B−Y)との組合せでもよく
、更にはI信号、Q信号でよく、三原色信号でもよいこ
とは勿論である。
[述の如く、本発明になるディジタルビデオ信号再生装
置におけるメモリ回路は、1フィールド当り2′7ビツ
ト程庭の音韻を有する111信号用メモリ素子をN段(
ただし、Nは自然数)配置すると共に、1フィールド当
り2rビツト(ただし、Kは16.15又は14)程度
の容■を有する色佑号用メtり素子をN段又はこれより
小なる段数配置し1.ト記輝度信号用メモリ素子及び色
信号用メモリ素子を人々共通のアドレス信号発生回路に
接続し、記録媒体から再生された輝度信号の4つの憔木
魚の画素データと2種の色差信号(色信号)の各2つ又
はそれ以下の標本点の一本データとよりなる計8〜5つ
の一本データを一単位としてこの単位毎に伝送されるコ
ンポーネント符号化ディジタルビデオ信号を入力切換ス
イッチを通して上記輝境信号用メモリ素子及び色信号用
メモリ素子に夫々選択的に印加し、輝度信号の同じ単位
内の4つの標本点の画集データの各1位NピットはN段
のII度倍信号用メモリ素子同一番号のアドレスに人々
蓄積するとともに、上記と同じ単位内の色差信号(色信
号)の4〜1つの標本点の画素データの各1位Nビット
又はそれ以上のビットはN段部1・の該色差信号用メモ
リ素子の上記と同一番号の7ドレスに夫々蓄積するよう
構成したため、前記メモリ素子として一般市販の64k
RAMを使用して前記」ンボーネント符号化ディジタル
ビデオ仏号を効率良く蓄積することができ、またアドレ
ス信号発生回路を共通にできるので、メモリ素子の制御
が簡単にできると共に回路構成を簡単、かつ、安価に構
成することができ、更に前記]ンポ−ネント符号化ディ
ジタルビデオ信号は、各走査線の画素データ群毎にメモ
リアドレスを示すアドレス情報が時系列的に合成されて
おり、前2アドレス信号発生回路は1記アドレス情報に
基づいて前置8〜5つの画素データからなる一単位毎に
アドレスを増加させるアドレス信号を発生するようにし
たため、アドレスt11制御が容易にできる等の特長を
有するものである。[4] - This is the signal input terminal that occurs every time you switch from a music program to another music program. Here, assuming that a digital signal with a sampling frequency of 44 jk 82 and a quantization number of 16 bits is recorded in one track in time series for four channels as an information layer for one channel on the disk 40 to be described later. The above 3 channel Ana 11 Guo Dei A count has an AD converter 35
Therefore, each channel has a sampling frequency of 44.1kH.
The signal as shown in FIG. A digital video signal with a sampling frequency of 44.1 kHz and a sacrificial number of 16 bits is supplied to a signal processing circuit 37 using a signal number A-mat. Further, the control signal generating circuit 36 generates a control signal and supplies the start signal entering the input terminal 33 and the ↑co signal entering the input terminal 34 to the signal processing circuit 37, respectively. -The control signal controls the position of the pickup playback element (random access) as described later.
etc. used for such purposes. The signal processing circuit 37 receives these 16-bit input digital signals and control signals of a total of 4 channels, which are parallel data. ) are rearranged into serial data, the digital signals of each channel are divided into predetermined intervals, and they are interleaved for time-division processing. Then, a recording signal is generated by adding an error code correction signal, an error No. 6 detection signal, and a synchronization signal hit indicating the beginning of a block (frame) to the history. FIG. 6 is a diagram schematically showing an example of one block (one frame) in the recording signal generated as a result of signal processing by the signal processing circuit 37. One block is composed of 130 bits, and for example, The signals are synthesized block by block at 44.1k H2, which is the same as the conversion frequency. 5YNC is a 10-bit fixed pattern synchronization signal bit indicating the start of a block, Ch-1 to Ct+-53 are 16-bit digital audio signals of the open side 3 channels, and Ch-4 is the above-mentioned gauge digital audio signal. 1 shows each multi-Φ position of one word of a 16-bit digital video signal reproduced from the above. Furthermore, P and Q shown in FIG. 6 are signals for positive 16-bit error code, for example, P = W + ■W2■W3■W4 (
1) Q-T4 ・W1■■3 ・W2■■2 ・W2
This is a signal generated by the formula OIT-W4 (2). However, in formulas (1) and (2), W+, W2, Ws, and Ws are C11-1 to Ch
-4 16-bit digital signals (usually digital signals in different blocks), ``K'' is an auxiliary matrix of a predetermined polynomial, and ``2'' represents a 2-by-2 addition sieve for each corresponding bit. Furthermore, in FIG. 6, CRC is a 23-bit error code detection signal, and is a signal for ch-1 to Ch-, / arranged in the same block.
For example, each word of i, p, and Q is
23 obtained when dividing by the generator polynomial +x+i
This is the bit remainder, and during playback, the signal from the 11th bit to the 129th bit of the same block is removed by a 12-bit polynomial, and if the resulting remainder is zero, it is detected that there is no error. used for Furthermore, in FIG. 6, Adr is the control signal, each bit data of which is distributed, and one hit is transmitted in one block. For example, all bits of the υ control signal are transmitted by 196 blocks (that is, the control signal is It consists of 196 bits.) Therefore, when the number of rotations of the disk 40 is 900 rD-, 2940 blocks are recorded and reproduced per disk rotation, so the above 196-bit control signal is recorded and replayed 15 times during the disk rotation period. become. A digital signal of 130 bits per block shown in FIG. 6 is sequentially extracted block by block from the signal processing circuit 37 in series, and is supplied to the next stage modulation circuit 38 shown in FIG. After being modulated using a modulation method (MFM), a carrier wave of, for example, 7 MHz is frequency-modulated to produce a frequency-modulated wave signal. This frequency modulated wave signal is recorded on the disk 40 by recording using a laser beam or the like. When the disc recording method previously proposed by the present applicant is applied, the recording device 39 described above has a configuration as shown in FIG. 7. In the figure, a laser beam emitted from a laser light source 41 is transmitted to an optical modulator 42k. After the drift and noise of the laser beam are removed, the laser beam is reflected by a mirror 43 and divided into two optical paths by a mirror mirror 44. The divided laser beams are modulated in the optical modulator 45 by the output frequency modulated wave signal of the modulation circuit 38 from the input terminal -f46 and a third tracking control reference signal fp3 to be described later.
is considered to be a modulated light beam. The other divided laser beam enters the optical modulator 47 alternately from the input terminal 48 to the 1 rotation period button of the recording master 49 and generates a first or second tracking control reference signal f pl or f described later. p2
is modulated into a second modulated light beam. The first modulated light beam is reflected by reflection 1150 and its optical path is changed by cylindrical lenses 51 and 52. By passing through an information recording optical system consisting of a slit 53 and a convex lens 54, the light is shaped into a rectangular recording master disk 49-. On the other hand, the second modulated light beam is transmitted through a convex lens 55. A tracking recording optical system consisting of a slit 56 and a convex lens 57 shapes the light into a circular shape on the recording master 49, and the optical path is changed by a trailing copper mirror 58. The first and second modulated light beams, which have been shaped into a desired shape, are combined onto substantially the same optical axis 1- by a polarizing prism 59, pass through a half mirror 60, and have their optical paths changed by a prism 61. Furthermore, the first modulated light beam passes through the sleeve i-62 and the recording lens 63 onto the recording master 49 on which the photosensitive agent 1165 is formed on the glass substrate 64.
The second modulated light beam is focused in a rectangular shape as indicated by 67 and a circular shape as indicated by 67. The recording master disk 49 is disk-shaped and rotates synchronously at a constant speed, and the light reflected from the half mirror 60 is applied to a signal monitoring system 68, and the light reflected by the prism 61 is applied to a monitoring optical system 69. Added. The gap between the two modulated light beams on the recording source 1149 is measured overnight by the optical system 69, and the gap is monitored by the signal monitoring system 68, and the cylindrical lens 51 is moved in the vertical direction in the figure. The deviation is corrected by 1
Kiroku Ryo 1149 underwent a known development process and 1f-1 process to create a standby disc. The disk 40 copied by this standby disc contains the three-channel digital audio signal described above and the one-channel digital video signal in the signal format shown in FIG. 2 or 3 as shown in FIG. A spiral main track in which frequency modulated waves of signals synthesized in time series in block units on the NoA mat are recorded as intermittent bit strings, and each track center line of adjacent main tracks. Approximately in the middle between them, first and second tracking υ control reference signals f pl are arranged in a bunist-like manner and have a frequency that is within a band lower than the band of the frequency modulated wave alternately for each disk rotation period. A sub-track recorded by a bit string in which f p2 and f p2 are intermittent is formed, and further f pl,
The troughing control reference signal fp3 of logic 3- is recorded on the main track of the switching connection portion of fp2. Further, this disk 40 does not have a guide groove for tracking the reproducing needle, and has an electrode function. In this way, six pixel data consisting of pixel data of four sampling points of the digital luminance signal and pixel data of one sampling point of each of the two types of digital color difference signals are transmitted in a time-series manner as one unit. The component-encoded digital video A signal is chronologically combined with the digital audio signal and recorded on the disc 40. Furthermore, the sampling frequency of the digital luminance signal in the above-mentioned integrally encoded digital video signal is selected to be four times that of each of the two types of digital color difference signals, and the sampling frequency of each scanning line of the above-mentioned digital video signal is selected to be four times that of the two types of digital color difference signals. Inner thread 5--
The address signals indicating the memory address for each data M are synthesized in time series and are recorded on the disk 40. Next, a device for reproducing digital video signals recorded on the disc 40 will be explained. FIG. 8 shows a block system diagram of an example of a digital signal reproducing device. In the figure, a disk 40 is placed on a turntable (not shown) and rotated synchronously at 900 rpm. On the disk 40 there is a flat surface 70 and a bit 71 as shown in FIG.
A main track with a track width TW and a track pitch Tp in which C is repeated, a tracking control reference signal f in which a flat surface 70 and a bit 72 are repeated, a pH recording sub-track, a flat surface 70 and a bit 73, As mentioned above, the tracking 11 reference signal f p2 recording sub-track is formed repeatedly on the surface of the disc 40 on the bottom surface 74 of the playback button 74.
b is made to slide. As shown in FIG. 8, the reproduction button 74 is fixed to one end of a cantilever 75, and a permanent magnet 76 is fixed to the base side of the other end of the cantilever 75. cantilever 75
The part to which the permanent magnet 76 is fixed is a tracking coil 77 and a jitter correction coil 78 fixed to the playback device.
is surrounded by. The tracking coil 77 generates a magnetic field in a direction perpendicular to the magnetic field direction of the permanent magnet 76, and depending on the polarity of the tracking error signal from the tracking servo circuit 79, the cantilever 75) is moved in one direction to increase the track width. And, Displace it with a displacement fist according to its size. The resonant frequency changes in response to the change in the capacitance age formed between the disk 40 and the electrode 74a shown in FIG. 16 circuits that apply a constant frequency to this resonant circuit; a circuit that amplitude-detects a high-frequency signal whose amplitude changes according to changes in electrostatic capacity from the resonant circuit; A high-frequency reproduction signal extracted from a pickup circuit 80 consisting of a circuit for pre-amplifying a high-frequency signal (reproduction signal) is supplied to an M demodulation circuit 81, where the main information signal of one track (in this case, a digital After the audio signal and the digital video signal synthesized in time series are demodulated, a portion is branched and supplied to a tracking servo circuit 79. The tracking servo circuit 79 detects the first signal from the reproduced signal.
to third tracking control reference signals fp1 to fp
3 by selecting the frequency and extracting both reference signals t pi,
The envelope detection output of r p2 is differentially amplified to obtain IJ1-
A rattling error signal is output to the tracking coil 77. However, f pl, f for the main track
Since the recording positional relationship of p2 is switched every rotation period of the disk 40, the tracking polarity is switched every one rotation period of the disk 40 by the switching pulse generated based on the detection output of the tracking control reference signal f p3. . Note that when a kick instruction signal is received at the input terminal 82, the tracking servo circuit 79 drives the tracking coil 77 so as to forcibly move the playback button 74 in the track width direction by one track pitch or more. do. On the other hand, the 1ml digital signal taken out from the FM1M tone circuit 81 is applied to the digital
After being decoded into a time-series composite signal with the signal format shown in Figure 6, the beginning of the signal block is detected based on the synchronization signal bit 5YNC, and the i-column signal is converted into a parallel signal. Detection is performed. Only when an error is detected, the error signal is corrected and restored using the error rI month correction code 1] and Q. In this way, three of the 16-bit four-channel digital signals are restored as needed (restored to be error-free and the signal arrangement is restored to its original order before interleaving). The 16-bit digital audio signal for each channel is converted into an analog audio signal by the DA converter in the decoder 83, and then sent to the output terminal 8.
4.85 and 86, respectively. In addition, the pickup control signal is sent to a predetermined circuit (
(not shown). On the other hand, the digital video signal having the signal format shown in FIG. 2 (and further shown in FIG. 3) that is reproduced in chronological order in the fourth channel is supplied to the scanning line number conversion circuit 87 shown in FIG. The number of scanning lines is converted from 625 lines to 525 lines. FIG. 10 is a diagram schematically showing how the number of scanning lines is converted. In the figure, YO is the first digital luminance signal of the first scanning line of the 625 scanning line system as shown in Fig. 3.
In the pixel data of the sampling point, Y456 similarly indicates the pixel data of the W41 sampling point of the digital luminance signal of the second scanning line. As can be seen from FIG. 3, the above-mentioned pixels f-Y YO and Y456 are transmitted at the beginning of the video signal section V1, but the data obtained by multiplying this pixel data YO by 3/4 (this is the data obtained by multiplying YO by 3/4). The pixel data Y456 is created by adding the data shifted by 1 bit LSB in the direction, the data shifted YO by 2 bits LSB in the h direction, and the pixel data Y456.
The pixel data YO' of the 141st point of the first scanning line of the digital luminance signal of the 525 scanning line system is generated by mixing the 1/4 times the data shifted by 2 bits in the S and B directions. Data 1/2 times the pixel data Y456 is stored in the auxiliary memory (1 line memory) 103. Hereafter, in the same manner as above, the first
The data obtained by multiplying the pixel data of each sample point of the scanning line by 3/4 and the data obtained by multiplying the pixel data of each sample point of the second scanning line by 1/4 are in the same word. Certain sample points are mixed together and converted into pixel data of the first scanning line of the 525 scanning line system. Subsequently, the pixel data of each sample point of the third scanning line of the 625 scanning line system of the video signal part V2 is multiplied by 1/2 (
(obtained by shifting one bit in the LSB direction) and then mixed with the pixel data read from the auxiliary memory -03 of the same sample point to become the pixel data of the second scanning line of the 525 scanning line system. converted. Y912 is the pixel data of the first sampling point of the digital luminance signal of the third scanning line in the 625 scanning line system, and Y456' is the first sampling point of the digital luminance signal of the second scanning line in the 525 scanning line system.
The art collection data for each sample point is shown. Also Y1388. Y
1824. Y2280 is the pixel data of the digital luminance signal of 625 scanning lines, and Y1368 is the pixel data of the 4th
The first sample point of the scan line, Y 1824 is the first sample point of the fifth scan line.
Sample point Y2280 indicates pixel data of the first sample point of the sixth scanning line. Historically Y 912', Y1368'
, Y1824' is the pixel data of the digital luminance signal of 525 scanning lines, Y912' is the first sample point of the third scanning line, and Y1368' is the first sample point of the fourth scanning line.
sample point, and Y1824' indicates pixel data of the first sample point of the fifth scanning line. As shown in Figure 10, the number of scanning lines such as Y912 is 62.
The pixel data of each sample point on the third scanning line of the 5-line method is halved.
The multiplied data is mixed with the data obtained by multiplying the pixel data of each sample point of the fourth scanning line such as YI368 by 1/2, respectively.
While the pixel data of each sample point of the third scanning line of the 525 scanning line system such as 912' is obtained, the data on the rear right is stored in the auxiliary memory (one line memory) 104. Similarly, the pixel data of each sample point of the fifth scanning line such as Y1824 is multiplied by 3/4, and then mixed with data obtained by multiplying the pixel data of the same sample point read from the auxiliary memory 104 by 1/2. Then, pixel data of the fourth scanning line of 525 scanning lines such as Y 1368' is obtained, and further pixel data of Y 228' is obtained.
The pixel data of the 6th scanning line such as 0 is the same as the number of scanning lines 52
This is the pixel data of the fifth scanning line of the five-line system. Thereafter, the same operation as above is repeated, and the pixel data of the 6 scanning lines of the 625 scanning line system is mixed at a predetermined mixing ratio, and the pixel data of the 5 scanning lines of the 525 scanning line system is mixed. will be converted into. Here, as is clear from the explanation in E, the auxiliary memory 103° 104 used for 8 and sieving in the scanning line number conversion is as follows.
A common one-line memory is used in turn. On the other hand, as mentioned above, the number of sample points (l
ii number of raw data) is - number of sample points per horizontal scanning line 45
6 and the number of effective scanning lines is 572.
832 bits, whereas the number of bits of four 64k RAMs is 262,144 (= 2" x 4) bits, so there is a margin of 1312 bits. In other words, four 64k RAMs have a margin of 1312 bits. , 2] (Since there is an extra memory capacity capable of storing 1 bit for each pixel i of the sample point of the digital luminance signal on the distribution, this can be used as the above-mentioned auxiliary memories 103 and 104. Note that reading and writing to the auxiliary memories 103 and 104 are performed within the horizontal blanking period of the standard television system (NTSC system here) color video signal taken out from the output terminal 102. Then, the scanning line number conversion circuit 87 converts the number of scanning lines to 6.
This circuit converts pixel data of the 25-line system into pixel data of the 525-scanning line system, and since the pixel data is transmitted in the format shown in FIG. 3, the conversion operation is easy. This scanning line number conversion circuit 87 is a circuit necessary only for a playback device that reproduces and outputs an all-log color video signal conforming to the NTSC system as shown in FIG. This circuit is unnecessary for a playback device that plays back and outputs an analog color video signal conforming to the SECAM or SECAM systems. However, depending on the playback device, a changeover switch is provided to change the input/output of the scanning line number conversion circuit 87, and the circuit 87 is switched to be activated or deactivated depending on the number of scanning lines of the television system to be reproduced. Good too. The output pixel data of the scanning line number conversion circuit 87 is transferred to a memory 94 or 95, which is a main part of the circuit of the present invention, by a switch circuit 88.
supplied to Further, the digital video signals sequentially and time-sequentially extracted from the decoder 83 in the signal format shown in FIG.
The signal is also supplied to a synchronization signal detection circuit 89, a header signal detection circuit 91, and a memory write controller 92, respectively. The synchronization signal detection circuit 89 detects the synchronization signal in the header signal and supplies the detection signal to the 111 circuit 90. Further, the header signal detection circuit 91 selectively reproduces each "-" code and address signal except for the synchronization signal in the header signal and supplies it to the control circuit 90. The control circuit 90 is supplied with the synchronization signal detection signal and each code detection signal of the header signal, and also detects the video type intended by the playback device user (this can be determined in advance by recording a plurality of chips on the disc 40) by operating an external switch or the like. - can be arbitrarily selected when different images are recorded) are supplied from the input terminal 93, these input signals are discriminated and decoded, and the scanning line number conversion circuit 87 and the switch circuit 8
8. Controls the memory write controller 92, switching circuit 97, etc. The memory write controller 92 (memory 94 or 9
The pixel data in the digital video signal supplied to 5 is polished to a specified address, but the header signal and EOD
The signal is controlled so that it is not written. The switch circuit 88 is switched to terminal a or b by a control signal from the control circuit 90 based on the memory write designation code in the header signal, and the digital video is switched to the terminal a or b designated by the memory write designation code. supply the signal. The memories 94 and 95 contain reproduced pixel data for one frame written based on read control signals from the memory read controller and synchronization signal generation circuit 96, or two fields in total written for each field. The reproduced pixel data is read out simultaneously, and jitter associated with reproduction is also corrected. Here, the digital color difference signals read out from the memories 94 and 95 are read out at a sampling frequency of 9 MHz and a quantization number of 8 bits, and the first and second digital color difference signals are respectively read out at a sampling frequency of 2.25 MH2 and a quantization number of 8 bits. 8 bit'
C is read out and supplied to the switching circuit 97, respectively. Next, the configuration and operation of the memories 94 and 95 will be explained in more detail. FIG. 11 shows a memory 94, 95 and a memory write controller [l-ra 9] which are an embodiment of the circuit of the present invention.
2 shows a partial block system diagram. A part (auxiliary circuit) of the scanning line number conversion circuit 87 can also be included in this. In the same figure, Mll. M2S,...,M63. ..., M16.・・・
-2M66 is a RAM of about 64 bits, and these 36 RAMs in total are supplied with 7 address signals from a common address signal generation circuit 105 in the memory write controller 92. When the memories 94 and 95 are frame memories, 12 sets of 36 RAMM11 to M66 are required, but when they are field memories, 111 are sufficient. Although not shown in the drawings, there is a first memory which stores a group of pixel data transmitted in the upper 8 bits of each word of the video signal portion of the signal format as shown in FIG. A buffer memory and a second buffer memory are provided for storing a group of pixel data transmitted in the lower 8 bits in 6 words of pixel data each. Also S1. S2. S 3. . . . , 86 is a 6-contact changeover switch (actually an electrically operated analog switch) to which pixel data from the first and second buffer memories is supplied and which selectively outputs the pixel data. 1
is RAM Mll, M12. . . . The MSB of pixel data is supplied to one of the RAMs at the back of 1M16. Similarly, among the changeover switches S2 to S6, Si (where i = 2 to 6) is set to RAM Mij (where j = 1 to 6).
) The high-order i-th bit of pixel data is supplied to one of the RAMs at the back of ). Therefore, in the metering circuit shown in FIG. ), two RAMMi5. Mi6 is arranged in i stages equal to the number of crystallized bits to be reproduced (1) (in this case, i = 6), and a total of six Uniform data is such that the first 6 bits of each pixel data are stored at the same address (therefore, the pixel data of the luminance signal per field is stored from two 64K RAMs). The pixel data of the two types of color difference signals per field are arranged in six stages of memory elements each consisting of one 64 kRAM.) Therefore, the lower two hits of the 8-bit pixel data are discarded, but the effect on the reproduced image is not a problem. Of course, all 8 bits of pixel data may be stored by adding 12 64k RAMs to the memory, but as a consumer digital video signal reproducing device, the configuration shown in Figure 11 is sufficient. Using a circuit is more advantageous in terms of cost. Next, to explain the operation of the memory circuit mentioned in item 1, first,
Address signal generation circuit 105 that generates an address signal with an address number matching the address information in the header signal.
A 16-bit 7 address signal whose value in hexadecimal notation is [0OO0,1 is outputted to RAMM11-M66, respectively. On the other hand, selector switches 31.1 to 31.1 to S6 are used to select RAM Mll, M21. M31. Mn2, M
51 and MB2 are supplied with the I-order 6 bits of the pixel data Y0 shown in FIG. As a result, the data of MSF3 of YO is transferred to address [0OOOJ of RAM Mll.
The data of the second most significant bit of YO is stored at address 1-0000J. M31. Mn2゜M51
and MB2's 7 dress [YO in the same way for 0OOOJ
The data of the 1st, 3rd, 4th, 5th, and 6th bits are stored, respectively. Next, leave the address signal as it is and switch 81~
S6 is switched, and the upper 6 bits of pixel data Y1 are R.
AMM12. M22. M32. M42. M52
and M62, one bit at a time, and stored at the address [0OOOJ. Thereafter, the values of the address signals are left as they are in the same manner as above, and the changeover switches 81 to 81 . S6 is switched sequentially, and RAMM1
6. M26. M36. M2S, MSB and M6
When the data of the F-6 pit of pixel data (B-Y) 0 is stored bit by bit at the address l[0OOOJ in hexadecimal notation of 6, the next address signal generator 1-circuit 105
4 address signals indicating the address of hexadecimal value [0001J are output from RAMM11 to RAMM11 in the same way as above.
At address [0OO1,l of M66, art book data Y 4
.. Y5. Y6. Y7. (RY)
1° and (B-Y)1 are stored one bit at a time. From then on, the same operation as above is repeated, the address increases by 1, and the pixel data group of the first scanning line becomes RAMMI.
When the data is stored in I to M66, an address signal of 00721 in hexadecimal format is generated from the address @ month generation circuit 105, and the second temperature signal shown in FIG. 3 is generated through the changeover switches 81 to S6. The upper 6 bits of pixel data Y456 of the first sampling point of the scanning line are stored in RAM Mll, M21.
M31. Mn2. One bit is applied to M51 and MB2 and stored. After that, the switching switches fs 1 to S6 are switched while leaving the value of the address signal as it is.
The first 6 bits of pixel data Y451 are stored in RAMM12. M
22. ...2M62 is applied. This allows R.A.
Pixel data Y45 is at address 10072J of MM12.
7 MSF3 data is written into RAMM22. M
32. ...1M62 address [0072J contains the 2nd bit, 3rd bit, . . . , 6th bit of Y457, respectively.
The bit-th data is written. 1. Similarly to the above, the address is incremented by -If4j1f, and writing of the pixel data group of the second scanning line is completed. The pixel data of the first 6 words of the third scanning line is the hexadecimal value "00E
6 from the beginning of the fourth scanning line.
The pixel data of the word is written into an address with the value "0156" in hexadecimal notation. In this way, one frame or one field's worth of pixel data is written into the memories M11 to M66 for two fields, but of the pixel data transmitted in six continuous pixels, the pixel data of the same scanning line is Six pixel data (consisting of four pixel data of digital luminance signal and one pixel data of two types of digital color difference signals) are stored in 36 RAMMs.
11 to M66 at the same address. Here, since the memory circuit shown in FIG. 11 is driven by the same address signal, it is necessary to perform one writing and one reading in a time-division manner. Specifically, as shown in FIG. 8, the readout control signal from the sized memory read controller and synchronization signal generation circuit 96 determines the video period (approximately 51 use
c) IfrRAMMll ~ 1y166 is read, and horizontal blanking period (approximately 13 μsec)
One write is performed within the memory, and the reading and writing of the auxiliary memory for converting the number of scanning lines is performed. Also RAM
By reading M11 to M66, the aforementioned six pixel data at the same address are read out simultaneously. Referring back to FIG. 8, pixel data to be read from memory 1-h of the memories 94 and 95 configured as shown in FIG. Selected output based on the code,
The pixel data of the digital luminance signal is supplied to the DA converter 98, and the pixel data of the two types of digital color difference signals are supplied to the DA converter 98.
transducers 99 and 100, respectively. Here, the switching circuit 97 selects the switching Ij supplied when the EOD signal is detected.
By the lJIIl signal, the memories 94 and 95 are switched from the memory that was selectively outputting the readout output to selectively outputting the readout output of the other memory.1') The analog 0g brightness signal, the color difference signals (B-Y) and (R-Y) extracted from the DA converters 99 and 100, and the memory read control [l
- horizontal taken out from the horizontal and synchronizing signal generation circuit 96;
Each vertical synchronization signal and h color burst signal are respectively supplied to an encoder 101 and generated into a color video signal compliant with the NTSC system, and then outputted from a playback output terminal 102 to a color television receiver for monitoring (not shown). Here, the audio signal is output from the output terminals 84, 85, 86 and reproduced as light and used for music listening by the listener F.
The image is displayed as a color still image or partial moving image as supplementary information. As can be seen from the explanation in FIG. 11, if each pixel data is composed of n pits, 64k RAM
Itememory for the number of (4-+-1+1)xn is 94.9
5, but if it is acceptable to further reduce the resolution of the color signal, the color difference signal (R-Y) and ([3-Y) can be taken into the memory 94°95 as line-sequential.
4-)-1) Xrl, that is, 3 when n is 6 bits
94.95 can be configured with 0 pieces of 64k RAM. On the other hand, if the resolution of color signals is important, 64kRA
The memory is configured using M in the number of (4+2+2)xn. Also, 256kRAM is 262,144 (= 2
) bit, it is preferable because one RAM can store one bit of signal per frame. In this case, R.A.
It depends on the reading speed of M, but if the reading speed is slow, it is configured as a 2-frame memory circuit, and two F<
There is also a method of using AM in time division. Furthermore, since the digital color difference signal is read out from the memory 94.95 at a readout speed 1/4 of the digital luminance signal, one RA
M can be used time-divisionally for two types of digital color difference signals. Note that in the case described in -, the case where a digital video signal with 625 scanning lines is stored on the disk 40 and played back has been explained; Even when recording, -
Is the product of the number of sample points per scanning line and the number of right-moving scanning lines 27? Select a value slightly smaller than that and record it. In addition, in the explanation below-1, image transmission in the standard mode was explained, but in the case of high-definition, high-quality image transmission, or when transmitting a moving image using a run-length code, the header signal provided in the header signal The values of both image type identification codes are discriminated and reproduced, and the scanning line number conversion circuit 87 and the memory write controller 92 are activated as necessary according to the output signal of the control circuit 90.
The format for importing into the memory 94 and 95 is selected by controlling. Note that the unit of division of the digital video signal recorded on the disc 40 is not limited to the above embodiments.
The point is that when the display screen is displaying a negative image and gradually switching to another image, it is sufficient that the human eye does not perceive that the color and brightness are being switched separately (for example, the scanning line (It is also possible to transmit the data by adding a part of the header to it in groups of up to 10 pieces of inner element data.) Furthermore, in the above embodiment, the pixel data of the divided signal was explained as pixel data of two adjacent scanning lines (that is, pixel data of a group of pixels in two horizontal rows), but in the vertical direction There may be pixel data C of adjacent pixel groups arranged in 2 to 10 columns. Furthermore, the digital video signal may be transmitted for one frame or one field through a total of two channels, Ch-3 and Ch-4 shown in Fig. 6, and in this case, the reproduced The digital BJA@ signals are reproduced in chronological order and transmitted over a single transmission line. Furthermore, in the above explanation, the case where the application is applied to the disk recording method and playback device proposed earlier by the present applicant was explained, but the invention is not limited to this, and the present invention is not limited to this, and the present invention is not limited to this, and the present invention is not limited to this. The present invention can also be applied to disks in which the green signal is read by a light beam.Furthermore, if the television receiver has three primary color signal input terminals of R, G, and B, A matrix circuit is used in place of the encoder 101, and this converts the Kiyoyu No. Y and color difference signals (R-Y) and (B-Y) into the three primary colors No. 18 R, G, and B and sends them to the above input terminals. By supplying each separately, it is possible to display extremely high quality still images on the television receiver.Furthermore, the color difference signals recorded on the disk 40 are (G
It goes without saying that a combination of -Y) and (RY) or (B-Y) may be used, and furthermore, an I signal, a Q signal, or three primary color signals may be used. [As described above, the memory circuit in the digital video signal reproducing apparatus according to the present invention has N stages (
However, N is a natural number), and N or smaller stages of color code met elements having a capacity of about 2r bits per field (K is 16.15 or 14) are arranged. 1. The luminance signal memory element and the chrominance signal memory element are connected to a common address signal generation circuit, and the pixel data of the four pixel data of the luminance signal reproduced from the recording medium and the two types of color difference signals (color signal ) A component encoded digital video signal transmitted in units of 8 to 5 pieces of data consisting of 2 or less sample points each is passed through the input selector switch to the above-mentioned brightness. The voltage is selectively applied to the boundary signal memory element and the color signal memory element, respectively, and each 1st N pit of the image collection data of four sample points in the same unit of the luminance signal is applied to the memory element for the II degree signal of N stages. In addition to storing data in addresses with the same number, each of the 1st N bits or more of the pixel data of 4 to 1 sample points of the color difference signal (color signal) in the same unit as above is stored in the N stage section 1. Since the memory element for the color difference signal is configured to store data in the seven addresses having the same number as above, it is possible to use a general commercially available 64K memory element as the memory element.
By using a RAM, it is possible to efficiently store the digital encoded digital video code, and since the address signal generation circuit can be shared, the memory elements can be easily controlled and the circuit configuration can be simplified. It can be constructed at a low cost, and furthermore, the above component-encoded digital video signal has address information indicating a memory address for each pixel data group of each scanning line synthesized in chronological order, and the previous two addresses The signal generation circuit generates an address signal that increases the address for each unit of 8 to 5 prefixed pixel data based on the address information mentioned above, so it has features such as easy control of address t11. It is something.
第1図は本発明回路で蓄積されるべきディジタルビデオ
信号の記録系の要部の一例を示すブロック系統図、第2
図はディジタルビデオ信号の一例の信号フォーマットを
示す図、第3図は第2図中のビデオ信号部の一例の信号
フォーマットを示す図、第4図はビデオ信号部の信号フ
ォーマットの他の例を示す図、第5図はディジタルビデ
オ信号を1イジタルA−デイオ信号と共に記録する記録
系の一例を示づブFIG. 1 is a block system diagram showing an example of the main part of a recording system for digital video signals to be stored in the circuit of the present invention;
The figure shows an example of the signal format of a digital video signal, FIG. 3 shows an example of the signal format of the video signal section in FIG. 2, and FIG. 4 shows another example of the signal format of the video signal section. Figure 5 shows an example of a recording system for recording a digital video signal together with one digital A-dio signal.
【−】ツク系統図、第6図は本出願人
が先に提案した1ブ[゛1ツクの信号フォーマットの一
例を示す図、第7図は本出願人が先に提案しIこ第5図
中の記録装置の一例を示す系統図、第8図はディジタル
信号再生装置の一例を丞すブ[]ツク系統図、第9図は
第8図中の再生針と円盤状記録媒体との摺動状況の一例
を示す部分拡大斜視図、第10図は走査線数変換回路の
変換動作の一例を説明するための図、第11図は本発明
回路の一実施例を示づブロック系統図である。
1・・・ビデオ信号源、2・・・TV同期信号発生器、
3・・・マトリクス回路、4.5.6.35・・・AD
変換器、9〜11.18・・・メモリ、15.97・・
・切換回路、17・・・ヘッダー信号発生器、19・・
・デイジタルレニ】−ダ、30〜32・・・アナOグオ
ーデイA信号入力端子、36・・・制御信号発生回路、
37・・・イム月処理四路、39・・・記録装置、40
・・・円盤状記録媒体(ディスク)、41・・・レーザ
ー光源、42.45.47・・・光変調器、74・・・
再生針、74a・・・電極、76・・・永久磁石、79
・・・トラッキングサーボ回路、80・・・ピックアッ
プ回路、83・・・ ・1?−1−ダ、84〜
86・・・アナログオーディオ信号出ツノ端了、87・
・・走査線数変換回路、88・・・スイッチ回路、90
・・・υrm回路、91・・・ヘッダー信号検出回路、
92・・・メ[リライトコントローラ、94.95・・
・ディジタルビデオ信号蓄積用メモ■ハ96・・・メト
リリード。コントローラ及び同期信号発’1回M、98
へ・100・・・OA変、換器、101・・・エンコー
ダ、102・・・アラログビデオ信号出力端子、103
゜104・・・補助メモリ、105・・・アドレス信号
発生回路、MU〜M66・・・本発明回路の要部をなす
64k RAM、81〜S6・・・切換スイッチ。
59
第4図
16
第6図
jYzzao Y+′824
第S図
第1頁の続き
0発 明 者 天野良昭
横浜市神奈用区守屋町3丁目12
番地日本ビクター株式会社内
0発 明 者 田中耕治
横浜市神奈用区守屋町3丁目12
番地日本ビクター株式会社内
の発 明 者 鈴木富士男
横浜市神奈用区守屋町3丁目12
番地日本ビクター株式会社内
0発 明 者 久保光雄
横浜市神奈用区守屋町3丁目12
番地日本ビクター株式会社内
0発 明 者 菊池光
横浜市神奈用区守屋町3丁目12
番地日本ビクタニ株式会社内
・1続?ttS 1E率
1.1il’lの表小
昭lit り71IIjlムHtl第112353号2
ブ也明の′r′1称
r’(シタルビj”A仏号再生菰■にお[-]Tsuk system diagram, Fig. 6 is a diagram showing an example of the 1-block signal format proposed earlier by the present applicant, and Fig. 7 is a diagram showing an example of the 1-block signal format proposed earlier by the present applicant. FIG. 8 is a system diagram showing an example of a recording device in the figure, FIG. 8 is a block system diagram showing an example of a digital signal reproducing device, and FIG. FIG. 10 is a diagram for explaining an example of the conversion operation of the scanning line number conversion circuit; FIG. 11 is a block diagram showing an embodiment of the circuit of the present invention; FIG. It is. 1... Video signal source, 2... TV synchronization signal generator,
3... Matrix circuit, 4.5.6.35... AD
Converter, 9-11.18...Memory, 15.97...
・Switching circuit, 17...Header signal generator, 19...
・Digital Reni]-da, 30 to 32... Analog O/GOD A signal input terminal, 36... Control signal generation circuit,
37... Im month processing four paths, 39... Recording device, 40
...Disc-shaped recording medium (disc), 41...Laser light source, 42.45.47...Light modulator, 74...
Regeneration needle, 74a... Electrode, 76... Permanent magnet, 79
...Tracking servo circuit, 80...Pickup circuit, 83...・1? -1-da, 84~
86...Analog audio signal output end, 87.
...Scanning line number conversion circuit, 88...Switch circuit, 90
...υrm circuit, 91...header signal detection circuit,
92...me[rewrite controller, 94.95...
・Memo for digital video signal storage■c96...Metric read. Controller and synchronization signal generation '1 time M, 98
to 100... OA converter, converter, 101... encoder, 102... analog video signal output terminal, 103
゜104...Auxiliary memory, 105...Address signal generation circuit, MU-M66...64k RAM forming the main part of the circuit of the present invention, 81-S6...Selector switch. 59 Figure 4 16 Figure 6 jYzzao Y+'824 Continuation of Figure S, page 1 0 Inventor Yoshiaki Amano Inside Victor Company of Japan, 3-12 Moriyamachi, Kanayō-ku, Yokohama 0 Inventor Koji Tanaka City of Yokohama Inventor: Fujio Suzuki, 3-12 Moriyamachi, Kanayo-ku, Japan Victor Co., Ltd., 3-12 Moriyamachi, Kanayo-ku, Yokohama Inventor: Mitsuo Kubo, 3-12 Moriyamachi, Kanayo-ku, Yokohama Chome 12, Japan Victor Co., Ltd. 0 Inventor: Kikuchi Hikaru, 3-12 Moriyamachi, Kanayō-ku, Yokohama City, Japan Victor Co., Ltd., 1st floor? ttS 1E rate 1.1il'l table Kosho lit ri71IIjlmu Htl No. 112353 No. 2
Buyamei's 'r' 1st name r'(shitarubij" A Buddha name reproduction
【)るメ七り回
路:1.?lLIをづる占
1“I工′1出願人
+1 1”f+ 〒221 神奈川県横浜市神奈用
区守屋町3]目121地?1 称 (432) E1
本ビクター株式会ン1代表石 取締役社長 大 通 −
部
・1代周1人
11 扇 〒102 東京都f代11ト麹町51目
7j1地;】^勧IIEaて)の11イ・J
6、 補正の対象
明細書の発明の詳細な説明の欄。
7、 補正の内容
(1)明細書中、第6頁第13行の「周波数の」を削除
する。
■ 同、第42頁第8行の「イれる」を「される」と補
J[する。
■ 同、第42貞第14行乃至第1711の[画素デー
タ群・・・記憶づる」を[1ト1分の画素データ群を記
憶する第1のバッファメモリと、下位8ビットで伝送さ
れる111分の画素データ群を記憶する」と補正する。
(4)同、第44貞第13行の1説明するに、」を次の
通り補正する。
1説明する。ただし、説明の便宜上、走査線数変換回路
87を通さずに直接再生ディジタルビデA信舅がメモリ
94.95に供給され、これによりPAl方式又G1
S E CA M方式に準拠したアノ−口 ”
グカラービデオ信号を再仕出力する再生装置の場合につ
いC説明づる。1
(h) till、第44頁第18行の1− 方、
」と「切換・・・1どの間に[第1のバツノ〆メモリか
ら1を挿入づる。
If3) I’d、第45)貞第15行ノ11金第1
6行の[Mn+ 、 Ma+ 、−、及びM66 J
f F M +3”・M 65゜tvl +4へ・M
M 15〜M 及びM16〜M66[と補正64
’ 65
→る。
(7)同、第45頁第16(j乃〒第18行の「画素J
−・夕・・・記憶され終ると、]を次の通り補正する。
1画素データY2 、Y3 、<RY)o、(B−Y)
oの1位6ビツトのデータが1ビツトずつ記憶され【、
第1走査線の最初の分割自系データ群((゛こで= i
、14つの輝度画素データと2つの色差両県・1′−タ
)の古き込みが終る。」
d 同、第46貞第6行の「記憶され終ると、」(!I
AL!憶され終る。]と補正りる。
(!J) till、第46員第10行乃〒第11行
の「・・・6じット・が1とr RA M・・・」との
間に[第2のバツノIメしりから1を挿入する1゜
(10) 同、第46頁第14行の[画素f−夕1を
[第2のバツノアメ[りからの画素データ、1と補正す
る。
(11) 同、第47頁第3行乃至第7行の「第3走
査線・・・占さ込まれる。」を次の通り補正する。
[ビデオ信号部V3 、VJ 、V5 、・・・のよき
込みも同様にして行なわれ、第571及び第572走査
線(フィールド送りの場合は1285及び第286走査
線)の最後の画素データ群がRAMのアドレスr F
E 45 J及びrFEB7J (フィールド送りの
場合はr7EE9J及びr7F513J )に記憶され
て1フレ一ム分(又は1フイ一ルド分)の履き込みが終
る。」
(12) 同、第48貞第4行乃〒第8行の[行なわ
れ、・・・読み出される。」を次の通り補正する。
1−行なわれる。またR A M M 1〜M66の
読み出しは、同一アドレスの1゛記した6つの画素デー
タが同0.1に読み出され、またアドレスはfoooo
lから1ずつ増加していく。
肉クー信号からN l S C方式に準拠したアブ0グ
じt’ A fa号を肉1出ノlるために、デ°」−ダ
83からのfインタルビ1オ信号を回路87で走査線数
を弯換した後メー[す94又は95に書き込む場合の1
記メ[り回路への書き込み動作はデータ数か5)、・6
倍になるだけで上記説明と同じなので、ここでは説明を
省略する。」
(13) 同、第49頁第16行の[画素データ・・
され(いる」を[−素データのnビットを記憶づる]と
補任する。
(14) 同、第50頁第19行の[記憶]を1記録
1と補正する。[) Rume Seven Circuit: 1. ? Fortune-telling for lLI 1 “I Engineering’1 Applicant +1 1”f+ 〒221 3 Moriyacho, Kanayō Ward, Yokohama City, Kanagawa Prefecture] 121 Land? 1st name (432) E1
Hon Victor Co., Ltd. 1 CEO Ishi Odori -
Department/1st generation Zhou 1 person 11 Ogi 〒102 Tokyo F 11th 51st Kojimachi 7j1;] 11i J 6 of 11th Kojimachi, Tokyo 102, Detailed explanation of the invention in the specification to be amended. 7. Contents of the amendment (1) In the specification, "of frequency" on page 6, line 13 will be deleted. ■ In the same text, page 42, line 8, ``Ireru'' is supplemented with ``Sareru''. ■ Similarly, in the 42nd page, from line 14 to line 1711, [pixel data group...memory] is changed to [first buffer memory that stores one pixel data group, and the lower 8 bits are transmitted. 111 minutes of pixel data group is stored.'' (4) In the same text, No. 44, line 13, 1, ``To explain,'' is amended as follows. 1.Explain. However, for convenience of explanation, the digital video signal A for direct reproduction is supplied to the memory 94.95 without passing through the scanning line number conversion circuit 87.
Anode compliant with S E CAM method
A case of a playback device that re-outputs a color video signal will be explained below. 1 (h) till, page 44, line 18,
'' and ``Switch...1 Insert 1 from the 1st batsuno〆memory between [1].
6 rows of [Mn+, Ma+, -, and M66 J
f F M +3”・M 65゜tvl To +4・M
M15~M and M16~M66 [and correction 64
'65 →ru. (7) Same, page 45, No. 16 (jno〒 line 18, “Pixel J
−・Evening... When the memorization is completed, ] is corrected as follows. 1 pixel data Y2, Y3, <RY)o, (B-Y)
The data of the 1st 6 bits of o is memorized bit by bit [,
The first divided self-system data group of the first scanning line ((゛kode=i
, 14 luminance pixel data and two chrominance pixel data (1′-ta) are now outdated. ” d Same, No. 46, line 6, “When it is finished being remembered” (!I
AL! It ends being remembered. ] Corrected. (!J) till, 46th member, line 10 to line 11, between “...6jit・ga1 and r RAM...” Insert 1 1° (10) Same as page 46, line 14, [pixel f-1] is corrected to [pixel data from the second square mark, 1]. (11) "Third scanning line... is occupied." on page 47, lines 3 to 7 is corrected as follows. [Video signal sections V3, VJ, V5, etc. are read in the same way, and the last pixel data group of the 571st and 572nd scanning lines (1285th and 286th scanning lines in the case of field feed) is RAM address r F
The data is stored in E45J and rFEB7J (r7EE9J and r7F513J in the case of field feed), and the loading of one frame (or one field) is completed. ” (12) Same, 48th Tei, 4th line to 8th line [is done, ... is read out. ' shall be corrected as follows. 1- It is done. Also, when reading RAM M1 to M66, six pixel data marked with 1 at the same address are read out at the same 0.1, and the address is foooo
It increases by 1 from l. In order to output the ab0gjit'Afa number based on the NlSC method from the meat signal, the fintervi 1o signal from the reader 83 is sent to the scanning line by the circuit 87. 1 when writing to mailbox 94 or 95 after converting the number
The write operation to the memory circuit is based on the number of data 5), 6
Since the explanation is the same as above except that it is doubled, the explanation will be omitted here. (13) Same, page 49, line 16 [pixel data...
(14) Similarly, correct [memory] on page 50, line 19 to 1 record 1.
Claims (1)
(色信号)とを夫々別々にディジタルパルス変調して得
たコンポーネント符号化ディジタルビデオ信号が時系列
的に記録されている記録媒体を再生し、再生したディジ
タルビデオ信号を一画面分蓄積して読み出すディジタル
ビデオ信号再生装置のメモリ回路において、1フイ7 −ルド当り2 ビット程度の容量を有する輝度信号用メ
モリ素子をN段(ただし、Nは自然数)配置すると共に
、1フィールド当り23ビツト(ただし、Kは16.1
5又は14)程度の容―を有する色信号用メモリ素子を
N段又はこれより小なる段数配置し、該輝度信号用メモ
リ素子及び色信号用メモリ素子を夫々共通のアドレス信
号発生回路に接続し、記録媒体から再生された輝度信号
の4つの標本点の画素データと2種の色差信号(色信号
)の各2つ又はそれ以下の標本点の画素データとよりな
る計8〜5つの画集データを一単位としてこの単位毎に
伝送されるコンポーネント符号化ディジタルビデオ信号
を入力切換スーイッチを通して上配輝廣信号用メモリ素
子及び色信号用メモリ素子に夫々選択的に印加し、輝度
信号の同じ中位内の4つの標本点の画素データの各上位
Nビットは該N段の輝度信号用メモリ素子の同一番号の
アドレスに人々蓄積するとともに、上記と同じ中位内の
色差信号(色信号)の各2つの又はそれ以下の標本点の
画素データの各上位Nビット又はそれ以上のビットはN
段以下の該色差信号用メモリ素子の上記と同一番号のア
ドレスに夫々蓄積するよう構成したことを特徴とするデ
ィジタルビデオ信号再生装置におけるメモリ回路。 ■ 該」ンポーネント符号化ディジタルビデオ信号は、
各走査線の画素データ群毎にメモリアドレスを示すアド
レス情報が時系列的に合成されており、該アドレス信号
発生回路は、該アドレス情報に基づいて該6つの画素デ
ータからなる一単位毎にアドレスを増加するアドレス信
号を発生すること庖特徴とする特許請求の範囲第1項記
載のディジタルビデオ信号再生装置におけるメ[り回路
。(1) A recording medium on which a component-encoded digital video signal obtained by separately digital pulse modulating a luminance signal and two types of color difference signals (chrominance signals) of image information to be recorded is recorded in time series. In the memory circuit of a digital video signal reproducing device that plays back the digital video signal and stores and reads out the reproduced digital video signal for one screen, N stages (however, , N is a natural number) and 23 bits per field (K is 16.1
Color signal memory elements having a capacity of about 5 or 14) are arranged in N stages or smaller stages, and the luminance signal memory elements and the color signal memory elements are connected to a common address signal generation circuit, respectively. , a total of 8 to 5 art book data consisting of pixel data of four sample points of the luminance signal reproduced from the recording medium and pixel data of two or less sample points of each of two types of color difference signals (color signals). The component-encoded digital video signal transmitted in each unit is selectively applied to the upper luminance signal memory element and the color signal memory element through the input switch, and the same medium level of the luminance signal is applied. The upper N bits of the pixel data of the four sampling points are stored in the addresses of the same number of the luminance signal memory elements of the N stages, and each of the color difference signals (chrominance signals) in the same middle range as above is stored. Each of the upper N bits or more bits of the pixel data of two or less sampling points is N
1. A memory circuit in a digital video signal reproducing apparatus, characterized in that the memory circuit is configured to store information at addresses having the same number as the above in memory elements for color difference signals below the stage. ■ The component-encoded digital video signal is
Address information indicating a memory address is synthesized in time series for each pixel data group of each scanning line, and the address signal generation circuit generates an address for each unit of six pixel data based on the address information. 2. A main circuit in a digital video signal reproducing apparatus according to claim 1, wherein the main circuit generates an address signal that increases the address signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57112353A JPS58196794A (en) | 1982-06-29 | 1982-06-29 | Memory circuit for reproducing device of digital video signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57112353A JPS58196794A (en) | 1982-06-29 | 1982-06-29 | Memory circuit for reproducing device of digital video signal |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57067818A Division JPS58184883A (en) | 1982-04-16 | 1982-04-22 | Digital video signal recording system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58196794A true JPS58196794A (en) | 1983-11-16 |
Family
ID=14584566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57112353A Pending JPS58196794A (en) | 1982-06-29 | 1982-06-29 | Memory circuit for reproducing device of digital video signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58196794A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61239793A (en) * | 1985-04-16 | 1986-10-25 | Matsushita Electric Ind Co Ltd | Frame memory device |
JPS62140590A (en) * | 1985-12-13 | 1987-06-24 | Victor Co Of Japan Ltd | Digital video signal recording and reproducing method and its reproducing device |
JPH01166691A (en) * | 1987-11-06 | 1989-06-30 | Samsung Electron Co Ltd | Apparatus and system for image data recording/ reproducing using digital signal recording tape |
JPH02500302A (en) * | 1986-10-14 | 1990-02-01 | インテル コーポレーシヨン | System for storing and retrieving electrical signals representing color images and method for packing frames of color video data into VRAM |
-
1982
- 1982-06-29 JP JP57112353A patent/JPS58196794A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61239793A (en) * | 1985-04-16 | 1986-10-25 | Matsushita Electric Ind Co Ltd | Frame memory device |
JPS62140590A (en) * | 1985-12-13 | 1987-06-24 | Victor Co Of Japan Ltd | Digital video signal recording and reproducing method and its reproducing device |
JPH02500302A (en) * | 1986-10-14 | 1990-02-01 | インテル コーポレーシヨン | System for storing and retrieving electrical signals representing color images and method for packing frames of color video data into VRAM |
JPH01166691A (en) * | 1987-11-06 | 1989-06-30 | Samsung Electron Co Ltd | Apparatus and system for image data recording/ reproducing using digital signal recording tape |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL8302692A (en) | RECORD MEDIUM AND DEVICE FOR PLAYING DIGITAL VIDEO SIGNALS OF THAT MEDIUM. | |
US4633329A (en) | Information signal recording medium and reproducing apparatus therefor | |
JPS58196794A (en) | Memory circuit for reproducing device of digital video signal | |
JPS58181383A (en) | Digital signal reproducer | |
JP2699352B2 (en) | Recording device | |
JP2696951B2 (en) | Recording device and playback device | |
JPS58195384A (en) | Digital video signal recording system | |
JPS58186277A (en) | Digital signal recording system | |
JPS58195385A (en) | Digital video signal recording system | |
JPH0218639B2 (en) | ||
JPS58181385A (en) | Digital video signal recording system | |
JPS58184890A (en) | Digital signal recording system | |
JPS6348474B2 (en) | ||
KR870001152B1 (en) | Digital video signal recording system and reproducing apparatus | |
JP2508121B2 (en) | Recording and playback device | |
JPS58184883A (en) | Digital video signal recording system | |
JPS58182981A (en) | Digital signal reproducer | |
JPS58181382A (en) | Digital signal recording system | |
JPS58186280A (en) | Digital signal reproducer | |
JPH0318395B2 (en) | ||
JPH0424915B2 (en) | ||
JPS58195387A (en) | Digital video signal reproducer | |
JPH0795860B2 (en) | Digital video signal recording / reproducing method and reproducing apparatus thereof | |
JPS58184891A (en) | Digital signal reproducer | |
JPS58170178A (en) | Recording system of discriminating signal |