JPS58191061A - Bus connecting device - Google Patents
Bus connecting deviceInfo
- Publication number
- JPS58191061A JPS58191061A JP57073665A JP7366582A JPS58191061A JP S58191061 A JPS58191061 A JP S58191061A JP 57073665 A JP57073665 A JP 57073665A JP 7366582 A JP7366582 A JP 7366582A JP S58191061 A JPS58191061 A JP S58191061A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- processing device
- bus coupling
- state
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
Description
【発明の詳細な説明】
(技術分野の説明)
本発明はデータ処理袋[Kおけるバス結合装置、特に二
重系の計算機システムに使用するバス結合装置に関する
。DETAILED DESCRIPTION OF THE INVENTION (Description of the Technical Field) The present invention relates to a bus coupling device for a data processing bag, particularly to a bus coupling device used in a dual computer system.
(従来技術の説明)
一般に高い信頼性を得るためのデータ処理システムでは
、第1図に示す様に少くとも2台以上の処理装置を使用
した二重系以上の計算機システムを採用すゐことが多い
。すなわち、第1図に示す二重系の計算機システムは第
1および第2の処理装置41.42、第1〜第4の人出
ヵ装置51〜54、第1および第2の記憶装置61゜6
2、第1および第2のバス結合装置71 、72、なら
びに処理装置系間連絡装置8を具備している。このよう
な二重系の計算機システムでは、主にコスト的な面から
、入出力M置を共用することが多い。入出力装置を共用
するためには、例えば、第1またけ第2の処理装置41
、42が接続された系と共用された第3および第4の
入出力装置53 、54が接続された系とを分離する必
要があり、それぞれの系は$1および第2のバス結合装
置71 、72を用いて結合されている。(Description of Prior Art) Generally, in a data processing system to obtain high reliability, it is recommended to adopt a dual system or more computer system using at least two or more processing devices, as shown in Figure 1. many. That is, the dual system computer system shown in FIG. 6
2, first and second bus coupling devices 71 and 72, and a communication device 8 between processing device systems. In such a dual-system computer system, the input/output M locations are often shared, mainly from a cost standpoint. In order to share the input/output device, for example, the first straddle second processing device 41
, 42 are connected to the system connected to the shared third and fourth input/output devices 53 and 54, and each system is connected to $1 and the second bus coupling device 71. , 72.
従来、このような二重系システムにおいてに、共通バス
を構成するためのsiおよび第2のバス結合装置71
、72のほかに、各処理装置41゜42の間の同期化を
行うための処理装置系間連絡装置8を必要とすると云う
欠点があった。すなわち、第1図に示すような二重系の
計算機システムで共通バスに結合されている系が、何ら
かの理由で処理を中断する時KFI、この系と共通バス
との結合を解除するとともに、他系の処理装置に処理の
中断を連絡する。いっぽう、連絡を受けた他系の処理装
置は共通バスを自系のバスに結合して処理を引継ぐ。い
っぽうの処理装置が処理を中断した時に、他方の処理装
置に処理を再開させることを同期化と云うが、二重系の
計算機システムでは同期化は必要不可欠である。処理装
置においては処理の中断は正常に行われることもあるが
、中断時Kfl何らかの異常が発生して処理が続行でき
なくなることも多い。Conventionally, in such a dual-system system, an si and a second bus coupling device 71 are used to configure a common bus.
, 72, there is a drawback that an inter-processing device system communication device 8 is required for synchronizing the processing devices 41, 42. In other words, when a system connected to a common bus in a dual-system computer system as shown in Figure 1 interrupts processing for some reason, the KFI releases the connection between this system and the common bus, and also disconnects the system from the common bus. Notifies the system processing device of the interruption of processing. On the other hand, the other system's processing device that has received the communication connects the common bus to its own system's bus and takes over the processing. Synchronization is the act of having the other processing device resume processing when one processing device interrupts processing, and synchronization is essential in dual-system computer systems. In a processing device, processing may be interrupted normally, but it is often the case that some kind of abnormality occurs in Kfl at the time of interruption, making it impossible to continue the processing.
そのため、システムの状態を常時監視しておき、異常の
時には他系に異常を通知して連絡をとる機能も必要とさ
れる。この機能は上記両系間の連絡装置8によって実現
すること′もできうるが、さらにシステム監視装置を別
に設けて行うこともありうる。Therefore, it is necessary to constantly monitor the status of the system and, in the event of an abnormality, to notify and contact other systems of the abnormality. This function may be realized by the communication device 8 between the two systems, but it may also be realized by providing a separate system monitoring device.
以上説明した様に、二重系の計算機システムでは、バス
を適宜結合できる第1および!2のバス結合装置71.
72に加えて、他系に処理を引継ぐための連絡手段とシ
ステムの異常を監視する手段とが必要になる。しかし、
従来の二重系の計算機はこれらの装置や手段を同時に実
現したものではなかった。As explained above, in a dual system computer system, the buses can be connected appropriately. 2 bus coupling device 71.
In addition to 72, communication means for handing over processing to another system and means for monitoring system abnormalities are required. but,
Conventional dual-system computers did not realize these devices and means at the same time.
(発明の詳細な説明)
本発明の目的は、共通バスに結合している自系の処理が
中断した時にこれを検出し、他系に連絡するための手段
を具備したバス結合装置を使用することKよって上記欠
点を除去し、両系間の連絡手段を別に用意することなく
、二重系の計算mシステムを実現するためのバス結合装
置を提供することKある。また、本発明の他の目的はこ
の連絡手段を容易に実現することによって、運用性のみ
ならず原価的にも有利な二重化システムを実現できるバ
ス結合装置を提供することにある。(Detailed Description of the Invention) An object of the present invention is to use a bus coupling device that is equipped with means for detecting when the processing of its own system connected to a common bus is interrupted and communicating with other systems. Therefore, it is an object of the present invention to provide a bus coupling device for eliminating the above-mentioned drawbacks and realizing a dual-system computing system without separately preparing communication means between the two systems. Another object of the present invention is to provide a bus coupling device that can realize a duplex system that is advantageous not only in terms of operability but also in terms of cost by easily realizing this communication means.
(発明の構成と作用の説明)
本発明に依る一対のバス結合装置は二重系の計算機で使
用されるものであり、それぞれ第lおよび第2の処理装
置系に使用するための第1および$2のバスと、第1お
よび第2の処理装置に共用される共通バスとに接続され
ている。(Description of structure and operation of the invention) A pair of bus coupling devices according to the present invention are used in a dual-system computer, and the first and second bus coupling devices are used for the first and second processing device systems, respectively. $2 bus and a common bus shared by the first and second processing units.
個々のバス結合装置は両バス間を結合状態、あるいは解
放状態に設定できるものであり、第1および第2のバス
結合回路と、接続制御回路と、起動制御回路とから成立
つ。第1および第2のバス結合回路は相互に縦続接続さ
れ、第1またに第2のバスと共通バスとの間のインター
フェースの論理的制御を行うものである。接続制御回路
は、@1の処理装置系においては第2のバス結合装置の
状態を監視し、第2の処理装置系においてFi$1のバ
ス結合装置の状態を監視し、それぞれ他系が結合状態で
はないときに自系を結合状態に設定するものである。起
動制御回路は、他系のバス結合状態の状態変化を検出し
、自系においてデータ転送を起動させることができる様
に制御するものである。一対のバス結合装置は第1およ
び第2の処理装置系の間に密接な関係を保持させる様に
構成しである。Each bus coupling device can set both buses in a coupled state or in a released state, and is composed of first and second bus coupling circuits, a connection control circuit, and an activation control circuit. The first and second bus coupling circuits are cascaded together and provide logical control of the interface between the first or second bus and the common bus. The connection control circuit monitors the state of the second bus coupling device in the processing device system @1, monitors the state of the bus coupling device Fi$1 in the second processing device system, and connects each other system. This is to set the self-system to the connected state when it is not in the connected state. The activation control circuit detects a change in the bus connection state of the other system and performs control so that data transfer can be activated in the own system. The pair of bus coupling devices are configured to maintain a close relationship between the first and second processing system.
(実施例の説明)
次に本発明について図面を参照して詳細に説明する。第
2図はバス結合装置を用いた二重系の計算機システムの
一実施例の一部分を示す部分図であゐ。本実施例のバス
結合袋[ri各処理装置系ごとに用意され、共通バス側
で一対のバス結合装置を1本の共通バス3にまとめたも
のである。第2図では、第1のバスlと共通バス3とが
、第1のバスIK接続された第1のバス結合装置71に
対して結合状態にあることを示している。また、第2図
の9Fi他系のバス結合装置72の状態を監視するため
に用意されたもので、バス結合装置71 、72間のイ
ンターフェースバスを示す。(Description of Examples) Next, the present invention will be described in detail with reference to the drawings. FIG. 2 is a partial diagram showing a portion of an embodiment of a dual system computer system using a bus coupling device. The bus coupling bag [ri] of this embodiment is prepared for each processing device system, and combines a pair of bus coupling devices into one common bus 3 on the common bus side. FIG. 2 shows that the first bus 1 and the common bus 3 are coupled to a first bus coupling device 71 connected to the first bus IK. It is also prepared to monitor the status of the bus coupling device 72 of the 9Fi other system shown in FIG. 2, and shows an interface bus between the bus coupling devices 71 and 72.
第2図において、第1のバス1に接続されている第1の
処理装置41が共通パス3に接続されている入出力装置
53を使用する時には、第1のバス結合装置71に対し
て接続指令を送出す為。接続指令を受領した第1の結合
装置71は接続動作を行い、その結果を第1の処理装置
41に通知すゐ。第2のバス結合装置72により共通バ
ス3が結合状態にされていない時Kに、′@1のバス結
合装置71は第1の処理装置41により結バス3に接続
されている入出力装置53を使用することができる。ま
た、第2のバス2に接続されている第2のバス結合装置
72に′i、バス結合ill 71 、72 間のイン
ターフェースバス9t−介して第1のバス結合装置71
が結合状態にあることを知る。ここで、第2のバス2に
接続されている処理装置42が共通バス3に接続されて
いる入出力装置53を使用するために、第2のバス結合
袋R72K対し、て接続指令を送出したとしても、すで
に第1のバス結合装置71が結合状態にある。このため
に、第2のパス結合装置72σ結合状態となることがで
きない。共通バス3に接続されている入出力装置53の
使用が何らかの理由で中断する時には、第1の処理装置
41tI′!第1のバス結合装置71に対して解除指令
を送出し、同時に処理装置系間連絡装置8を使用して第
2の処理装置[42に処理の中断を通知する。この通知
を受取った第2の処理装置142が共通パス3に接続さ
れている入出力装置53を使用する必要があれば、第2
のバス結合装置72に対して接続指令を送出する。接続
指令を受領した!J2のバス結合装置72は接続動作を
実行し、その結果を第2の処理装@ 42 K通知する
。第3図はこの処理の手順を示すフローチャートである
。In FIG. 2, when the first processing device 41 connected to the first bus 1 uses the input/output device 53 connected to the common path 3, it is connected to the first bus coupling device 71. To send out commands. The first coupling device 71 that has received the connection command performs a connection operation and notifies the first processing device 41 of the result. When the common bus 3 is not in the coupled state by the second bus coupling device 72, the bus coupling device 71 of '@1 is connected to the input/output device 53 connected to the coupling bus 3 by the first processing device 41. can be used. Also, the second bus coupling device 72 connected to the second bus 2 is connected to the first bus coupling device 71 via the interface bus 9t between the bus coupling ill 71 and 72.
know that is in a connected state. Here, in order to use the input/output device 53 connected to the common bus 3, the processing device 42 connected to the second bus 2 sends a connection command to the second bus connection bag R72K. Even so, the first bus coupling device 71 is already in the coupling state. For this reason, the second path coupling device 72 cannot enter the σ coupling state. When the use of the input/output device 53 connected to the common bus 3 is interrupted for some reason, the first processing device 41tI'! A release command is sent to the first bus coupling device 71, and at the same time, the processing device communication device 8 is used to notify the second processing device [42] of the suspension of processing. If the second processing device 142 that received this notification needs to use the input/output device 53 connected to the common path 3, the second processing device 142
A connection command is sent to the bus coupling device 72 of. Connection command received! The bus coupling device 72 of J2 performs the connection operation and notifies the second processing device @42K of the result. FIG. 3 is a flowchart showing the procedure of this process.
第4図は本発明による第1および第2のバス結合装置7
1 、72を用いた時の処理手順を示すフローチャート
である。第4図においてに、従来の処理と同じ手順で第
1のバス結合装置71が結合状態になっている。第1の
処理ii置41が処理を中断して第1のバス結合装置7
1が結合状態から解除されたとすると、第2のバス結合
装置72t!第1のバス結合装置71が結合状態から解
除状態となった状態の変化を検出し、第2の処理装置4
2に対してデータの転送を起動する。第2のバス結合装
置72からのデータ転送の指令を受取ったI82の処理
装[42H共通バス3に接続された183の入出力装置
53を使用する必要があれば、第2のバス結合装置72
に対して接続指令を送り共通バス3を結合状態−にする
。FIG. 4 shows first and second bus coupling devices 7 according to the present invention.
1 and 72 are flowcharts showing the processing procedure when using 1 and 72. In FIG. 4, the first bus coupling device 71 is in a coupled state using the same procedure as in the conventional process. The first process ii 41 interrupts the process and the first bus coupling device 7
1 is released from the coupled state, the second bus coupling device 72t! The first bus coupling device 71 detects a change in state from the coupled state to the released state, and the second processing device 4
Start data transfer for 2. If it is necessary to use the 183 input/output device 53 connected to the common bus 3, the I82 processing unit that received the data transfer command from the second bus coupling device 72 [42H]
A connection command is sent to the common bus 3 to put the common bus 3 into a connected state.
次に、第1または第2のバス結合袋[71,72の構成
を$5図を用いて興体的に説明する。Next, the configuration of the first or second bus coupling bag [71, 72] will be explained in detail using Figure 5.
第1のバス結合装置71において、バス結合回路部12
1は、さらに詳しくいえば第1の処理装置系の第1のバ
ス1とのインターフェースを制御するための第1のバス
結合(ロ)路1211と、共通パス3とのインターフェ
ースを制御するための第2のバス結合回路1212とに
分かれる。第1の処理装置41からの接続指令および解
除指令は第1のバス結合回路1211から第1の接続制
御回路101へ伝えられる。また接続動作の結果の第1
の処理装置41に対する通知も第1のバス結合回路12
11が行う。共通パス3との結合制御を行う第2のバス
結合回路1212 U結合状態の時にだけ意味をもつ。In the first bus coupling device 71, the bus coupling circuit section 12
1 is a first bus coupling path 1211 for controlling the interface with the first bus 1 of the first processing unit system, and a first bus coupling path 1211 for controlling the interface with the common path 3. and a second bus coupling circuit 1212. A connection command and a release command from the first processing device 41 are transmitted from the first bus coupling circuit 1211 to the first connection control circuit 101. Also, the first result of the connection operation is
The notification to the processing device 41 is also sent to the first bus coupling circuit 12.
11 will do it. The second bus coupling circuit 1212 that controls coupling with the common path 3 has meaning only in the U coupling state.
従来のバス結合装置と本発明による$1または第2のバ
ス結合装置71゜72との間には本質的な相違はない。There is no essential difference between the conventional bus coupling device and the $1 or second bus coupling device 71, 72 according to the present invention.
接続側両回路101は第1の処理装置41からの接続指
令および解除指令によ妙案1のバス結合装置71を結合
状態、および解除状態とする。また、接続制御回路10
1はバス結合装置71 、72間のインターフェースバ
ス9によって他系のバス結合装置72と接続され、自系
処理装置41の状態を他系処理装置42に知らせる機能
、ならびに他系処理装置42の状態を知る機能を含んで
いる。起動制御回路111 #−1$ 2の処理装置4
2に対して通知が必要な時に第1のバス結合回路121
1を起動する。The connection-side circuits 101 put the bus coupling device 71 of Alternative Plan 1 into a coupled state and a released state in response to a connection command and a release command from the first processing device 41. In addition, the connection control circuit 10
1 is connected to the bus coupling device 72 of another system by an interface bus 9 between the bus coupling devices 71 and 72, and has a function of notifying the state of the own processing device 41 to the other processing device 42, as well as the status of the other processing device 42. Contains a function to know. Start-up control circuit 111 #-1$2 processing device 4
2, the first bus coupling circuit 121
Start 1.
次に1本発明による第1、またFi第2のバス結合装置
71 、72の接続制卸回路101、および起動制御回
路111の構成例を第6図に示す。Next, an example of the configuration of the connection control circuit 101 and the activation control circuit 111 of the first and Fi second bus coupling devices 71 and 72 according to the present invention is shown in FIG.
パス結合回路1211 Fi第1の処理装置41からの
接続指令によシ接続制御回路101、および起動制御回
路111KCNCT+信号を出力する。Path coupling circuit 1211 Fi Outputs the connection control circuit 101 and activation control circuit 111KCNCT+ signal in response to a connection command from the first processing device 41.
CNCT+信号が送出された場合に接続制御回路101
では、結合状態および解除状態を制卸する第1のD形フ
リップフロップ511が結合状態にセットされる。ただ
し、他系のバス結合装置72がすでに結合状態にある時
には、ドライバ/レシーバ回路561を経由し、結合状
態であることを示すBUOY−信号が送出され、これK
よって第1のD形フリップフロップ511をセットする
ことはできない。起動制御回路111ではタイミング発
生回路531がセットされ、接続動作に必要な時間を経
過した後、ORゲート回路551を経由してTRIG+
信号が出力され、これによって第1のパス結合回路12
11が起動される。また、第1のパス結合回路1211
fl$1の処理装置41からの解除指令によって接続制
御回路101にRL8−信号を送出する。これによって
接続制卸回路101では第1のD形フリップフロップ5
11がリセットされて解除状態となる。When the CNCT+ signal is sent, the connection control circuit 101
Then, the first D-type flip-flop 511, which controls the coupled state and the released state, is set to the coupled state. However, when the bus coupling device 72 of another system is already in the coupled state, a BUOY- signal indicating the coupled state is sent via the driver/receiver circuit 561, and this signal K
Therefore, the first D-type flip-flop 511 cannot be set. In the startup control circuit 111, the timing generation circuit 531 is set, and after the time required for the connection operation has elapsed, the TRIG+
A signal is output, which causes the first path coupling circuit 12
11 is activated. In addition, the first path coupling circuit 1211
An RL8- signal is sent to the connection control circuit 101 in response to a release command from the processing device 41 of fl$1. As a result, in the connection control circuit 101, the first D-type flip-flop 5
11 is reset and becomes a released state.
以上の動作は従来のバス結合装置でも行われており、本
発明に依るバス結合装置71 、72とは本質的に差異
がない。The above operation is also performed in the conventional bus coupling device, and there is essentially no difference from the bus coupling devices 71 and 72 according to the present invention.
さて、他系のバス結合装置72が結合状態から解除状態
に変化した時を考えてみる。ドライバ、/レシーバ回路
561を経由して送出されたBU8Y−信号に工って、
起動制御回路111における状態変化検出用の$2のD
形フリッグフロツプ521がセットされる。第2のD形
フリップフロップ521から送出された信号はORゲー
ト回路551を経由して送出され、第1のパス結合回路
1211を起動する。第2のD形フリップ70ツブ52
1をリセットするタイミングは、本実施例では接続指令
を受領した時とした。これによって他系の処理の中断を
自系のwllの処理装置41に通知することもできるわ
けである。さらに、第6図の実例から明らかなように、
他系のバス結合装置72が解除状態となる要因が第2の
処理装置42からの解除指令によるものであっても異常
状態によるものであっても、本発明によるバス結合装置
71.72t!同じように動作することができる。すな
わち、システムの監視方法がどのような形で実現される
処しても、本発明によるバス結合装置を不都合なく利用
することができる。Now, let us consider a case where the bus coupling device 72 of another system changes from the coupled state to the released state. By modifying the BU8Y- signal sent via the driver/receiver circuit 561,
$2 D for state change detection in startup control circuit 111
A shaped frig-flop 521 is set. The signal sent out from the second D-type flip-flop 521 is sent out via the OR gate circuit 551 and activates the first path combination circuit 1211. Second D-shaped flip 70 knob 52
In this embodiment, the timing for resetting 1 is when a connection command is received. This makes it possible to notify the processing device 41 of the WLL of the own system about the interruption of the processing of the other system. Furthermore, as is clear from the example in Figure 6,
Regardless of whether the cause of the bus coupling device 72 of the other system being released is due to a cancellation command from the second processing device 42 or due to an abnormal condition, the bus coupling device 71.72t! of the present invention! can work the same way. That is, no matter how the system monitoring method is implemented, the bus coupling device according to the present invention can be used without any inconvenience.
(発明の詳細な説明)
本発明は以上説明したように、他系のバス結合装置の状
態変化を検出し、この状態変化を自系の処理装置に通知
するためのインターフェースバスを一対のバス結合装置
間に接続することに!す、二重系の計算機システムにお
いては他に連絡手段を必要としなくても、状態変化を処
理装置が知ることができるという効果がある。(Detailed Description of the Invention) As described above, the present invention provides an interface bus for detecting a change in the state of a bus coupling device of another system and notifying a processing device of the own system of the state change. To connect between devices! In a dual-system computer system, there is an effect that the processing device can be aware of state changes without the need for any other means of communication.
第1図は公知の技術による二重系の計算機システムの構
成例を示すブロック図、第2図は本発明に依る一対のバ
ス結合装置の接続例を示すためのブロック図、第3図お
よび第4図はバス結合装置を使用して行う処理の実例の
フローチャート、第5図は本発明による一対のバス結合
製紐の一実施例の構成を示すブロック図、@6図に本発
明によるバス結合装置における接続制御回路と起動制御
回路との構成例を示すブロック図である。
1.2.3・・・バス 41 、42・・・処理装置5
1〜54・・・入出力装置 61 、62・・・1憶装
置71 、72・・・バス結合装置
8・・・処理装置系間連絡装置
9・・・インターフェースパス
101 、102・・・接続制御回路
111 、112・・・起動制御回路
121 、122・・・バス結合回路部1211 、1
212 、1221 、1222・・・パス結合回路5
11 、521・・・D形フリップフロップ531・・
・タイミング発生回路
541・・・ゲート回路 551・・・ORゲート回路
561・・・ドライバ/レシーバ
特許出願人 日本電気株式会社
代理人 弁理士 井ノ ロ 蒔FIG. 1 is a block diagram showing an example of the configuration of a dual system computer system according to a known technique, FIG. 2 is a block diagram showing an example of the connection of a pair of bus coupling devices according to the present invention, and FIGS. Figure 4 is a flowchart of an example of processing performed using a bus coupling device, Figure 5 is a block diagram showing the configuration of an embodiment of a pair of bus coupling strings according to the present invention, and Figure @6 is a flowchart of an example of processing performed using a bus coupling device. FIG. 2 is a block diagram showing a configuration example of a connection control circuit and a startup control circuit in the device. 1.2.3...Bus 41, 42...Processing device 5
1 to 54...I/O devices 61, 62...1 storage device 71, 72...Bus coupling device 8...Processing device communication device 9...Interface path 101, 102...Connection Control circuits 111, 112...Start control circuits 121, 122...Bus coupling circuit units 1211, 1
212, 1221, 1222...path coupling circuit 5
11, 521...D type flip-flop 531...
・Timing generation circuit 541...Gate circuit 551...OR gate circuit 561...Driver/receiver Patent applicant NEC Corporation Agent Patent attorney Inoro Maki
Claims (1)
および第2のバスと、前記第1および第2の処理装置系
に共用される共通バスとを具備した二重系の計算機シス
テムで使用され、それぞれ前記第1、および第2のパス
と前記共通バスとに接続され、前記両バス間を結合状態
、あるいは解放状態に設定できる第11および第2のバ
ス結合装置の個々において、前記第lおよび第2の処理
装置系に接続された第1および第2のパスと1記共通バ
スとの間のインターフェースの論理的制御を行うため、
それぞれ相互に縦続接続した$1および第2のバス結合
回路と、前記第1の処理装置系においては前記第2のバ
ス結合装置の状態を監視し、前記第2の処理装置系にお
いては前記第1のバス結合装置の状態を智視し、それぞ
れ他系が結合状態ではないときに自系を結合状態に設定
するための接続制御回路と、前記他系のパス結合状態の
状態変化を検出し、自系においてデータ転送を起動させ
る様に制御するための起動制御回路とから前記第1、お
よび第2のパス結合!!11の個々が成立ち、前記第1
および第2の処理装置系の間に密接な関係を保持させる
ことを特徴としたバス結合装置。a first processor system connected to the first and second processing device systems, respectively;
and a second bus, and a common bus shared by the first and second processing device systems, the first and second paths and the common bus being shared by the first and second processing device systems, respectively. In each of the eleventh and second bus coupling devices that are connected to the bus and can set the two buses to a coupled state or a released state, the first and second bus coupling devices are connected to the first and second processing device systems. To logically control the interface between the second path and the first common bus,
$1 and a second bus coupling circuit connected in cascade, respectively, and the first processing device system monitors the state of the second bus coupling device, and the second processing device system monitors the state of the second bus coupling circuit. A connection control circuit for intelligently observing the state of the bus coupling device No. 1 and setting its own system to a coupled state when the other system is not coupled, and detecting a change in the state of the path coupling state of the other system. , the first and second path connections from the activation control circuit for controlling the activation of data transfer in the own system! ! 11 are satisfied, and the first
and a second processing device system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57073665A JPS58191061A (en) | 1982-04-30 | 1982-04-30 | Bus connecting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57073665A JPS58191061A (en) | 1982-04-30 | 1982-04-30 | Bus connecting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58191061A true JPS58191061A (en) | 1983-11-08 |
Family
ID=13524773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57073665A Pending JPS58191061A (en) | 1982-04-30 | 1982-04-30 | Bus connecting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58191061A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198647A (en) * | 1984-03-22 | 1985-10-08 | Ando Electric Co Ltd | In-circuit emulator |
-
1982
- 1982-04-30 JP JP57073665A patent/JPS58191061A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198647A (en) * | 1984-03-22 | 1985-10-08 | Ando Electric Co Ltd | In-circuit emulator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58191061A (en) | Bus connecting device | |
JPS59167730A (en) | Bus connecting device | |
JP2506335B2 (en) | Data processing device with common bus structure | |
JPH01145701A (en) | Data link system for programmable controller | |
JPH0652130A (en) | Multiprocessor system | |
JPH06175868A (en) | Duplex computer fault monitoring method | |
JPS60134942A (en) | Backup system for abnormal state | |
JPS63248254A (en) | Communication control equipment | |
JPH05160759A (en) | Changeover control system | |
JPH0380303A (en) | Duplexing device | |
JPS58203561A (en) | Controlling device of external storage | |
JPH09160875A (en) | Multi-agent mutual back-up system | |
JPS62105243A (en) | Recovery device for system fault | |
JPH0588926A (en) | Automatic switching circuit for monitor and control system | |
JPH0730616A (en) | Communication control equipment | |
JPS5872267A (en) | Computer device for supervising dual system status | |
JPS59125136A (en) | Loop-shaped communication system | |
JPS5850372B2 (en) | Data collection and distribution processing system | |
JPH03268035A (en) | Duplex system monitoring system | |
JPS6368937A (en) | Switching device | |
JPS60251443A (en) | Backup device of programmable controller | |
JPS62190536A (en) | Redundant constitution control system | |
JPS61224757A (en) | Switching control system for communication controller | |
JPH01209564A (en) | Information processor | |
JPS58201155A (en) | Dual system monitoring system |