JPS58186875A - Program alteration system of electronic cash register or the like - Google Patents
Program alteration system of electronic cash register or the likeInfo
- Publication number
- JPS58186875A JPS58186875A JP57070837A JP7083782A JPS58186875A JP S58186875 A JPS58186875 A JP S58186875A JP 57070837 A JP57070837 A JP 57070837A JP 7083782 A JP7083782 A JP 7083782A JP S58186875 A JPS58186875 A JP S58186875A
- Authority
- JP
- Japan
- Prior art keywords
- program
- storage means
- address
- mask
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004075 alteration Effects 0.000 title 1
- 230000008859 change Effects 0.000 claims description 21
- 230000004048 modification Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 8
- 101150065817 ROM2 gene Proteins 0.000 abstract description 5
- 238000012545 processing Methods 0.000 description 11
- 238000001810 electrochemical catalytic reforming Methods 0.000 description 8
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 7
- 238000012986 modification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07G—REGISTERING THE RECEIPT OF CASH, VALUABLES, OR TOKENS
- G07G1/00—Cash registers
- G07G1/12—Cash registers electronically operated
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/66—Updates of program code stored in read-only memory [ROM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Memory System (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は各種取引情報を登録処理する電子式キャッシュ
レジスタ（以）’ＥＣＲという。）、銀行業務に使用さ
れるテラーズマシン、プルーフマシンあるいは在庫管理
機等の処理装置の改良に関し、特には固定的なメモリ装
置に書き込まれた各種取引処理プログラム等のプログラ
ムの一部に変更あるいは修正を余儀なくされた場合に、
当該プログラムの変更あるいは修正が簡単かつ容易に行
い得るように工夫したＥＣＲ等のプログラム変更方式％
式％
一般にＥ ＣＲの各種取引処理プログラムあるいは、テ
ラーズマシン、プルーフマシンまたは在庫管理機等の処
理プログラムを固定的なメモリ装置に書込む場合、価格
的に安価なマスクＲＯＭ（’Ｊ−ドオンリメモリ）が使
用されている。しかしこのＲＯＭに一旦、処理プログラ
ムを書込むことによってその処理プログラムは固定され
てしまう。DETAILED DESCRIPTION OF THE INVENTION The present invention is referred to as an electronic cash register (hereinafter referred to as 'ECR') that registers and processes various transaction information. ), regarding the improvement of processing devices such as teller's machines, proof machines, and inventory control machines used in banking operations, especially changes or modifications to some programs such as various transaction processing programs written in fixed memory devices. If you are forced to
A program change method such as ECR that is devised so that changes or corrections to the program can be made easily and easily%
Formula% Generally, when writing various transaction processing programs of ECR, teller's machine, proof machine, inventory management machine, etc. to a fixed memory device, the inexpensive mask ROM ('J-only memory) is used. It is used. However, once a processing program is written into this ROM, the processing program is fixed.
ところが、この様に処理プログラムをマスクＲＯＭに書
込んだ後において、その処理プログラムの一部を変更あ
るいは修正したい場合がよく発生し、その場合はプログ
ラムが固定記憶されているので新たにプログラムを書込
んだマスクＲＯＭと交換する必要があった。この結果、
プログラムを変更し、あるいは修正しようとする場合に
は非常に高価になるばかりでなく、多大な時間と労力が
かかり、なかなかこの種の変更修正が困難であった。However, after writing a processing program to the mask ROM in this way, it often happens that you want to change or modify a part of the processing program. It was necessary to replace the mask ROM with a loaded one. As a result,
Changing or modifying a program is not only very expensive, but also requires a great deal of time and effort, making it difficult to make such changes or modifications.
本発明は上記した問題点を除去したＥＣＲ等のプログラ
ム変更方式を提供することを目的として成されたもので
あり、この目的を達成するため、本発明は各種取引情報
を登録処理するＥＣＲ等において、この装置の取引登録
処理する処理プログラムあるいは登録されたデータを点
検響精算処理する処理プログラム等のプログラムを固定
的に記憶する第１の記憶手段（マスクＲＯＭ）と、この
第１ｑ１９手段と同一アドレスを有し、この各アドレス
位置に対してプログラムの変更の有無を表わす情報を記
憶した第２の記憶手段と、上記の第１の記憶手段とは異
なるアドレス付けがなされ、修正プログラムを記憶する
第３の記憶手段と、」−記憶１の記憶手段のプログラム
変更アドレスとその修正プログラムの記憶アドレスとを
記憶する第４の記憶手段とを備え、上記第２及び第４の
記憶手段の記憶情報にもとづいて、上記の第３の記憶手
段に記憶されている修正プログラムを実行して」−記の
第１の記憶手段に記憶保持されたプログラムを変更する
ように構成されており、このような構成により、各種処
理プログラムを固定的に記憶する第１の記憶手段（マス
クＲＯＭ）を交換することなくプログラムの修正が出来
るようにしたＥＣＲ等におけるプログラム変更方式が提
供される。The present invention has been made for the purpose of providing a method for changing programs such as ECR that eliminates the above-mentioned problems. , a first storage means (mask ROM) that permanently stores a program such as a processing program for processing transaction registration of this device or a processing program for processing registered data for inspection and settlement processing; and a first storage means (mask ROM) having the same address as this first q19 means. a second storage means that stores information indicating whether or not the program has been modified for each address location; and a second storage means that has a different address from the first storage means and stores the modified program. 3 storage means, and a fourth storage means for storing the program change address of the storage means of memory 1 and the storage address of the modification program, and the memory information of the second and fourth storage means Based on this, the modification program stored in the third storage means is executed to change the program stored in the first storage means, and such a configuration Accordingly, a program change method in an ECR or the like is provided that allows the program to be modified without replacing the first storage means (mask ROM) that permanently stores various processing programs.
以下本発明の一実施例について図面と共に詳細に説明す
る。An embodiment of the present invention will be described in detail below with reference to the drawings.
第１図は本発明を実施したＥＣＲの構成を示すブロック
図である。FIG. 1 is a block diagram showing the configuration of an ECR embodying the present invention.
第１図において、１は中央演算処理装置（ＣＰＵ）であ
り、該ＣＰＵＩには各種取引処理プログラム等を固定的
に記憶保持する第１の記憶手段（マスクＲＯＭ）２と、
このマスクＲＯＭ２と同一アドレスを有しマスクＲＯＭ
２の各アドレス位置に対してプログラムの変更の有無を
表わす情報を記憶する第２の記憶手段（ＲＡＭ）３と、
マスクＲＯＭ２とは異なるアドレス付けがなされ修正プ
ログラムを記憶する第３の記憶手段（ＲＡＭ）４と、マ
スクＲＯＭ ２のプログラム変更アドレスとその変更ア
ドレスに対する修正プログラムを記憶するＲＡＭ４の記
憶アドレスとを一対にして記憶する第４の記憶手段（Ｒ
ＡＭ）５と、各種登録処理されたデータを記憶する記憶
手段（ＲＡＭ）６と、各種取引情報の入力及び装置の登
録・点検・精算等のモード情報の選択を行う入力手段７
と、入出力情報等を表示する表示手段８と、同様にこの
入出力情報等をレシート等に印字する印字手段９と。In FIG. 1, 1 is a central processing unit (CPU), and the CPU includes a first storage means (mask ROM) 2 that permanently stores various transaction processing programs, etc.
A mask ROM having the same address as this mask ROM2
a second storage means (RAM) 3 for storing information indicating whether or not a program has been changed for each address position of 2;
A third storage means (RAM) 4 which has different addressing from the mask ROM 2 and stores a modification program, and a program change address of the mask ROM 2 and a storage address of the RAM 4 which stores a modification program corresponding to the change address are paired. A fourth storage means (R
AM) 5, storage means (RAM) 6 for storing various registered data, and input means 7 for inputting various transaction information and selecting mode information such as device registration, inspection, settlement, etc.
, a display means 8 for displaying input/output information, etc., and a printing means 9 for similarly printing this input/output information, etc. on a receipt or the like.
取引登録等で発生した現金等を収納するドロワー１０と
、各種データあるいはプログラム等を読込む５、ため゛
の磁気テープ装置１１がデータバス１２及びアドレスバ
ス１３を介して接続される。A drawer 10 for storing cash generated from transaction registration, etc., and a magnetic tape device 11 for reading various data, programs, etc. are connected via a data bus 12 and an address bus 13.
また１２はフリップフロップにて構成され、ＲＡ Ｍ
３から出力される“１″信号によってセットされ、該フ
リップフロップ１２のセット出力によってＣＰＵＩに対
して割込みをかけると共にＲＡＭ４に記憶された修正プ
ログラム・の最終ステップに応答してＣＰＵＩからの信
号でリセットされるプログラムの変更アドレス位置を検
出する検出手段である。12 is composed of flip-flops, and RAM
It is set by the "1" signal output from the flip-flop 12, interrupts the CPU by the set output of the flip-flop 12, and is reset by the signal from the CPU in response to the final step of the modification program stored in the RAM 4. This is detection means for detecting the changed address position of the program.
なお１５はデコーダであり、アドレスバス１４上のアド
レス情報をデコードして上記の各構成要素を選択するよ
うに構成されている。更に１６はキーインターフェイス
（Ｋｅｙ ’／Ｆ）、１７はプリンタインターフェイス
（Ｐ Ｉ／Ｆ）、１８は表示インターフェイス（Ｄ Ｉ
／Ｆ）、１９は入出力インターフェイス（Ｉｌｏ Ｉ／
Ｆ）である。Note that 15 is a decoder, which is configured to decode address information on the address bus 14 and select each of the above-mentioned components. Furthermore, 16 is a key interface (Key'/F), 17 is a printer interface (P I/F), and 18 is a display interface (D I/F).
/F), 19 is the input/output interface (Ilo I/
F).
次に上記第１図に示した構成のＥＣＲのプログラム変更
方式の動作について第２図に示す動作フロー図と共に詳
説する。Next, the operation of the ECR program change method having the configuration shown in FIG. 1 will be explained in detail with reference to the operation flowchart shown in FIG.
一ス＠ｒ ＯＭ ２に書込んだ固定された処理プ・ダラ
ムに一部変更を要する場合には、先ず変更を要するマス
クＲＯＭ２のアドレス位置と対応する修正プログラムを
記憶させるＲＡＭ４の記憶アドレスをＲＡ Ｍ ５に、
修正プログラムをＲＡＭ４に更に変更を要するマスクＲ
ＯＭ２のアドレス位置をＲＡＭ３に磁気テープ装置１１
等からロードさせ夫々記憶保持させる。If it is necessary to partially change the fixed processing program written in the OM 2, first change the address location of the mask ROM 2 that requires the change and the storage address of the RAM 4 where the corresponding modification program is stored in the RA. On M5,
Mask R that requires further modification of the correction program to RAM4
Transfer the address position of OM2 to RAM3 in the magnetic tape device 11
etc., and store them respectively.
この様にＲＡＭ３．４．５に磁気テープ装置１１からマ
スクＲＯＭ２に固定されたプログラムの変更位置と修正
プログラムを書込んだ後に前記マスクＲＯＭ２の処理プ
ログラムを実行させる（ステップｎｌ）。この実行にお
いてはＣＰＵＩからマスクＲＯＭ２を順次アドレスしく
ステップｎ２）、そのＲＯＭ ２内のプログラムが順次
アクセスされて当該プログラムが実行される（ステップ
ｎ４）。After writing the changed position and correction program of the program fixed in the mask ROM 2 from the magnetic tape device 11 into the RAM 3.4.5 in this manner, the processing program in the mask ROM 2 is executed (step nl). In this execution, the mask ROM 2 is sequentially addressed from the CPU (step n2), and the programs in the ROM 2 are sequentially accessed and executed (step n4).
この時、ＲＡＭ３にもマスクＲＯＭ２と同一のアドレス
付けが成されていてＣＰＵＩよりアドレス情報が転送さ
れるために、マスクＲＯＭ２と同期した関係でアドレス
され、そのアドレス位置のデータが読出される。上記Ｒ
ＡＭ８には変更を要しないプログラムステップには“０
パが、また変更を要するプログラムステップには＋１１
１１が夫々記憶されており、ＲＡＭ３から“０″出力が
ある場合にはフリップフロップ１２がリセット状態とな
っている。このため、ＣＰＵＩは前記フリップフロップ
１２のセット出力である割込み信号が到来しない間はマ
スクＲＯＭ２のプログラムステップを順次進行させる。At this time, since the RAM 3 has the same addressing as the mask ROM 2 and address information is transferred from the CPU, it is addressed in synchronization with the mask ROM 2, and data at that address position is read out. Above R
AM8 is set to “0” for program steps that do not require changes.
+11 for program steps that require changes.
11 are stored respectively, and when there is a "0" output from the RAM 3, the flip-flop 12 is in a reset state. For this reason, the CPUI sequentially advances the program steps of the mask ROM 2 until the interrupt signal, which is the set output of the flip-flop 12, does not arrive.
今、マスクＲＯＭ２のアドレス位置がプログラム変更を
要するアドレス位置に来ると、ＲＡＭ３から“ビ１出力
されてフリップフロップ１２がセットされる。即ち、該
フリップフロップ１２は今、変更を要するアドレス位置
にあることをＲＡＭ３に記憶されたフラグ記憶状態によ
り検出しくステップｎ３）、ＣＰＵＩに対して割込み信
号（セット出力）を供給し、割込みをかける（ステップ
ｎ６）。Now, when the address position of the mask ROM 2 comes to the address position that requires a program change, the RAM 3 outputs "BI1" and the flip-flop 12 is set. That is, the flip-flop 12 is now at the address position that requires a change. This is detected based on the flag storage state stored in the RAM 3 (step n3), and an interrupt signal (set output) is supplied to the CPU to generate an interrupt (step n6).
ＣＰＵＩは割込み信号に応答して、現在のアドレス値を
一時記憶すると共にＲＡＭ５に記憶されているアドレス
情報にもとづき先に一時記憶したアドレス値からこれに
対応する修正プログラムを記憶するＲＡＭ４のアドレス
位置を検索しくステップｎ７）、そしてこの修正プログ
ラム位置にジャンプさせる（ステップｎ８）。従って、
このＲＡＭ４の修正プログラムが実行されることになる
（ステップｎ９）。又、この修正プログラムの最後には
再びマスクＲＯＭ２の変更された位置の次のアドレス値
もアクセスすべくジャンプ命令が記憶されており、この
修正プログラムの実行が終了するとフリップフロップ１
２がリセットされるト共に、マスクＲＯＭ２のエリアに
ジャンプしくステップｎ１ｏ）、再びマスクＲＯＭ２の
プログラムを実行する。In response to the interrupt signal, the CPU temporarily stores the current address value and, based on the address information stored in the RAM 5, determines the address location in the RAM 4 where the corresponding correction program is stored from the previously temporarily stored address value. The program is searched for (step n7), and jumps to this modified program location (step n8). Therefore,
This RAM 4 modification program will be executed (step n9). Also, at the end of this modification program, a jump instruction is stored to access the next address value of the changed position in mask ROM 2 again, and when the execution of this modification program is finished, flip-flop 1
2 is reset, the program jumps to the area of the mask ROM 2 (step n1o) and executes the program of the mask ROM 2 again.
同様に、マスクＲＯＭ２のプログラムを順次実行し、再
び変更を要するアドレス位置に来ると、フリップフロッ
プ１２をセットさせてＣＰＵＩに割込みをかけ、そして
ＲＡＭ４の当該アドレス位置に対応する修正プログラム
を実行させる。Similarly, programs in the mask ROM 2 are sequentially executed, and when an address position that requires modification is reached again, the flip-flop 12 is set to interrupt the CPUI, and a modification program corresponding to the address position in the RAM 4 is executed.
なお上記ＲＡＭ８にはマスクＲＯＭ２の１バイトに対し
て１ビツトの割合でプログラムの変更の要否を示すネｉ
：・う（グが設けられている。Note that the RAM 8 contains a keyword indicating whether or not the program needs to be changed at a ratio of 1 bit to 1 byte of the mask ROM 2.
:・U(gu) is provided.
以」二の様に本発明にあっては、各種取引処理プログラ
ムを固定的に記憶する第１の記憶手段（マスクＲＯＭ）
と、この第１の記憶手段と同一アドレスを有し、この各
アドレス位置に対してプログラムの変更の有無を表わす
情報を記憶した第２の記憶手段と、上記の第１の記憶手
段とは異なるアドレス付けがなされた修正プログラムを
記憶する第３の記憶手段と、上記の第１の記憶手段のプ
ログラム変更アドレスとその修正プログラムの記憶アド
レスとを記憶する第４の記憶手段とを設け、上記第１の
記憶手段に記憶保持されたプログラムに変更が必要な場
合、上記第２及び第４の記憶手段の記憶情報にもとつい
て、上記第３の記憶手段に記憶した修正プログラムを実
行するように成したものであり、これによって従来の如
く第１の記憶手段（マスクＲＯＭ）を変更または交換す
ることなく、極めて容易にプログラムの変更を行なうこ
とが出来るため非常に有用で実用的なＥＣＲ等における
プログラム変更方式を提供することが出来る。As mentioned above, in the present invention, the first storage means (mask ROM) permanently stores various transaction processing programs.
and a second storage means that has the same address as the first storage means and stores information indicating whether or not the program has been changed for each address location, and is different from the first storage means. A third storage means for storing the addressed modification program; and a fourth storage means for storing the program change address of the first storage means and the storage address of the modification program; When the program stored in the first storage means needs to be changed, the modification program stored in the third storage means is executed based on the stored information in the second and fourth storage means. This makes it possible to change the program extremely easily without changing or replacing the first storage means (mask ROM) as in the past, making it very useful and practical for ECR etc. A program change method can be provided.
なお上記実施例においてはプログラム修正に必要な各種
情報を磁気テープ装置から読込むように説明したが、こ
の磁気テープ装置に変えて各種情報記憶装置及び現在汎
用されている同種のＥＣＲをインラインあるいはオンラ
インで接続してその情報を転送する様にしてもよいこと
は言うまでもない。In the above embodiment, various information necessary for program modification is read from a magnetic tape device, but instead of this magnetic tape device, various information storage devices and ECRs of the same type that are currently used can be connected in-line or online. Needless to say, the information may also be transferred.
第１図は本発明のプログラム変更方式の構成を示すブロ
ック図、第２図はその動作説明に供する動作フロー図で
ある。
１・・中央演算処理装置（ＣＰＵ）、
２・・・第１の記憶手段（マスクＲＯＭ）、３・・・第
２の記憶手段（ＲＡＭ）、
４・・・第３の記憶手段（ＲＡＭ）、
５・第４の記憶手段（ＲＡＭ）、
１２・・・プログラム変更アドレス位置検出手段（フリ
ップフロップ）。
代理人 弁理士 福 士 愛 彦（他２名）ｌｌFIG. 1 is a block diagram showing the configuration of the program change method of the present invention, and FIG. 2 is an operation flow diagram for explaining the operation. 1... Central processing unit (CPU), 2... First storage means (mask ROM), 3... Second storage means (RAM), 4... Third storage means (RAM) , 5. Fourth storage means (RAM), 12. Program change address position detection means (flip-flop). Agent Patent attorney Aihiko Fuku (and 2 others)
Claims (1)
スタ等において、該装置の取引登録処理する処理プログ
ラムあるいは登録されたデータを点検・精算処理する処
理プログラム等のプログラムを固定的に記憶する第１の
記憶手段と、該第１の記憶手段と同一アドレスを有し、
当該各アドレス位置に対してプログラムの変更の有無を
表わす情報を記憶した第２の記憶手段と、上記第１の記
憶手段とは異なるアドレス付けがなされ、修正プログラ
ムを記憶する第３の記憶手段と、上記第１の記憶手段の
プログラム変更アドレスとその修正プログラムの記憶ア
ドレスとを記憶する第４の記憶手段とを備え、上記第２
及び第４の記憶手段の記憶情報にもとすいて上記第３の
記憶手段に記憶されている修正プログラムを実行して上
記第１の記憶手段に記憶保持されたプログラムを変更す
る様にしたことを特徴とする電子式キャッシュレジスタ
等のプログラム変更方式。1. In an electronic cash register etc. that registers various transaction information, a first memory that permanently stores a program such as a processing program for registering transactions in the device or a processing program for checking and settling registered data. and having the same address as the first storage means,
a second storage means that stores information indicating whether or not a program has been changed for each address location; and a third storage means that has a different address from the first storage means and stores a modified program. , a fourth storage means for storing the program change address of the first storage means and the storage address of the modification program,
and executing the correction program stored in the third storage means based on the information stored in the fourth storage means to change the program stored in the first storage means. A program change method for electronic cash registers, etc., characterized by:
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57070837A JPS58186875A (en) | 1982-04-26 | 1982-04-26 | Program alteration system of electronic cash register or the like |
| US06/487,667 US4688173A (en) | 1982-04-26 | 1983-04-22 | Program modification system in an electronic cash register |
| CA000426629A CA1200610A (en) | 1982-04-26 | 1983-04-25 | Program modification system in an electronic cash register |
| GB08311132A GB2122780B (en) | 1982-04-26 | 1983-04-25 | Program modification system |
| DE19833314976 DE3314976A1 (en) | 1982-04-26 | 1983-04-26 | ELECTRONIC CASH REGISTER |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57070837A JPS58186875A (en) | 1982-04-26 | 1982-04-26 | Program alteration system of electronic cash register or the like |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58186875A true JPS58186875A (en) | 1983-10-31 |
Family
ID=13443073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57070837A Pending JPS58186875A (en) | 1982-04-26 | 1982-04-26 | Program alteration system of electronic cash register or the like |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186875A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163157A (en) * | 1986-01-14 | 1987-07-18 | Sharp Corp | Microcomputer system |
| JPH0423006A (en) * | 1990-05-17 | 1992-01-27 | Fanuc Ltd | Execution processor for sequence instruction |
| WO2003038611A1 (en) * | 2001-09-14 | 2003-05-08 | Medtronic,Inc. | Method and apparatus for hardware /firmware trap |
| JP2007303205A (en) * | 2006-05-12 | 2007-11-22 | Tajima Inc | Comb trowel |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52153632A (en) * | 1976-06-16 | 1977-12-20 | Toshiba Corp | Memory correction system |
| JPS5530747A (en) * | 1978-08-23 | 1980-03-04 | Omron Tateisi Electronics Co | Electronic cash register |
-
1982
- 1982-04-26 JP JP57070837A patent/JPS58186875A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52153632A (en) * | 1976-06-16 | 1977-12-20 | Toshiba Corp | Memory correction system |
| JPS5530747A (en) * | 1978-08-23 | 1980-03-04 | Omron Tateisi Electronics Co | Electronic cash register |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163157A (en) * | 1986-01-14 | 1987-07-18 | Sharp Corp | Microcomputer system |
| JPH0423006A (en) * | 1990-05-17 | 1992-01-27 | Fanuc Ltd | Execution processor for sequence instruction |
| US6915167B2 (en) | 2001-01-05 | 2005-07-05 | Medtronic, Inc. | Method and apparatus for hardware/firmware trap |
| WO2003038611A1 (en) * | 2001-09-14 | 2003-05-08 | Medtronic,Inc. | Method and apparatus for hardware /firmware trap |
| JP2007303205A (en) * | 2006-05-12 | 2007-11-22 | Tajima Inc | Comb trowel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6355119B2 (en) | ||
| JPS58186875A (en) | Program alteration system of electronic cash register or the like | |
| JPS62226231A (en) | Processor | |
| KR100206350B1 (en) | Central processor | |
| US5293499A (en) | Apparatus for executing a RISC store and RI instruction pair in two clock cycles | |
| US5237664A (en) | Pipeline circuit | |
| US20030084272A1 (en) | Handling problematic events in a data processing apparatus | |
| US6339821B1 (en) | Data processor capable of handling an increased number of operation codes | |
| JP2607319B2 (en) | Programmable controller | |
| JPH05216721A (en) | Electronic computer | |
| EP0526055B1 (en) | Monitoring execution of a computer program to provide profile analysis | |
| JPS6248278B2 (en) | ||
| JP2987281B2 (en) | Processor | |
| JPS58189769A (en) | Changed program setting system of electronic register | |
| JP3171615B2 (en) | Data transfer retry control method | |
| JP3140028B2 (en) | Subroutine argument passing method | |
| JPS62254237A (en) | Inter-printer type branch instruction executing system | |
| JP3616588B2 (en) | Micro program check system | |
| JP2780484B2 (en) | Information processing device | |
| JPH0258648B2 (en) | ||
| JPS5971542A (en) | Arithmetic processor | |
| JPS628231A (en) | Logical type data processor | |
| JPS58189766A (en) | Electronic register device | |
| JPH0155496B2 (en) | ||
| JPS60169947A (en) | Program abnormality detector |