JPS58186043A - うず電流の原理に従つて材料を試験する方法及びその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、試験片に対向して移動されるコイルを使用し
、コイルが交番磁界を介して試験片の内部にうず電流を
誘導し、うず電流が該コイル又はセンサコイルの内部に
二次磁界を発生させ、走査サイクルの間に該コイル又は
センサコイルの出力端に現われる信号が、複素数に対応
する一連のデジタルデータに変換されるうず電流の原理
に従って材料を試験する方法及びその装置に関する。

うず電流の原理に従って材料を試験すると、６− 妨害効果が発生することが多く、材料にあるきすより高
いレベルの信号が発生してしまう。このような妨害効果
は、コイルを試験片から離間させたり、材料に強い磁性
が流入することなどが原因となって起こる。きすを検出
するためには、このような妨害信号と、桐料のきすによ
って発生する信号とを区別１−なければ々らない。

そのために、複素数データの振幅と位相位置を利用する
ことができる。しかしながら、多くの場合、きず指示信
号と妨害信号を所定の振幅と位相範囲に明確に割当てる
ことは不可能である。

多周波試験装置においては、きず指示信号と妨害信号と
を区別するために直線的なアルゴリズムを使用する。従
って、種々の測定周波数における独立した静止データは
、マトリクス動作によ如相互に関連づけられて、妨害信
号の方向にゼｐ点を形成し、妨害信号を抑制する。きず
指示信号は、その位相に関して他の範囲内にあるとき、
しかも妨害の方向に対して振幅がはるかに大きく、位相
角が太きいときにのみ指示される。きすの大きさが振幅
のみならず、位相位置にも影響を及はすならば、きすの
大きさを決定する際に不都合な損失が生じる。このよう
な損失は、妨害信号がきず指示信号と一致するか否かと
いうことには全く無関係である。

本発明の目的は、各々の試験サイクルにおいて得られた
複素数データを同時に記憶することによシ妨害信号を別
のステップでとらえ、その複素数データを、妨害信号の
検出に従って、妨害信号の影響を補償するか又は補償せ
ずにさらに処理するという方式によ如、冒頭に述べた種
類の方法をさらに発展させることである。

本発明によれば、この目的は、一連の複素数データを組
ごとに順次記憶し；妨害信号のみの場合、又はきず指示
信号を伴なう妨害信号の場合、又はきず指示信号のみの
場合に、その信号列が所定の順序を有し、個々の測定値
が、その順序に従って取シうる範囲の試験片に関して限
界内にあるか否かを試験し；且つ、妨害信号を伴なうき
ず指示信号については、妨害信号を抑制した後に測定値
を評価し、妨害信号を伴なわないきず指示信号について
は、直ちに測定値を評価してきすの種類を決定し、続い
てきすの大きさを決定することによシ達成される。この
方法により妨害信号が全く発生しなければ、材料のきす
の種類と大きさを検出するうず電流試験装置により提供
される測定感度を十分に利用することができる。きず指
示信号に関連する妨害信号が検出されたときには、妨害
の影響を抑制することができる。妨害信号を抑制した後
、測定感度をそこなうことなく、材料のきすの種類と大
きさが検出される。所定の範囲内における位置と、他の
範囲への遷襲の順序とについて複素数データを試験する
と、これを、現われた信号が妨害信号であるか、きず指
示信号であるか、又はきず指示信号を伴なう妨害信号で
あるかを評価するために利用できることがわかっている
。

本発明の好ましい実施例においては、きず指示信号は、
一連の複素数データがきず指示信号に対応する１つの範
囲から妨害信号ときず指示−〇− 信号の双方に対応する別の範囲に遷移するとき、並びに
一連の複素数データが妨害信号ときず指示信号の双方に
対応する範囲からきず指示信号のみに対応する範囲へ遷
移するときに発生する。

この場合、袖々の範囲における連続する複素数データの
位置社、材料のきすの有無を簡単に検出するだめの基準
として利用される。

約１０から１５の複素数データによシ範囲内の位置と１
−序を試験し、これと同時に、それらのデータを後続す
る評価プロセスのために記憶するのが好ましい。このデ
ータ数は、妨害信号ときず指示信号とを区別し、続いて
、きすの種類と大きさに関する処理を行なうのに十分な
数である。

好ましい実施例においては、基本閾値によ少等間隔で取
囲まれる範囲の中心点が与えられ、その限界内に存在す
る複素数データが評価されないようになっている。

基本閾値の大きさは、測定感度と、処理される信号の量
によって決まる。

１０− 本発明によれば、上述の方法を実施するための装置にお
いて、うず電流試験装置はデータチャンネルを介してＦ
ＩＦＯ記憶装置と、複素数データに対応するアドレスの
下に、各々の測定値と所定の範囲との従属関係に関する
別の記憶装置とに接続され；それらの別の記憶装置の後
に、隣接する測定値の各々について発生する記憶装置の
出力信号を記憶するレジスタが接続され、それらの出力
信号は範囲間の遷移について比較器により試験され；測
定値が通過する範囲を決定するための別のレジスタと相
互接続部材が、記憶装置の後段に所定の順序で接続され
；比較器と相互接続部材の出力信号はマイクロコンピュ
ータに印加され、マイクロコンピータによシ、きすの種
類を決定するだめの記憶装置、きすの深さを決定するた
めの記憶装置並びにマーク付け／分類装置の出力チャン
ネルのうちいずれを選択すべきかが決定され□る。本発
明の装置を使用すれば、きすの有無及びきすの種類を短
時間のうちに検出することができる。従って、試験実施
中に、あらかじめ分類スイッチの操作準備を行なうこと
ができる。

本発明の実施例及び本発明の教示の発展形態は、添付の
特許請求の範囲から明らかである。

以下、厳封の四面を参照して本発明の詳細な説明する。

うず電流の原理に従って材料を試験すると、試験片に対
向して移動するコイル（図示せず）は、試験片の内部に
、たとえば周波数の異なる複数の交番磁界を発生させる
。交番磁界により誘導されるうず電流は、センサコイル
又は受信側に切換えられたコイルの内部に二次磁界を発
生させる。コイル又はセンサコイルの出力信号は、実数
成分と虚数成分に分割することができ、次に、これらの
成分はデジタル値に変換される。

各測定サイクルから得られる一連の測定値を、デカルト
座標系により表わすことができる。この場合、たとえば
、測定値の実数成分を横座標に対応させ、虚数成分を縦
座標に対応させる。

第１図に示されるデカルト座標系においては、このよう
な対応関係を採用している。

Ｐ９ｒ定の材料から形成される指定の被験体について、
１ず最初に、被験体の特性を表示するきず指示（ｉｔ号
と妨害信号を数回の試験サイクルにわたってとらえる。

このような測定によシ、きず指示信号及び妨害（、ｉ号
の複素数データが異なる範囲にあることが明らかになっ
た。第１図において、ｌＯは妨害信号の範囲、１２はき
ず指示信号の範囲をそれぞれ示している。これらの範囲
ｌＯ及び１２は、複累数妨筈信号ときず信号との間に差
異と交差が生じていることを表わす。特に小さなきすの
場合には、対応する複素数データが妨害信号ときず指示
信号との交差範囲の中に完全に含まれてしまうこともを
、りうる。第１図においては、交差範囲を１４により示
す。以下、範囲１０．１２及び１４をそれぞれ特徴１０
．１２及びＪ４ともいう。

試験サイクルの間に得られる複素数データは、走査に採
用される周波数及び試験速度によって１３− 異なる。特定の妨害効果に割尚てられる妨害信号は、範
囲１０内の一定の値として現われる。

Ｐ９［定数の複素数ｒ−夕を含む各々の信号が特定の範
囲１０．１２及び１４の全体にわたって現われた場合に
のみ、特徴の種類を規定することができる。範囲１０，
１２及び１４の間の遷移の経時的なｊ１序が特徴の種類
を指定する上で重要であることは消熱である。順序が変
わった場合、これは特定の信号の種類を表わすのではな
く、むしろ拐料のきすに関する基準となる。様々な信号
の種類は、多数の複素数データによシ規定される。妨害
信号を検出するには、約１０から１５の複雑な測定値が
あれば十分である。

このような測定値は、その発生順序に従って、各々の被
験体について妨Ｖ信号のみにより、又は妨害信号ときず
指示信号の双方によ如、又はきず指示信号のみにより成
立している範囲の限界を越えているか否いかに関して試
験される。

同時に、各試験サイクルの複素数ｒ−夕が記憶される。

−１４〜 いくつかの複素数ｒ−夕は、さらに処理されることを目
的としていない。このようなデータが、第２図に、範囲
のゼロ点１６に対応するデータ又は範囲のゼロ点１６に
ごく近接するデータとして示されている。複素数データ
がさらに処理されるものであるか否かの限界は、基準閾
値１８により与えられる。この基準閾値１Ｂを越えない
画定値は、処理可能なデータを供給することができない
。測定サイクルの間に妨害信号が現われると、基準閾値
１８から出発する第１の複素数データは、妨害信号に割
当てられている範囲１０の中にあり、この範囲はさらに
別の複素数データをも含んでいる。範囲１０内に含まれ
る複素数データの数は、データがコイルの出力信号から
取出される時間的速度と、被験体とコイルとの間の相対
速度と、所定の走査サイクルにおいて妨害信号が形成さ
れる瞬間とによって決まる。従って、複素数データはゼ
ロ範囲を過ぎた後、範囲１２に達する前に、範囲１４内
のいくつもの曲線に沿って移動できる。

範囲を通過するｊ−序が変わると、これは、特定の種類
の妨害信号が存在しないことを示している。純粋な妨害
信号の複素数データが範囲１０．１２及び１４の内部を
動く間に、それらの複素数データが範囲１２及び１４に
現われるのは、妨害信号を伴なわないきず指示信号が存
在するときのみである。妨害信号ときず指示信号が同時
に発生している場合には、それらの範囲限界を越えてし
まうので、自動的に「きず有り」と決定される。

走査サイクルの間に得られた複素数データの範囲１０．
１２及び１４に対する位置と順序が確認された後、発生
したのが妨害信号のみであるか、又はきず指示信号を伴
なう妨害信号であるか、又はきず指示信号のみであるか
が確認される。これら３つの用油性に応じて、走査サイ
クルの間に受信され、記憶された複素数データは、それ
ぞれ異なる方式によ如さらに処理される。１つの妨害信
号しか存在しない場合、複素数す−夕をそのようなもの
として消去又は登録することができる。

きず指示信号を伴なう妨害信号が検出されたときは、妨
害抑制が行なわれる。複素数データの曲線によって、妨
害信号の種類を知ることもできる。従って、それぞれの
妨害効果に適合する抑制を実施することができる。発生
した複素数データは、妨害の種類に応じた方法に従って
変換され、新しい値はきず指示信号部分のみを含む。し
かしながら、その結呆、測定ｆｉＩＩ展が悪くなること
が多い。

妨害信号が検出されなかったきず指示信号並びに妨害信
号のないきす指示信号は、その後、さらに処理δれる。

処理の第１ステツプ′においては、範＠１２及び１４内
の複素数データの典型的な曲線によりきすの種類が検出
される。複素数ｒ−夕は、穴、内部亀裂、外向亀裂及び
定義しにくいきすの４釉類に分類するのが好ましい。定
義しにくいきすに対応する複素数データはそれ以上は処
理されず、そのようなきすの存在は、試験片の番号を指
示することによシ報知１７− される。

このきす分類に続くステップでは、試験サイクルの間に
得られた複素数データが処理される。

このステツノは、きすの深さを決定することから成る。

きすの深さは、検出されたきすの種類と、指示針とによ
って評価される。きすの指示蓋と深さとの間の関係ｔよ
、比例に基づいて指定されておシ、与えられた指示量か
ら各々のきすの深さを識別するために利用することがで
きる。

上述の方法のステップは、走査動作時に受信される複素
数データをその都度利用しているが、複素数データは方
法のさらにその次のステップに再び必要とされる限υ、
変化することはない。

この次のステップにおいては、必要に応じて、当初に形
成された仲素轄データを参照することができる。

第３図は、上述の方法を実施するだめの装置を示す。装
置は、たとえば管などの被験体（図示せず）を試験する
ために使用されるうず電流試験装置ｔ２０を含む。試験
サイクル中、試験装１８− Ｉ［２０は、試験装置２０のセンサコイル（図示せず）
の出力信号に対応する複索数データをデータ母ｌｌ５２
２に沿って伝送する。

複素数データは、ＦＩＦＯ（先入れ先出し）の原理に従
って動作するＲＡＭ　２４に供給される。

データ母ｍ２２に沿って伝送される複素数データは、同
時に、ＲＯＭとして構成されている３つの付加的な記憶
装置２６．２１３及び３０へのアドレスを形成する。３
つの記憶装置２６．２８．３０は、それぞれ、範囲１０
，１２．１４、に対応している。記憶装置２６．２８．
３０の各々のアドレスには、アドレスを構成する複素数
測定値が各々の範囲内にあるか否かを指示するビットが
記憶されている。このように、複素数データを各々の範
囲に非常に迅速に割轟てることかできる。基準閾値１８
は、第１のＦＩＦＹ）記憶装置ｊｋ、２４のアドレスご
とに各々の範囲についていくつの数字を利用できるかを
示す尺度である。

う′−タ母葱２２が１２ビツトのデータ７オーマツトで
あるとき、範囲値を互いに正確に識別するには高位の値
の８ビツトで十分であろう。

多くの場合、高位の値の６ビツトでも十分である。

うず１１Ｌ流試験装置２０は、走査サイクルごとに複素
数データの数を監視するカウンタ３２０カウント入力端
にさらに接続されている。妨害信号の種類、走査速度及
び試験速度に応じて、カウンタ３２は対応する値にプリ
セットされる。

複素数データの総数を、カウンタ３２のノリセット値に
よ如長さが決定される一種のコード語として考えること
ができる。カウンタ３２は、新しい複素数測定値が現わ
れるたびに、たとえば内容が１つずつ減じられるような
構成となっている。カウントがゼロになったとき、カウ
ンタ３２はマイクロコンピュータ３６の入力回路３４に
信号を供給する。

記憶装置２６．２Ｂ、３０の出力端は、第１のレジスタ
３８の記憶段にそれぞれ接続されている。レジスタ３８
の記憶段の出力端は、比較器４０の入力端と、第２のレ
ジスタ４２の記憶段にそれぞれ接続されてお如、第２の
レジスタ４２の記憶段の出力端は比較器４０の第２の入
力端に接続されている。比較器４０は、その入力端の二
進値を、指定の入力端に存在する値と等しいか、大きい
か又は小さいかについて比較する。

第１のレジスタ３８は、ＯＲゲート４４を介して第３の
レジスタ４６に接続されている。第３のレジスタ４６の
出力端は、同ｍに、ＯＥｔゲート４４の入力端に接続さ
れる。さらに、第３のレジスタ４６の記憶段の出力端は
、閥ゲート４８を介して入力回路３４と接続されている
。

妨害があるという決定が下された場合、第１のＦＩＦＯ
記憶装置２４においてセットされたデータはセットバッ
ク信号８７１を介して放出されるか、又は母線７１を介
して記憶することができる。

しかしながら妨害に関して否定的な決定が下されたとき
は、第１のＦＩＦＯ記憶装置２４の出力＝２１一 端は、別のデータチャンネル５０を介して、第２のＦＩ
ＦＯ記憶装置５２の入力端と、同様にＲＯＭとして構成
される３つのさらに別の記憶装置５４．５６．５Ｂの入
力端とに接続される。記憶装置２４の出力信号である複
素数データは、同様に、記憶装置５４．５６．５Ｂへの
アドレスとなる。これらの記憶装置は、複素数データと
、それらのデータにより特徴を宍示されるきすの種類と
を相互に関連づける。たとえば、記憶装置５４のセルの
内容は、試験片の穴を指定するアドレスに属する値を指
示する。記憶装置５６及び５８は、内部亀裂と外面亀裂
の代表的な特徴を含む。

記憶装置５４．５６．５Ｂの出力端は、マイクロコンピ
ュータ３６の付加的な入力回路６０にそれぞれ接続され
る。

記憶装置５２の出力端は、きすの大きさを決定するため
に設けられるさらに別の記憶装置６２と接続される。希
望に応じて、記憶装置５２を表示装置（図示せず）に接
続するととも２２− できる。記憶装Ｒ６２の出力端は、入力／出力回路６４
を介してマイクロコンピュータ３６に接続されている。

入力／出力回路６４Ｖｉ、試験片のだめのマーク付は及
び／又は分類装置を制御する出力端６６を有する。マイ
クロコンピュータ３６は、観察スクリーン端子６８と、
大容量記憶装置７０にさらに接続することができる。

レジスタ３Ｂ、４２及び４８は、たとえば、３つの記憶
段から構成される（記憶段の数は、信号を表現するのに
必要とされる範囲の数によって決−！シ、範囲は、３つ
の範囲１０．１２及び１４について利用しうる３つの記
憶装［、？６．２８とそれぞれ関連している）。

測定サイクルの間に試験装置の出力端に複素数測定値が
現われると、この値は記憶装置２６．２８及び３０をア
ドレスする。複素数測定値が含まれる範囲に相当する記
憶装置は、第１のレジスタ３８の直列接続記憶段に信号
を供給する。

試験装置が完全に動作しているとき、第１のレジスタ３
８は、その都度、１つの二進値によｐ表わされる１つの
信号のみを含むことしかできない。

第２のレジスタ４２には、たとえば、先行する複素数測
定値の試験の結果が記憶される。比較器４０は、２つの
レジスタ３Ｂ、４０の内容が互いに等しいか、あるいは
第１のレジスタ３８の内容が第２のレジスタ４２の内容
より大きいか又は小さいかを決定する。最下位数の数字
が記憶装置２６の出力端に割当てられるものと仮定する
と、第２のレジスタ４２の内容が第１のレジスタ３８の
内容よシ小さいことを宍わす比較器の出力信号は、きず
指示信号である。

試験信号が記憶装置２６．２１１及び３０によシ規定さ
れる範囲のいずれにも含まれない場合、第１のレジスタ
３８に値「０」が現われる。この値は、比較器４０を介
して、きず指示信号の存在を決定する。

第１のレジスタｈ８と第３のレジスタ４６の内容は、Ｏ
Ｒゲート４４により、互いにＯＲモードで結合される。

このＯＲ結合によって、測定サイクルの終了時に、全て
の範囲１θ、１２．１４に複素数データが含まれるとき
に杖、第３のレジスタ４６内の全ての場所は同じ二進値
によって占められる。これは、複素数データ路にきず指
示信号を伴なう妨害４ｍ号が存在することを表わす基準
となる。この基準の強度に応じて、マイクロコンピュー
タ３６は第１のＦＩＦＯ記憶装置２４の内容をそれ以降
の処理のために放出する。処理は、妨害信号の抑制と、
それに続く記憶装置５４．５６．５Ｂを介するきすの分
類とを含む。きすが分類された後、複素数データによシ
記憶装置６２を介しできずの深さが決定される。

範囲の数が４以上でおる場合には、その数に応じてさら
に付加的な記憶装置とレノスタ段を設けなければならな
い。ＦＩＦＯ記憶装置２４及び　５２の容量は、各測定
サイクルにおいて発生する複素数データの数に適するも
のでなければならない。第２のＦＩＦＯ記憶装置５２に
おける測定値のデータ幅については、第１のＦＩＦＯ記
憚装置２５− ２４に関する先の説明と同じように適用されない。

入力回路６０に接続される記憶装置の数は、きすの種類
の数に対応している。

カウンタ３２は、測定サイクルが終了したことをマイク
ロコンピュータ３６に指示する。そこで、マイクロコン
ピュータ３６社、比較器４０の出力（ｉ号を処理する一
方で、第１のＦＩＦＯ記憶装置２４内にある測定値をき
すの分類に利用できるようにし且つそれらの測定値を記
憶装置５２に記憶する。妨害信号がおる場合、第１０Ｆ
’ＩＦＯ記憶装置ｔ２４の内容情報は、セットバック信
号Ｍ７）を介して消去されるか、又は、全ての妨害デー
タを記憶することが望まれるときに社、別のデータ母線
７２を介して登録に利用できる。その後マイクロコンピ
ュータ３６は、その都度分類されるきずによシ、きずの
深さの評価を指示する。

第３図に示されるシステムでは、１つの複素数測定値を
約１０ｍ５で処理することができる。

２６− 従って、処理時間は、個々の測定周波数の測定ケーート
時間より本質的に短い。試験装置２０が１　ｋＨｚスク
リーにいくつかの周波数を発生する場合、１５個の測定
値に対して約１５ｍ５を必誉とする。それらの測定値の
処理が所定のシステムクロック・セル２で行なわれるな
らば、前述の方法ステップごとにこの時間が必要となる
。従って、処理結果は約５０ｍ５ｉに利用可能になる。

これは非常に短い時間であるので、試験片の端部できす
が検出された場合には、マーク付は又は分類のだめの装
置を選択するのに十分な時間が残される。

【図面の簡単な説明】

第１図は、妨害信号及びきず指示信号の複素数１−夕の
位置の典型的な範囲を示すナカルト座標系； 第２図は、妨害信号及びきず指示信号の複索数ｒ−タに
副歯てられる範囲の分割状態を示すデカルト座１１８丞
；及び 第３図は、うす電流の原理に従って材料を試験する装置
のブロック図である。

Claims (1)

1. 【特許請求の範囲】 １、　　ｉｉｔ：験片に対向して移動されるコイルを使
   用し、前記コイルが交番磁界を介して試験片の内部にう
   ず電流を誘導し、うず電流が前記コイル又はセンサコイ
   ルの内部に二次磁界を発生させ、走査サイクルの間に前
   記コイル又はセンサコイルの出力端に現われる信号が、
   複素数に対応する一連のデジタルデータに変換されるう
   ず電流の原理に従って材料を試験する方法において、一
   連の複素数データは一組ごとに順次記憶されることと；
   妨害信号のみの場合、又はきず指示信号を伴なう妨害信
   号の場合、父はきず指示信号のみの場合に、その信号列
   が所定の順序を有し、個々の測定値が、その順序に従っ
   て取りうる範囲（１０，１２，１４）の試験片に関して
   限界内にあるか否かを試験することと；測定値は、妨害
   信号を伴なうきず指示信号については妨害信号抑制の後
   に評価され、妨害信号を伴なわないきず指示信号につい
   ては、直ちにきすのｍ類を決定するために評価され、続
   いてきすの大きさを決定するために評価されることを％
   徴とする方法。 ２、きず指示信号は、一連の複素数データがきず指示信
   号のみに割当てられた範囲（１２）から妨害信号ときず
   指示信号の双方に割当てられた範囲（１４）へ遷移する
   とき、並びに一連の複索数データが妨害信号ときず指示
   信号の双方に割当てられた範囲（１４）からきず指示信
   号のみに割当てられた範囲（１２）へ遷移するときに発
   生されることを特徴とする特許請求の範囲第１項に記載
   の方法。 ３　約１０から１５の複素数データにより、値域（１０
   ，１２，１４）内における位置と順序が試験され、それ
   と同時に、測定値は後続して実行される評価プロセスの
   ために記憶されることを特徴とする特許請求の範囲第１
   項又は第２項に記載の方法。 ４　範囲の中心点（１６）は、基準閾値（１８）により
   等間隔をおいて取囲まれ、その限界内に存在する複素数
   データが評価されないようにすることを特徴とする特許
   請求の範囲第１項から第３項のいずれか１項に記載の方
   法。 ５、　うず電流試験装置（２０）がデータチャンネル（
   ２２）を介してＦＩＦＯ記憶装置（２４）と検素数デー
   タに対応するアドレスの下に、各々の測定値と範囲（１
   ０，１２，１４）この従属関係を示す情報を記憶してい
   る記憶装置（２６，２８，３０）とに接続されることと
   ；記憶装置（２６，２８，３０）は、隣接する測定値に
   ついてそれぞれ発生する記憶装置の出力信号を記憶する
   レジスタ（３８，４２）に直列に接続され、前記レジス
   タは、比較器（４０）により値域間の遷移の有無につい
   て試験されることと；測定値が所定の順序で範囲を通過
   するのを検出するために、記憶装置（２６，２８，３０
   ）の後段に別のレジスタ（４６）と相互接続部材Ｃ４４
   ，４Ｂ）とが接続されることと；比較器（４０）及び相
   互接続部材（４８）の出力信号はマイクロコンピュータ
   （３６）に供給され、マイクロコンピュータ（３６）に
   よシ、キすの種類を決定するだめの記憶装置（５４，５
   ６，５８）、きすの深さを決定するための記憶装置（６
   ２）並びにマーク付け／分類装置への出方チャンネル（
   ６６）のうちいずれを選択すべきかが決定されることと
   を特徴とする特ＦＦ１ｎＩ求の範囲第１項から第４項の
   いずれか１項に記載の方法を実施するだめの装置。 ６、各記憶装置（２６，２８，３ｏ）が所定の１つの範
   囲（１０，１２，１４）について使用されることを特徴
   とする特許請求の範囲第５項に記載の装置。 ７、　各レジスタ（３８，４２，４６）が３つの記憶段
   を有することを特徴とする特許請求の範囲第６項に記載
   の装置。 ８　記憶装置（２６，２８，３ｏ）の出力端は第１のレ
   ジスタ（３８）に接続され第１０し・ゾスタ（３８）の
   出力端は直接に比較器（４０）の入力端に接続されると
   共に、第２のレジスタ（４２）を介して比較器（４０）
   の入力端に接続されることを特徴とする特許請求の範囲
   第５項から第７項のいずれか１項に記載の装置。 ９、第１のレジスタ（３８）がＯＲダート（４４）を介
   して第３のレシクスタＣ４６）ＶＣ接続され、第３のレ
   ジスタ（４６）の出力端がＯＲダートの第２の入力端に
   接続されることを特徴とする特許請求の範囲第５項から
   第８項のいずれか１項に記載の装置。 １ｏ、１ｇ３のレジスタ（４６）の出力端が謄■ダート
   （４８）を介してマイクロコンピュータ（３６）に接続
   されることを特徴とする特許請求の範囲第５項から第９
   項のいずれか１項に記載の装置。 １１、うず電流試験装置（２ｏ）は出力端を介して、各
   測定サイクルの測定値の数に合わせてセットされている
   カウンタ（３２）に接続され、前記カウンタの出力端が
   マイクロコンピュータ５− （３６）に接続されることを特徴とする特許請求の範囲
   第５項から第１０項のいずれか１項に記載の装置。 １２、第１のＦＩＦＯ記憶装置（２４）の出力を伝送す
   るデータチャンネル（５ｏ）と、きすの深さを決定する
   ための記憶装置（６２）との間に第２のＦＩＦＯ記憶装
   置（６２）が接続されることを特徴とする特許請求の範
   囲第５項から第１１項のいずれか１項に記載の装置。