JPS58182475A - Switching control type power supply circuit - Google Patents

Switching control type power supply circuit

Info

Publication number
JPS58182475A
JPS58182475A JP6559082A JP6559082A JPS58182475A JP S58182475 A JPS58182475 A JP S58182475A JP 6559082 A JP6559082 A JP 6559082A JP 6559082 A JP6559082 A JP 6559082A JP S58182475 A JPS58182475 A JP S58182475A
Authority
JP
Japan
Prior art keywords
voltage
switching transistor
switching
winding
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6559082A
Other languages
Japanese (ja)
Other versions
JPS6366154B2 (en
Inventor
Masahiro Shiyouno
醤野 政博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6559082A priority Critical patent/JPS58182475A/en
Priority to DE8383103403T priority patent/DE3366391D1/en
Priority to US06/482,979 priority patent/US4488210A/en
Priority to EP19830103403 priority patent/EP0091133B1/en
Publication of JPS58182475A publication Critical patent/JPS58182475A/en
Publication of JPS6366154B2 publication Critical patent/JPS6366154B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To improve load currents to output characteristics by overlapping voltage generated in a transformer to detecting voltage for the ON-period of a switching transistor and controlling switching timing. CONSTITUTION:Voltage is generated in detecting winding Nc for the ON-period of the switching transistor TR4, the negative DC voltage of magnitude corresponding to input voltage Vi appears at a mid-point D of resistors R17, R18, and negative voltage at the point D is synthesized with positive voltage appearing in the collector of a transistor TR1 for detecting errors. The switching timing of the switching transistor TR4 is controlled in response to voltage after the addition. Accordingly, load currents to output voltage characteristics can be made constant at all times regardless of the variation of input voltage Vi.

Description

【発明の詳細な説明】 本発明はスイッチング制@型電源回路に関し、特にその
負荷電流対出力電圧特性を改善することを目的とする。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching @-type power supply circuit, and particularly aims to improve its load current versus output voltage characteristics.

スイッチング制御型電源回路は種々の方式に分類される
が、その一つにスイッチングトランジスタとコンバータ
トランスとでグロソキング発振を行なわせるものがあり
、計る方式の電源回路として本田−人は第1図の如き電
源回路を先に提案した。
Switching control type power supply circuits are classified into various types, one of which uses a switching transistor and a converter transformer to generate gross oscillation. The power supply circuit was proposed first.

そこで、先ず、第1図の回路について説明し、本発明で
解決すべきamを提起する。
Therefore, first, the circuit shown in FIG. 1 will be explained, and the problem am to be solved by the present invention will be presented.

第1図の電源回路は大別すると、入力整流部(1)と、
ブロッキング発振部(2)と、コンバータトランス(3
)と、誤差検出部(4)と、制御回路部(5)と、出力
整流部(6)から構成されているっブロッキング発振部
(2)は、入力整流部(1)の出力に対してコンバータ
トランス(3)の入力巻線(N1)とスイッチングトラ
ンジスタ(TR4)のコレクタ・エミッタ間とエミッタ
帰還用抵抗(Rw4)及び電流検出用抵抗(R++)を
直列に接続し、上記トランス(3)の帰還巻1i (N
B)の−# (C)を上記帰還用抵抗(Rw4)  の
下端側に他端(d)を正帰還を流制限回W!I(SK)
を介して前記スイッチングトランジスタ(TR4)のベ
ースに接続した構成である。次に誤差検出部(4)は、
ライン(Ll)(Ll)間の直流電圧の変動を誤差検出
用トランジスタ(TR+ )とツェナーダイオード(D
5)によって検出するものであり、上記ライン(Li 
)(Ll )間の直流電圧はスイッチングトランジスタ
(TRY)のオフ期間に前記トランス(3)の帰還巻線
(NB )及び検出巻線(Nc)に発生する電圧をダイ
オード(D7)とコンデンサ(C5)及びダイオード(
D6)とコンデンサ(Cs)で整流平滑して得られる。
The power supply circuit in Figure 1 can be roughly divided into an input rectifier (1),
Blocking oscillator (2) and converter transformer (3)
), an error detection section (4), a control circuit section (5), and an output rectification section (6).The blocking oscillation section (2) is composed of a The input winding (N1) of the converter transformer (3) and the collector-emitter of the switching transistor (TR4) are connected in series with the emitter feedback resistor (Rw4) and the current detection resistor (R++). Return Volume 1i (N
-# (C) of B) to the lower end of the feedback resistor (Rw4) and the other end (d) of positive feedback to the flow limiting circuit W! I(SK)
This configuration is connected to the base of the switching transistor (TR4) via. Next, the error detection section (4)
Fluctuations in the DC voltage between the lines (Ll) (Ll) are detected using an error detection transistor (TR+) and a Zener diode (D
5), and the above line (Li
) (Ll) is the voltage generated in the feedback winding (NB) and detection winding (Nc) of the transformer (3) during the off-period of the switching transistor (TRY), which is connected to the diode (D7) and the capacitor (C5). ) and diode (
D6) and a capacitor (Cs) for rectification and smoothing.

更に制御回路部(5)は、スイッチングトランジスタ(
TR4)のベースと前述のライン(Ll)との間に抵抗
(Rw)(Rwo)を介してコレクタ・エミソp間がそ
れぞれ接続された一対の制御トランジスタ(TR2)(
TR5)を備え、その一方(TRt)のベースがRri
記誤差検出部(4)の出力側のB点に接続され、且つ、
このB点がコンデンサ(C7)と抵抗(Rw6)を介し
て前述の電流検出用抵抗(R目)の上端側のA点に接続
されている。また出力91滝部(6)は、スイッチング
トランジスタ(TR4)のオフ時に前記トランス(3)
の出力巻線(N2)に発生する電圧をダイオード(D9
)とコンデンサ(C9)で整流平滑する構成である。
Furthermore, the control circuit section (5) includes a switching transistor (
A pair of control transistors (TR2) whose collectors and emitters are connected between the base of TR4) and the aforementioned line (Ll) via resistors (Rw) (Rwo), respectively.
TR5), the base of one of which (TRt) is Rri
connected to point B on the output side of the error detection unit (4), and
This point B is connected to point A on the upper end side of the current detection resistor (Rth) through a capacitor (C7) and a resistor (Rw6). Further, the output 91 waterfall portion (6) is connected to the transformer (3) when the switching transistor (TR4) is turned off.
The voltage generated in the output winding (N2) of the diode (D9
) and a capacitor (C9) for rectification and smoothing.

第1図の回路は以上の如く構成されており、基本的には
電源スィッチ(SW)の投入時に抵抗(R2)を介して
起#J電流Is をスイッチングトランジスタ(TR4
)のベースに供給してブロッキング発振を起動し、起#
J後の定常状急では誤差検出部(4)の出力に応じて制
御回路部(5)によりスイッチングトランジスタ(TR
4)のターンオフタイミングを制御するようにiつでい
る。
The circuit shown in Fig. 1 is configured as described above, and basically, when the power switch (SW) is turned on, the generated #J current Is is passed through the resistor (R2) to the switching transistor (TR4).
) to start a blocking oscillation and start #
In the steady state after J, the switching transistor (TR
4) to control the turn-off timing.

すなわち、スイッチングトランジスタ(TR4)のオン
時には、そのコレクタ・エミッタ間を通る電流Ii  
(第2図(ロ))によって電流検出用抵抗(R11)の
両端間に時間につれて増大する負電圧(Liが基*)が
生じ、この電圧がA点から抵抗(Rw6)及びコンデン
サ(C7)を通ってB点に導かれる。その際、このB点
はライン(Ll)(Ll)間の直流電圧に応じた正電位
(Llが基準)となっているので、結局、B点の電位は
第2図(へ)のように変化して行く。この時、制御トラ
ンジスタ(TR2)  のエミッタ(0点)即ちスイッ
チングトランジスタ(TR4)のベースは帰還巻線(N
a)からの正帰還電圧(第2図(ハ))が印加されて一
定の正電位となっているから、先のB点の電位がこの0
点の電位よりも低−ドした場合に、制御トランジスタの
(TR2)がオンになって(TRi、)もオンになる。
That is, when the switching transistor (TR4) is on, the current Ii passing between its collector and emitter
(Figure 2 (b)) causes a negative voltage (based on Li) that increases over time between both ends of the current detection resistor (R11), and this voltage is applied from point A to the resistor (Rw6) and capacitor (C7). It is guided to point B through . At that time, this point B has a positive potential (Ll is the reference) according to the DC voltage between the lines (Ll) (Ll), so the potential of point B is as shown in Figure 2 (F). It's going to change. At this time, the emitter (0 point) of the control transistor (TR2), that is, the base of the switching transistor (TR4) is connected to the feedback winding (N
Since the positive feedback voltage (Fig. 2 (c)) from a) is applied and has a constant positive potential, the potential of the previous point B is this 0
When the voltage is lower than the potential at the point, the control transistor (TR2) is turned on and (TRi, ) is also turned on.

これによってコンデン−!7′(Cs)から図示の経路
でスイッチングトランジスタCTR4)のベース・エミ
ッタ間に逆バイアス電流Id が流れ、このスイッチン
グトランジスタをターンオンさせることになる。
With this, Conden! 7' (Cs), a reverse bias current Id flows between the base and emitter of the switching transistor CTR4) through the illustrated path, turning on this switching transistor.

そして、祈る動作に及いて、出力整流部(6)がら得る
直流電圧が上昇すると、それに応じて先のB点の直流バ
イアス電位(第2図(へ)の10)が低下するから、ス
イッチングトランジスタ(TR4)のターンオフタイミ
ングが早くなってオン期間が短かくなる。このため、ス
イッチングトランジスタ(TRa)のオン期間に入力巻
線(N1)に蓄積されるエネルギーが減少して上記直流
出力電圧を低下させる。また、直流出力電圧が低下した
場合は全く逆の動作によって定電圧制御を行なう訳であ
る。
When the DC voltage obtained from the output rectifier (6) increases during the prayer operation, the DC bias potential at the previous point B (10 in Fig. 2 (v)) decreases accordingly, so the switching transistor The turn-off timing of (TR4) becomes earlier and the on period becomes shorter. Therefore, the energy stored in the input winding (N1) during the ON period of the switching transistor (TRa) decreases, thereby lowering the DC output voltage. Furthermore, when the DC output voltage decreases, constant voltage control is performed by the completely opposite operation.

なお、定常状急に於けるスイッチングトランジスタ(T
R4)のターンオンは、オフ期間に入力巻線(N1)の
インダクタンスと分布容量による共振電流が前述の電流
Ii の方向に反転することによって達成される(第2
図の共振期聞参jl)。また、スイッチングトランジス
タ(TRa)のオフ期間の正帰還電流If は図示の糸
路で流れるようになっているっ さて、断る電源回路に於いて、前述の定電圧制御状IN
K於いて、出力整流部(6)から取り出される負荷電流
を増大させて行く場合について考える。
Note that the switching transistor (T
Turn-on of R4) is achieved by reversing the resonant current due to the inductance and distributed capacitance of the input winding (N1) in the direction of the aforementioned current Ii during the off period (second
See the resonance period in the figure. In addition, the positive feedback current If during the off period of the switching transistor (TRa) is designed to flow along the thread shown in the figure.
Consider the case where the load current taken out from the output rectifier (6) is increased.

即ち、上記出力整流部(6)から収り出される電力(負
荷電力〕は、スイッチングトランジスタCTRa)のオ
ン期間の電流11  によって入力巻線(N1)に蓄積
されるエネルギーに比例するから、負荷電流を増大させ
ると、上記型fiIi のピーク値1cp(第2図(ロ
)参照)を増大させる方向に制御する。
That is, the power (load power) extracted from the output rectifier (6) is proportional to the energy accumulated in the input winding (N1) by the current 11 during the ON period of the switching transistor CTRa, so the load current By increasing , the peak value 1 cp of the type fiIi (see FIG. 2 (b)) is controlled in the direction of increasing.

即ち、この場合はライン(Ll)(L2)間の直流電圧
が低くなり、それによってB点の直流バイアス電位(第
2図(へ)のto  )が上昇し、制御トランジスタ(
TRY)のターンオフを遅らせてスイッチングトランジ
スタ(TR4)のオン期間を長くし、それによって前記
ピーク電流値Icpを増大させる訳である。従って、出
力整流部(6)から収り出し得る事大負荷電流(平均値
)は、誤差検出用トランジスタ(TRY)が完全にオフ
となってスイッチングトランジスタ(TRa)のオン期
間が最大長に固定された状態に相当することになる。
That is, in this case, the DC voltage between the lines (Ll) and (L2) decreases, which causes the DC bias potential at point B (to in Figure 2) to rise, causing the control transistor (
This is to delay the turn-off of the switching transistor (TR4) and lengthen the on period of the switching transistor (TR4), thereby increasing the peak current value Icp. Therefore, the maximum load current (average value) that can be collected from the output rectifier (6) is caused by the error detection transistor (TRY) being completely turned off and the ON period of the switching transistor (TRa) being fixed at the maximum length. This corresponds to the state in which

ところで、前記ピーク電流値Icpは、入力整流力 部(11の平滑コンデンサ(C2)の両端間の直流へ電
圧をvl 1人力巻線(N1)のインダクタンスをLl
、スイッチングトランジスタ(TR4)のオン期間の長
さをT1として、次式で与えられる。
By the way, the peak current value Icp is expressed as: Vl is the voltage to the DC between both ends of the input rectifier unit (11 smoothing capacitors (C2));
, where the length of the on period of the switching transistor (TR4) is T1, is given by the following equation.

1 Icp = −0T+ 1 このため、前述の最大負荷電流はオン期間の長さくT1
)だけでなく、入力電圧(Vi )にも比例することに
なり、とのVi が低い場合よりも高い場合の方がより
大きな負荷電流を出力整流部(6)から収り出せること
になる。叩ち、負荷電流対出力電圧特性は第7図(a)
に示すように、入力電圧(Vi )が低い場合(破線)
、定格値の場合(実41)、高い場合命(一点鎖線)と
で夫々異なる訳である。
1 Icp = -0T+ 1 Therefore, the maximum load current mentioned above is longer than the on-period T1
) as well as the input voltage (Vi), and a larger load current can be extracted from the output rectifier (6) when Vi is high than when Vi is low. Figure 7 (a) shows the load current vs. output voltage characteristics.
When the input voltage (Vi) is low as shown in (dashed line)
, the case of the rated value (actual number 41), and the case of the high value (dotted chain line) are different.

このように第1図の如き従来のスイッチング制御型電源
回路では、入力電圧(Vi )に応じて供給し得る最大
負荷電流が変化するから、例えば商用交流電源の変動が
大きい地域で使用するテレビジョン受像機等には適して
いない。なぜなら、テレビジョン受像機では、画面の輝
度状惑等に応じて負荷11流が大きく変化するため、入
力電圧(Vi )に応じて変化する電源回路の特性(第
7図(1))を考慮して機器内の各回路を!&:、l′
1′−シなければならず、従って、その設計が非常に難
しくなるからである。
In this way, in the conventional switching control type power supply circuit as shown in Fig. 1, the maximum load current that can be supplied changes depending on the input voltage (Vi). Not suitable for television receivers, etc. This is because in a television receiver, the load 11 current changes greatly depending on the brightness of the screen, etc., so the characteristics of the power supply circuit that change depending on the input voltage (Vi) (Figure 7 (1)) are taken into account. and each circuit in the device! &:, l'
1'-shi, and therefore its design becomes very difficult.

そこで、本発明は負荷電流対出力電圧特性を入力電圧に
応じて可変し得るスイッチング制御型電源回路を提案す
るものであり、以下、その詳細を図面に示す実施例にμ
りして説明する。
Therefore, the present invention proposes a switching control type power supply circuit that can vary the load current vs. output voltage characteristic according to the input voltage.
Let me explain.

@5図は本発明電源回路の一実施例を示し、第1図との
対応部分には同一記号を付しているが、その特徴とする
ところは次の点である。それは検出巻線(Nc)の両端
(e)(C1間にダイオード(D+o)とコンデンサ(
Coo)を図示の如く接続し、これによってスイッチン
グトランジスタCTR4)のオン期間に上記検出巻線(
Nc )に発生する電圧を整流平滑して上記コンデンサ
(Coo)に図示の極性の電圧を得、この電圧とコンデ
ンサ(C5)の電圧の差である負電圧(L2が基準)を
抵抗(R+z)(R+8)で分圧し抵抗(R+9)によ
って誤差検出部(4)内のB点に導くようにしている点
である。
Fig. 5 shows an embodiment of the power supply circuit of the present invention, and parts corresponding to those in Fig. 1 are given the same symbols, but the features are as follows. It is a diode (D+o) and a capacitor (between both ends (e) (C1) of the detection winding (Nc).
Coo) is connected as shown in the figure, thereby causing the detection winding (CTR4) to be connected during the ON period of the switching transistor CTR4).
The voltage generated at Nc) is rectified and smoothed to obtain a voltage of the polarity shown in the capacitor (Coo), and the negative voltage (L2 is the reference), which is the difference between this voltage and the voltage of the capacitor (C5), is applied to the resistor (R+z). The voltage is divided by (R+8) and guided to point B in the error detection section (4) by the resistor (R+9).

すなわち、この実施例では、スイッチングトランジスタ
(TR4)のオン期間には検出巻線(Nc)に、入力電
圧(Vi )に巻41(N+)(Nc)闇の巻数比を栄
じ走電圧が発生するから、結局、前記抵抗01+r)C
M+a)I)中点(DIKは入力電圧(vt)K応じた
大きさの負の直流電圧が現われ、このD点の負の電圧が
B点に於いて誤差検出用トランジスタ(TRY)のコレ
クタに現われる正電圧と合成される。
That is, in this embodiment, during the ON period of the switching transistor (TR4), a running voltage is generated in the detection winding (Nc) by increasing the turn ratio of 41 (N+) (Nc) to the input voltage (Vi). Therefore, in the end, the resistance 01+r)C
M+a) I) Midpoint (DIK is the input voltage (vt)) A negative DC voltage of a magnitude corresponding to K appears, and this negative voltage at point D is applied to the collector of the error detection transistor (TRY) at point B. It is combined with the positive voltage that appears.

その結果、ライン(L2)を基準電位とするB点の直流
バイアス電位は、前記入力電圧(vl)が高い場合に低
く、倣い場合に高くなる正電位となり、このバイアス電
位にA点から抵抗(R+4)とコンデンサ(C7)によ
って導かれる負電圧が重畳される。
As a result, the DC bias potential at point B with line (L2) as the reference potential becomes a positive potential that is low when the input voltage (vl) is high and becomes high when tracing, and this bias potential is connected to the resistor ( R+4) and the negative voltage led by the capacitor (C7) are superimposed.

従って、制御トランジスタ(TR2)のクーンオン即ち
スイッチングトランジスタ(TR4)のターンオフVi
、前記入力電圧(Vi)が高い場合に早くな松、低い場
合に遅くなる。これは誤差検出用トランジスタ(TRY
)が完全にオフになる最大負荷電流供給時についても言
えることである。従って、抵抗(Rs)(Ry)及び(
R+y)(R+a)(R+w)の値を適切に選定すれば
、入力電圧(Vi )が変動しても、それに応じて最大
負荷電流供給時に相当するスイツチングトランジスタ(
TRJ)のターンオフタイミングを変化させることがで
きる。それ故、入力電圧(Vi )の変動に拘わらず、
負荷電流対出力電圧特性を4N7図(b)のように常に
一定にすることができる訳である。
Therefore, the Kuhn-on of the control transistor (TR2) or the turn-off of the switching transistor (TR4) Vi
, when the input voltage (Vi) is high, it is fast, and when it is low, it is slow. This is an error detection transistor (TRY
) is completely turned off when the maximum load current is supplied. Therefore, the resistance (Rs) (Ry) and (
If the values of R+y)(R+a)(R+w) are appropriately selected, even if the input voltage (Vi) fluctuates, the switching transistor (
TRJ) turn-off timing can be changed. Therefore, regardless of the fluctuation of the input voltage (Vi),
This means that the load current vs. output voltage characteristic can always be kept constant as shown in 4N7 diagram (b).

次に第4図は本発明の他の実施例を示しており、同図に
於いても同一構成要素には同じ記号を付しているが、第
3図と異なるところは次の点である。
Next, FIG. 4 shows another embodiment of the present invention, in which the same components are given the same symbols, but the differences from FIG. 3 are as follows. .

それはスイッチングトランジスタ(TR4)のオン期間
に帰還巻線(NB)に発生する電圧をダイオード(D2
0)とコンデンサ(C20)で整流平滑し、これKより
上記コンデンサ(C2o )に得る電圧とコンデンサ(
Cs)の電圧の和である正電圧を抵抗(Rz7)(R2
g)(R2w)によって第6図の場合と同様にB点に導
くようにした点である。
It connects the voltage generated in the feedback winding (NB) during the ON period of the switching transistor (TR4) to the diode (D2).
0) and the capacitor (C20), and the voltage obtained from this K to the above capacitor (C2o) and the capacitor (
The positive voltage that is the sum of the voltages of Cs) is connected to the resistor (Rz7) (R2
g) (R2w) leads to point B as in the case of FIG.

すなわち、この実施例では、B点の直流バイアス電位が
第1図の場合よりも常に前記コンデンサ’NCzo)の
電圧分だけ高くなるから、誤差検出用ト′ランジスタ(
TRY)のオフ時に相当するスイッチングトランジスタ
(TR4)のターンオフタイミングが常をて第1図の場
合より←遅れることになる。
That is, in this embodiment, the DC bias potential at point B is always higher than in the case of FIG. 1 by the voltage of the capacitor 'NCzo).
The turn-off timing of the switching transistor (TR4), which corresponds to the time when TRY) is turned off, is always delayed from the case shown in FIG.

それ故、成る入力電圧(Vi )に対して供給し得る負
荷電流は第1図の場合よりも大きくなる。ただし、この
実施例では、B点の直流バイアス電位は、入力電圧(V
i )の高い場合に低い場合よりも、より高くなるから
、負荷電流対出力電圧特性は第7図(c)のように入力
電圧(Vi)の変化に対して先の第7図(a)よりも大
さく変化することになる。従って、この実施例は、電源
入力の変動が比較的小さく、且つ、出来るだけ大きい負
荷電流を必要とする機器等に好適である。
Therefore, the load current that can be supplied for a given input voltage (Vi) is larger than in the case of FIG. However, in this embodiment, the DC bias potential at point B is the input voltage (V
i) becomes higher when it is high than when it is low, so the load current vs. output voltage characteristic changes as shown in Figure 7(a) with respect to changes in input voltage (Vi), as shown in Figure 7(c). It will change even more than that. Therefore, this embodiment is suitable for devices that require relatively small fluctuations in power input and as large a load current as possible.

蛤5図は本発明の更に他の実施例を示している。Figure 5 shows yet another embodiment of the present invention.

この実施例は、第3図の回路と同様に負荷電流対出力電
圧特性を入力電圧(Vi )に拘わらず一定(第7図f
b) )にするものであるが、誤差検出部(4)及び−
j御回路部(5)の構成が次の如く第3図と異なってい
る。即ち、誤差検出用トランジスタ(TRY)B点間に
接続された抵抗(Rib)とコンデンサ(C7)を削除
し、その代りにターンオフ用のコンデンサ(Cs )の
上端側をAAK接続している。そして、スイッチングト
ランジスタ(TRs)のオン期間に検出巻線(Nc)に
発生する電圧を整流平滑してB点に導くためのダイオー
ド(DSO)% コンデンサ(Cso)、抵抗(Rs7
)(Rss)(Rsv)が図示の如く接続されている。
Similar to the circuit shown in Fig. 3, this embodiment has a constant load current vs. output voltage characteristic regardless of the input voltage (Vi) (Fig. 7 f).
b)), but the error detection section (4) and -
The configuration of the j control circuit section (5) differs from that in FIG. 3 as follows. That is, the resistor (Rib) and capacitor (C7) connected between the B points of the error detection transistor (TRY) are removed, and instead, the upper end of the turn-off capacitor (Cs) is AAK-connected. Then, a diode (DSO), a capacitor (Cso), and a resistor (Rs
) (Rss) (Rsv) are connected as shown.

し九がって、この実施例では、ライン(L+)(L2)
  闇の直流電圧に比例し九誤差検出用トランジスタ(
TRY)のコレクタの負電圧(L+が基準)とD点の入
力電圧(Vi )に比例したコンデンサ(Cso)の両
端間の正電圧がB点で合成されて、このB点の電位がラ
イン(Ll)を基準とした負電位となっている。この状
態で、スイッチングトランジスタ(TR4)のオン時に
時間につれて低下するA点の負電圧(L+が基準)がタ
ーンオフ用コンデンサ(Ci )の両端間電圧に重畳さ
れて制御トランジスタ(TRz)のエミッタ即ちE点に
導かれるっそれ故、このE点の負電位が先のB点の負電
位よりも低下し九時点(第6図参照)で制御トランジス
タの(TRz)がオンとなって(TRs)もオンとなり
、それによって逆バイアス電流1dが図示の経路で流れ
てスイッチングトランジスタ(TR4)がターンオフさ
れる。従って、この実施例も第3図の回路と同様の動作
原理によって定電圧制御を行なうことになるっしかも、
その際、先のB点の電位は、入力電圧(Vi)が高い場
合に低く、低い場合に高くなるから、第6図の場合と同
様に、入力電圧(Vi )の高い場合にスイッチングト
ランジスタ(TRa)のターンオフタイミングが平くな
シ、低い場合にそれが遅くなるように制御する。それ故
、この場合の負荷電流対出力電圧特性も第7図(b)の
ように入力電圧(Vi)に対して一定になる駅である。
Therefore, in this example, the line (L+) (L2)
Nine error detection transistors proportional to the dark DC voltage (
The negative voltage (L+ is the reference) at the collector of TRY) and the positive voltage across the capacitor (Cso) proportional to the input voltage (Vi) at point D are combined at point B, and the potential at point B becomes the line ( It is a negative potential with reference to Ll). In this state, when the switching transistor (TR4) is turned on, the negative voltage at point A (L+ is the reference) that decreases over time is superimposed on the voltage across the turn-off capacitor (Ci), and the emitter of the control transistor (TRz), that is, E Therefore, the negative potential at point E is lower than the negative potential at point B, and at time 9 (see Figure 6), the control transistor (TRz) is turned on and (TRs) is It turns on, and as a result, a reverse bias current 1d flows through the illustrated path and the switching transistor (TR4) is turned off. Therefore, this embodiment also performs constant voltage control using the same operating principle as the circuit shown in FIG.
At this time, the potential at point B is low when the input voltage (Vi) is high and high when it is low, so as in the case of FIG. 6, when the input voltage (Vi) is high, the switching transistor ( When the turn-off timing of TRa) is not flat or low, it is controlled to be delayed. Therefore, the load current vs. output voltage characteristic in this case is also constant with respect to the input voltage (Vi) as shown in FIG. 7(b).

なお、第5図の実施例に於いて、ターンオフ用コンデン
サ(C5)の充電は、スイッチングトランジスタ(TR
a)のオフ時に図示の経路で流れる電流Ir によって
行なわれる。
In the embodiment shown in FIG. 5, the turn-off capacitor (C5) is charged by the switching transistor (TR
This is done by the current Ir flowing through the path shown in the figure during the off-state of a).

以上説明したように本発明は、スイッチングトランジス
タのオフ期間にコンバータトランスに発生する電圧の変
動を検出し、その検出電圧に応じて上記トランジスタの
スイッチングタイミングを制御する型式の電源回路に於
いて、上記スイッチングトランジスタのオン期間に前記
トランスに発生する電圧を整流平滑して得る電圧を前記
検出電圧に重畳して上記スイッチングタイミングを制御
するよつにしたから、電源回路の負荷電流対出力電圧特
性を入力電圧に対して任慧に設定できると云う利点があ
るう なお、本発明で解決すべき課題を脱明するに当って第1
図の如き電源回路を採り挙げたが、本発明はその他のス
イッチング制御型電源回路にも適用でき、従って、図示
の実施例に限定されるへのではない。
As explained above, the present invention provides a power supply circuit of the type that detects fluctuations in the voltage generated in the converter transformer during the off period of the switching transistor and controls the switching timing of the transistor according to the detected voltage. Since the switching timing is controlled by superimposing the voltage obtained by rectifying and smoothing the voltage generated in the transformer during the ON period of the switching transistor on the detection voltage, the load current vs. output voltage characteristics of the power supply circuit can be input. Although there is an advantage that the voltage can be set arbitrarily, the first point in solving the problem to be solved by the present invention is
Although the power supply circuit shown in the figure has been described, the present invention is applicable to other switching control type power supply circuits, and is therefore not limited to the illustrated embodiment.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本田−人が先に提案した電源回路を示す図であ
り、第2図はその各部の電圧・電流波形を示す図である
。 第5図、第4図、第5図は本発明電源回路の異なる実施
例を夫々示す図であり、第6図及び第7図はその動作説
明のための図である。 (1)・・・入力整流部、(2)・・・ブロッキング発
振部、(3)・・・コンバータトランス、(4)・・・
誤差検出部、(5)・−制御回路部、(6)・・・出力
整流部、(TRJレー・スイッチングトランジスタ、(
N1)・・・入力巻線(第1の巻線)、(NB )・・
・帰還巻線(第2の巻線)、(Nr)・・・検出部va
(第3の巻線)) 第2図 #振 第7図 0JILワ1何l二几 (C) 手  続  補  正  書 (自発)特許庁長官殿 1、事件の表示 昭和57年特許願第65590 号 2 発明の名称 スイッチング制御型電源回路 6 補正をする者 特許出願人 住所 守口市京阪本通2丁目18番地 名称(188)三洋電機株式会社 代表者 井 植   薫 4、代理人 住所 守口市京阪本通2丁目18番地 5、神iEの対象 明細畦υノ「発明の詳細な説明」の欄 6 柚IFの内容 明細LM第]5頁19行目〜弔14頁′1行目をT1の
如く噛正−「る。 g己 [4Cれ故にのE点の欧龜位が先のB点の負゛覗位より
も史にM4−トラ/ジスタ(TR2J(/Jベース・エ
ミッタ曲’+t)J: (VBIC)  だけ低Fした
時点(弔6図参曲)で、このTR2がオンとr(ツ工テ
R3もオンと」 以上
FIG. 1 is a diagram showing a power supply circuit previously proposed by Honda-Hinto, and FIG. 2 is a diagram showing voltage and current waveforms at various parts thereof. FIG. 5, FIG. 4, and FIG. 5 are diagrams showing different embodiments of the power supply circuit of the present invention, respectively, and FIG. 6 and FIG. 7 are diagrams for explaining the operation thereof. (1)...Input rectification section, (2)...Blocking oscillation section, (3)...Converter transformer, (4)...
Error detection section, (5) - control circuit section, (6)... output rectification section, (TRJ Ray switching transistor, (
N1)...Input winding (first winding), (NB)...
・Feedback winding (second winding), (Nr)...detection section va
(Third winding)) Figure 2 # 7 Figure 7 0 JIL Wa 1 liter 2 liters (C) Procedural amendment (Voluntary) Commissioner of the Japan Patent Office 1, Indication of the case 1982 Patent Application No. 65590 No. 2 Title of the invention Switching control type power supply circuit 6 Person making the amendment Patent applicant Address 2-18 Keihan Hondori, Moriguchi City Name (188) Sanyo Electric Co., Ltd. Representative Kaoru Iue 4, Agent address Keihan Hon, Moriguchi City Dori 2-chome 18-5, Kami iE's subject specification row υ, "Detailed explanation of the invention" column 6, Yuzu IF's details LM] page 5, line 19 - funeral page 14, line '1, as shown in T1 Kamasa - "Ru. gself [4C, therefore, the European position of point E is higher than the negative position of point B" M4-Tora/Jista (TR2J (/J bass emitter song'+t) J: At the moment when (VBIC) is low F (condolence number 6), this TR2 is turned on and r (Tsute R3 is also turned on.)

Claims (1)

【特許請求の範囲】 (11直流入力に対してコンバータトランスの第1の巻
線とスイッチングトランジスタのコレクタ・エミッタ間
を直列に接続し、該スイッチングトランジスタのオフ期
間に上記トランスの第2の巻線に発生する電圧を整流平
滑して得る直流電圧の変動を誤差検出部で検出し、該検
出部の出力に応じて上記スイッチングトランジスタのス
イッチングタイミングを制御するようにした電源回路に
於いて、上記スイッチングトランジスタのオン期間に前
記第2の巻線又は第5の巻線に発生する電圧に比例し九
直流電圧を前記誤差検出部の出力電圧に加算し、その加
算後の電圧に応じて前記スイッチングタイミングを制御
するようにしたことを特徴とするスイッチング制御型電
源回路。 (2)前記スイッチングトランジスタは前記第1の巻線
及び第2の巻線(または第5の巻線)とでブロッキング
発振回路を構成し、前記スイッチングタイミングを制御
する回路は前記スイッチングトランジスタのターンオフ
タイミングを制御するように構成した特許請求の範囲第
1項記載のスイッチングIIJ御型電源回路っ
[Claims] (11 For DC input, the first winding of the converter transformer and the collector-emitter of the switching transistor are connected in series; In the power supply circuit, an error detection section detects fluctuations in a DC voltage obtained by rectifying and smoothing a voltage generated in the switching transistor, and controls the switching timing of the switching transistor according to the output of the detection section. A DC voltage proportional to the voltage generated in the second winding or the fifth winding during the ON period of the transistor is added to the output voltage of the error detection section, and the switching timing is determined according to the voltage after the addition. A switching control type power supply circuit characterized in that the switching transistor controls a blocking oscillation circuit with the first winding and the second winding (or the fifth winding). The switching IIJ type power supply circuit according to claim 1, wherein the circuit for controlling the switching timing is configured to control the turn-off timing of the switching transistor.
JP6559082A 1982-04-07 1982-04-19 Switching control type power supply circuit Granted JPS58182475A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6559082A JPS58182475A (en) 1982-04-19 1982-04-19 Switching control type power supply circuit
DE8383103403T DE3366391D1 (en) 1982-04-07 1983-04-07 Improved power supply circuit of switching regulator type
US06/482,979 US4488210A (en) 1982-04-07 1983-04-07 Power supply circuit of switching regulator type
EP19830103403 EP0091133B1 (en) 1982-04-07 1983-04-07 Improved power supply circuit of switching regulator type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6559082A JPS58182475A (en) 1982-04-19 1982-04-19 Switching control type power supply circuit

Publications (2)

Publication Number Publication Date
JPS58182475A true JPS58182475A (en) 1983-10-25
JPS6366154B2 JPS6366154B2 (en) 1988-12-19

Family

ID=13291378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6559082A Granted JPS58182475A (en) 1982-04-07 1982-04-19 Switching control type power supply circuit

Country Status (1)

Country Link
JP (1) JPS58182475A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414145U (en) * 1990-05-24 1992-02-05

Also Published As

Publication number Publication date
JPS6366154B2 (en) 1988-12-19

Similar Documents

Publication Publication Date Title
KR100733667B1 (en) Dc converter
EP0486875B1 (en) Power supply controlled to supply load current formed as sine wave
CA2034531C (en) Multi-output dc-dc converter using field-effect transistor switched at high frequency
JPS5932992B2 (en) Switching control type power supply circuit
KR920008204B1 (en) Smps
EP0057083A1 (en) Power converter
JPS58182475A (en) Switching control type power supply circuit
JPH10136647A (en) Power circuit
JPS6130961A (en) Switching control type power source circuit
JPH0231913Y2 (en)
KR100316100B1 (en) Power supply for varying output voltage
JPH0237277Y2 (en)
JP3490327B2 (en) Switching power supply
JP3454308B2 (en) Constant voltage power supply
KR200143591Y1 (en) A circuit for dc/ac converting
JPH0715950A (en) Power control circuit
JPH0324091B2 (en)
JPH0756635Y2 (en) Self-excited switching power supply circuit
JPH0833324A (en) Dc/dc converter
JPH0595679A (en) Multiple output type switching power supply equipment
JPS6151510B2 (en)
JP2003309972A (en) Self-excited switching power supply
JPS61167372A (en) Switching control type power source
JPH06165489A (en) Switching power supply
JPH07123720A (en) Switching power supply